CN107863328B - 使用冷却流体冷却并且包括屏蔽层的封装体 - Google Patents

使用冷却流体冷却并且包括屏蔽层的封装体 Download PDF

Info

Publication number
CN107863328B
CN107863328B CN201710862319.9A CN201710862319A CN107863328B CN 107863328 B CN107863328 B CN 107863328B CN 201710862319 A CN201710862319 A CN 201710862319A CN 107863328 B CN107863328 B CN 107863328B
Authority
CN
China
Prior art keywords
package
cooling
shielding layer
cooling fluid
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710862319.9A
Other languages
English (en)
Other versions
CN107863328A (zh
Inventor
A·格拉斯曼
W·哈布莱
J·赫格尔
I·尼基廷
A·施特拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107863328A publication Critical patent/CN107863328A/zh
Application granted granted Critical
Publication of CN107863328B publication Critical patent/CN107863328B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

公开了一种封装体(100)，其包括至少一个电子芯片(102)、包封所述至少一个电子芯片(102)的至少一部分的包封材料(104)以及位于所述包封材料(104)的外表面的至少一部分上的屏蔽层(106)，所述屏蔽层被配置用于将所述封装体(100)的内部与用于从所述至少一个电子芯片(102)去除热能的冷却流体屏蔽开。

Description

使用冷却流体冷却并且包括屏蔽层的封装体
技术领域
本发明涉及一种封装体、一种电子装置、一种车辆、一种使用方法和多种制造方法。
背景技术
例如用于汽车应用的功率模块为功率器件提供物理容纳，该功率器件通常是成包括一个或多个集成电路器件的电子芯片形式的功率半导体装置。功率模块的集成电路器件的例子是绝缘栅双极晶体管(IGBT：Insulated Gate Bipolar Transistor)和二极管。
还有潜在的空间在高效地去除热量的同时提高封装体的可靠性。
发明内容
可能需要这样一种封装体：在确保所述封装体的可靠性的同时允许高效地去除在运行期间产生的热量。
根据一个示例性实施例，提供了一种封装体，其包括：至少一个电子芯片、包封所述至少一个电子芯片的至少一部分的包封材料以及位于所述包封材料的外表面的至少一部分上的屏蔽层，所述屏蔽层被配置用于将封装体的内部与用于从所述至少一个电子芯片去除热能的冷却流体屏蔽开。
根据另一示例性实施例，提供了一种电子装置，其包括：具有上述特征的封装体以及冷却件，所述冷却件被配置用于安装在所述封装体上，从而与所述封装体一起限界用于容纳用于冷却所述封装体的冷却流体的冷却腔。
根据另一示例性实施例，提供了一种车辆，其包括具有上述特征的封装体或电子装置。
根据又一示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：通过包封材料包封至少一个电子芯片的至少一部分；以及在所述包封材料的外表面的至少一部分上形成屏蔽层，并且将所述屏蔽层配置成用于将所述封装体的内部与用于从所述至少一个电子芯片去除热能的冷却流体屏蔽开。
根据又一示例性实施例，提供了一种制造电子装置的方法，其中，所述方法包括：形成具有上述特征的封装体，并且将冷却件安装在所述封装体上，从而与所述封装体一起限界冷却腔，所述冷却腔用于容纳用于冷却所述封装体的冷却流体。
根据又一示例性实施例，具有上述特征的封装体或具有上述特征的电子装置用于汽车应用。
一个示例性实施例可以具有以下优点：作为通过使流态(即，液体和/或气态)冷却流体与所述封装体的外表面接触而实现的直接冷却构型的结果，可以高效地去除在所述封装体运行期间由所述一个或两个以上电子芯片产生的热。同时，通过在所述包封材料的外表面的本要与冷却流体直接接触的至少一部分上(即，至少在包封材料的帮助限定冷却腔的表面部分上)提供屏蔽层，可以安全地防止任何不希望的冷却流体侵入到(特别是模制型)包封材料的内部。通常，这种水分或类似物渗透到封装体的内部可能导致电不稳定(特别是短路的危险)和/或机械不稳定(例如分层)。与封装体的高效除热能力和高可靠性同时和协同地，通过本发明的示例性实施例使得通过屏蔽层覆盖的包封材料可以限定封装体的暴露于冷却流体的外表面的一部分，从而使得可减少封装体的由昂贵的材料(例如可以实施为DCB(直接铜结合：Direct Copper Bonding)衬底的热量去除体)限定的表面积。因此，所述封装体在其电气和机械特性方面的高效冷却性能和高可靠性可以与成本效益和简单的可制造性组合。
进一步示例性实施例的描述
在下文中，将说明封装体、电子装置、车辆和方法的进一步示例性实施例。
在一个实施例中，所述屏蔽层的材料被配置成提供以下组中的至少一种性质/功能：
·耐腐蚀性(即，防止不希望的腐蚀)；
·对液体的不渗透性(即，防止液体侵入包封材料中，特别是能防水)；
·耐磨性(即，防止流动的冷却流体通过磨损去除封装体的表面材料)；和
·裂缝桥接能力(即，能够桥接可能在封装体中不希望的情况下、例如由于过热或机械负载发生的裂纹或裂缝)。
在一个实施例中，屏蔽层的材料包括以下组中的至少一种：
·有机介电材料，特别是聚对二甲苯或其它塑性材料；
·有机导电材料，特别是导电聚合物；
·无机介电材料，特别是低温玻璃或陶瓷；和
·金属材料，特别是钛、镍、铝、钛-镍、钛-铝和钛-铝-镍中的至少一种。
然而，对于屏蔽层，也可以使用其它流体密封(特别是液体密封)、因此能够将冷却流体与封装体的包封材料屏蔽开的其它材料。
在一个实施例中，所述封装体包括热耦合到所述至少一个电子芯片的第一主表面的第一热量去除体，所述第一热量去除体被配置用于将热能从所述至少一个电子芯片移除到冷却流体。第一热量去除体可以部分地由包封材料包封(特别是仅部分地由包封材料包封，使得第一热量去除体形成封装体的外表面的一部分，这在其热量去除能力方面是有利的)。换句话说，所述封装体可以包括部分地嵌入封装体中并部分地暴露于冷却腔的至少一个热量去除体。第一热量去除体可以具有高效地去除安装在其上的所述至少一个电子芯片产生的热量的功能。因此，第一热量去除体同时也可以用作芯片载体。
在一个实施例中，所述封装体包括热耦合到封装体的所述至少一个电子芯片的和/或至少一个另外的电子芯片的第二主表面的第二热量去除体，所述第二热量去除体被配置用于将热能从所述至少一个电子芯片和/或从至少一个另外的电子芯片移除到冷却流体。第二热量去除体可以部分地由包封材料包封(特别是仅部分地由包封材料包封，使得第二热量去除体形成封装体的外表面的一部分，这在其热量去除能力方面是有利的)。通过除了第一热量去除体之外提供第二热量去除体，提供了高效双面冷却的机会。在一个替代方案(如图1和图2所示)中，一个或两个以上电子芯片中的每个可以将其相应的第一主表面耦合到第一热量去除体，并且可以将其相应的第二主表面耦合到第二热量去除体。在另一替代方案(图中未示出)中，至少一个电子芯片可以仅与第一热量去除体耦合，至少一个其它的电子芯片可以仅与第二热量去除体耦合。在这样的构造中，所述的电子芯片可以被布置为彼此面对，而热量去除体可以被布置为彼此相反，从而也允许所述封装体的双面冷却。
在一个实施例中，第一热量去除体(和/或可选的第二热量去除体)可以包括具有高导热率的材料，以便能够高效地将热量从所述一个或两个以上电子芯片移除到封装体的环境中。特别地，至少一个热量去除体整体上或其材料的热导率可能为至少10W/mK，特别是至少50W/mK。
在一个实施例中，所述第一热量去除体和第二热量去除体中的至少一个的表面的至少一部分被所述屏蔽层的一部分(即，被与也覆盖包封材料的相同的屏蔽层)覆盖或者被至少一个另外的屏蔽层(即，被与覆盖包封材料的屏蔽层不同的一个或两个以上单独的屏蔽层)覆盖。在一种构造中，制造同时覆盖包封材料和相应的热量去除体的单一共用的无缝屏蔽层是高效的。当例如热量去除体的铜表面层(例如DCB衬底的铜层)被布置成靠近由诸如铝的另一种材料制成的冷却片时，可能发生不希望的电化学相互作用的情况，这种场景下利用屏蔽层对相应热量去除体附加覆盖可能是有利的。此时，屏蔽层也可以用于电化学钝化电化学活性金属表面。
在一个实施例中，包封材料包封第一热量去除体的一部分和第二热量去除体的一部分中的至少一个。在这种构造中，封装体的外表面的一部分由相应的一个热量去除体形成，这可实现高效的热量去除(因为包封材料通常比热量去除体具有更小的热导率)。
在一个实施例中，所述封装体包括芯片载体，所述至少一个电子芯片安装在所述芯片载体上。特别地，所述第一热量去除体可以被配置为芯片载体(除了其作为散热器的功能之外)。例如，第一热量去除体和第二热量去除体中的至少一个可以被配置为直接铜结合(DCB)衬底和直接铝结合(DAB：Direct Aluminum Bonding)衬底组成的组中的至少一个。可以用于其它实施例的替代芯片载体可以是任何转接板，例如衬底、陶瓷衬底、层状衬底、引线框架、IMS(绝缘金属衬底，Insulated Metal Substrate)、PCB(印刷电路板，PrintedCircuit Board)等。
在一个实施例中，所述封装体包括布置在电子芯片与第二热量去除体之间的间隔体，特别是导热间隔体。例如，这种可选的间隔体可以被实施为铜块。
在一个实施例中，第一热量去除体和第二热量去除体中的至少一个包括电绝缘(并且优选地高导热)层，其具有被第一导电层覆盖的第一主表面并且具有被第二导电层覆盖的第二主表面。例如，电绝缘层可以同时是高导热性的，其可以例如通过提供陶瓷层来实现。导电层中的至少一个可以是组合了高导热性和高导电性的铜层。然而，对于导电层中的至少一个，铝也是适当的材料选择。例如，第一热量去除体和第二热量去除体中的至少一个可以被配置为直接铜结合(DCB)衬底和直接铝结合(DAB)衬底组成的组中的至少一个。
在一个实施例中，第一热量去除体和第二热量去除体中的至少一个包括电连接电子芯片的导电布线结构。特别地，导电布线结构可以是上述第一和第二导电层之一，其可以根据所需的电耦合逻辑被图案化。
在一个实施例中，封装体在第一热量去除体和第二热量去除体中的至少一个上包括冷却片体。这样的冷却片体可以例如通过由诸如铝的高导热性材料制成的带状结合物来实现。替代性地，这样的冷却片体也可以通过由诸如铝的高导热性材料制成的阵列布置的(例如矩阵状排列的)柱来实现。在一个实施例中，冷却片体可以被成形为强迫冷却流体处于非线性流动路径上，特别是用于产生涡流或其它类型的湍流。这可以改善封装体与冷却流体之间的热交换。
在一个实施例中，所述封装体在冷却片体的外表面的至少一部分上包括屏蔽层。通过用上述类型的屏蔽层也部分或完全地覆盖冷却片体，可以避免冷却片的表面金属与相应的热量去除体等的表面金属之间的任何不希望的电化学相互作用。
在一个实施例中，所述包封材料在与第一热量去除体和第二热量去除体中的至少一个紧邻的表面区域中被屏蔽层覆盖。因此，可以形成不间断的表面区域，在所述不间断的表面区域中，冷却流体不能侵入封装体中，冷却流体侵入既不能通过由在包封材料上的屏蔽层限定的表面部分进行，也不能通过热量去除体限定的表面部分进行。
在一个实施例中，所述封装体包括导电接触结构、特别是引线框架，其部分地在包封材料内延伸、部分地在包封材料外延伸(特别是形成一个或两个以上暴露的引线)，并且与所述至少一个电子芯片电耦合(例如通过焊线)。通过这种导电接触结构，所述至少一个电子芯片可以耦合到所述封装体的外围电子装置。为此，导电接触结构的一个或两个以上引脚可以延伸到包封材料外。引线框架可以是部分在芯片封装体内的被配置用于将信号从电子芯片载送到外部和/或反之的金属结构。封装体或电子器件内的电子芯片可以附接到引线框架，然后可以提供接合线以用于将电子芯片的焊盘附接到引线框架的引线。随后，引线框架可以模制在塑料壳或任何其它包封材料中。
在一个优选的实施例中，包封材料是模制化合物。对于通过模制进行包封来说，可以使用塑性材料或陶瓷材料。包封材料可以包括环氧树脂材料。例如用于提高导热率的填料颗粒(例如SiO2、Al2O3、Si3N4、BN、AlN、金刚石等)可以嵌入包封材料的环氧树脂基基质中。
在一个实施例中，所述封装体包括至少一个热量去除体，每个热量去除体热耦合到所述至少一个电子芯片中的至少一个的相应主表面，并且被配置用于将热能从相应的至少一个电子芯片去除到冷却流体，其中，所述冷却腔通过(特别是仅通过下述部分，即没有其它腔限界物)冷却件、包封材料(其上具有密封环或没有密封环)上的屏蔽层和所述至少一个热量去除体(其上具有屏蔽层或没有屏蔽层)限界。不同的热量去除体可以服务于相同的电子芯片(如图1和图2所示)，或者可以就不同的电子芯片与冷却流体热耦合而言服务于不同的电子芯片。这允许在冷却流体和封装体之间进行适当的热交换，并且另外允许使许多情况下昂贵的热量去除体的尺寸较小。
在一个实施例中，在包封材料的外表面的至少一部分上的屏蔽层被配置为将封装体的内部与冷却流体屏蔽开。例如，这样的冷却流体可以是像水一样的冷却液体。
在一个实施例中，所述包封材料、特别是包封材料的覆盖有屏蔽层的一部分设有有助于与冷却流体相关的功能的结构特征。特别地，这样的至少一个结构特征可以包括用于容纳密封件以提升冷却腔的流体密封性的密封槽，和/或可以包括用于沿着限定的流动路径引导冷却流体的冷却流体引导结构。因此，提供屏蔽层不会对通过相应地成形包封材料来限定一个或两个以上结构特征的可能性产生负面影响。通过在屏蔽层覆盖的包封材料上而不是在热量去除体表面上布置密封O形环，可以节省昂贵的热量去除体表面。例如，可以通过模制来嵌入这种密封O形环。通过对包封材料的形状的相应调整来限定流动通道，可以避免冷却流体受到不利的高流动阻力。当冷却流体由泵驱动时，可以因此有利地降低泵的驱动功率。
在一个实施例中，冷却件被配置用于安装在封装体上，以便通过使冷却流体与封装体的两个相反的主表面热耦合而对封装体进行双面冷却。这产生特别显著的冷却性能。然而，根据另一示例性实施例，也可以实现单面冷却。
在一个实施例中，冷却件包括被配置用于将冷却介质从冷却流体储存器供给到冷却腔的冷却介质供给通道和被配置用于从冷却腔排出冷却介质的冷却介质排出通道中的至少一个。因此，可以精确地限定冷却流体的流动轨迹。优选地，可以设计闭环冷却流体流动路径。
在一个实施例中，热量去除体和冷却件不直接相互接触。可以通过屏蔽层将包封材料与冷却件间隔开来实现与热量去除体的直接接触。
在一个实施例中，屏蔽层通过以下组中的至少一种制造：
·溅射；
·沉积(特别是化学沉积(如镀覆)或通过蒸气沉积、气相沉积)；
·化学气相沉积(CVD：Chemical Vapor Deposition)；
·低温熔融，特别是通过激光加工；
·涂覆；和
·等离子体沉积。
然而，其它制造工序也是可能的。
在一个实施例中，所述方法包括在包封材料上形成屏蔽层之前调理包封材料(特别是通过粗糙化包封材料的表面)，以提升包封材料的粘附性能。特别是通过在屏蔽层形成之前粗糙化包封材料的表面可以提升粘附性。附加性地或替代性地，可以从包封材料(例如模制化合物)中去除蜡状材料也来提升粘附性。
在一个实施例中，所述电子芯片被配置为功率半导体芯片。因此，电子芯片(例如半导体芯片)可以用于例如汽车领域中的电力应用，且例如可具有至少一个集成的绝缘栅双极晶体管(IGBT)和/或至少一个其它类型的晶体管(诸如MOSFET，JFET等)和/或至少一个集成二极管。这样的集成电路元件可以采用例如硅技术或基于宽带隙半导体(例如碳化硅、氮化镓或硅上氮化镓)制成。半导体功率芯片可以包括一个或两个以上的场效应晶体管、二极管、逆变电路、半桥、全桥、驱动器、逻辑电路、其它装置等。
在一个实施例中，电子芯片经受垂直电流流动。根据本发明的示例性实施例的封装体构型特别适用于需要垂直电流、即在垂直于电子芯片的两个相反的主表面的方向上的电流的高功率应用，其中一个主表面被用于将电子芯片安装在载体上。
在实施例中，所述电子器件可以被配置为半桥、共基共射电路、由场效应晶体管和双极晶体管彼此并联连接构成的电路或功率半导体电路。因此，根据示例性实施例的封装构型可与各种不同的电路概念的要求兼容。
在一个实施例中，电子器件被配置为以下组中的一种：引线框架连接的功率模块、晶体管外形(TO：Transistor Outline)电子器件、四方扁平无引线封装(QFN：Quad Flat NoLead Package)电子器件、小外形(SO：Small Outline)电子器件、小外形晶体管(SOT：SmallOutline Transistor)电子器件、以及薄型小外形封装(TSOP：Thin Small OutlinePackage)电子器件。因此，根据一个示例性实施例的电子器件与标准封装概念完全兼容(特别是与标准TO封装概念完全兼容)，并且外观上作为常规电子器件呈现，这是高度便利用户的。在一个实施例中，电子器件被配置为功率模块，例如，模制功率模块。例如，电子器件的一个示例性实施例可以是智能功率模块(IPM：Intelligent Power Module)。
作为形成电子芯片的基础的衬底或晶片，可以使用半导体衬底、优选硅衬底。替代性地，可以提供氧化硅或另一绝缘体衬底。也可以实施锗衬底或III-V族半导体材料。例如，示例性实施例可以在GaN或SiC技术中实施。
此外，示例性实施例可以利用诸如适当的蚀刻技术(包括各向同性和各向异性蚀刻技术、特别是等离子体蚀刻、干蚀刻、湿蚀刻)、图案化技术(其可能涉及光刻掩模)、沉积技术(例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD：Plasma EnhancedChemical Vapor Deposition)、原子层沉积(ALD：Atomic Layer Deposition)、溅射等)的标准半导体加工技术。
结合附图，从以下描述和所附权利要求书中，本发明的上述和其它目的、特征和优点将变得显见，其中，相同的部件或元件由相同的附图标记表示。
附图说明
附图示出了示例性实施例、被包括以提供对示例性实施例的进一步理解并构成说明书的一部分。
在图中：
图1示出了根据一个示例性实施例的具有双面冷却封装体的电子装置的剖视图。
图2示出了根据另一示例性实施例的具有双面冷却封装体的电子装置的剖视图。
图3示出了根据一个示例性实施例的没有金属化的双面冷却封装体的三维视图。
图4示出了根据一个示例性实施例的具有金属化的双面冷却封装体的三维视图。
图5示出了根据一个示例性实施例的具有包括封装体的电子装置的车辆的示意图。
具体实施方式
图中的图示是示意性的。
在更加详细地描述进一步的示例性实施例之前，将基于已开发的示例性实施例总结本发明人的一些基本考虑，该示例性实施例提供了对可靠封装体的高效冷却。
根据本发明的一个示例性实施例，提供了一种封装体、特别是模制功率模块，其配备有一种通过直接流体(特别是液体)冷却的高效的除热机构，而不会有任何不希望的冷却流体渗入通常不防水的包封材料的风险。
对封装体的紧凑性增加的需求以及对封装体的简单可制造性的需求共同将用于去除封装体运行期间产生的能量的传统的冷却概念推到了极限。这对于具有用于从包封的芯片去除热量的直接铜结合(DCB)衬底的模制功率模块来说尤其如此。一个严重的限制是封装体的DCB区域的高成本。这对于实施两个这样的DCB衬底或其它热量去除体的双面冷却构型尤其如此。
本发明的一个示例性实施例提供了一种具有直接冷却配置的封装体，所述直接冷却配置使用热量去除体构型(特别是实施一个或两个以上DCB)，优选但不必需是双面冷却，这允许高效地除去产生的热量，同时安全地防止冷却流体任何不希望地侵入封装体的模制型包封材料中。这可以通过将屏蔽层至少布置在包封材料的暴露于冷却流体的表面部分上、即封装体外表面的不由热量去除体形成并且在运行期间与冷却流体物理接触的空间区域上实现。为了防止冷却介质扩散或流入封装体或功率模块的内部中，密封屏蔽层可以直接地布置在(例如模制化合物型)包封材料上。有利地，可以调整包封材料的成形以提供流动引导，以便精确地限定冷却流体可以流过的流体路径。
在一个实施例中，屏蔽层是覆盖包封材料的一个或两个以上表面部分的金属层，用于防止冷却流体直到包封材料的流体连通。屏蔽层可以通过溅射、气相沉积(特别是化学气相沉积(CVD))、在中等温度下熔化、使用激光、涂覆和/或等离子体沉积来形成。屏蔽层的材料可以是有机隔离材料(例如聚对二甲苯)、无机隔离材料(例如低温玻璃)或金属层(例如钛、镍、铝、钛/镍、钛/铝、钛/铝/镍等)。
通过采取这些措施，在许多情况下，热量去除体的昂贵的材料(特别是DCB的陶瓷材料)的尺寸可减小，因为包封材料的平坦的屏蔽层覆盖的表面部分可以与液态或气态冷却流体直接接触。
此外，一个或两个以上结构(例如凹陷和/或突起)可以在模制工具中形成，并且可以在包封期间无需额外的努力来制造。这种结构是用于O形环密封的凹陷、用于冷却流体流动路径限定的凹陷等。
根据一个示例性实施例，封装体(特别是功率模块)可以拥有直接热量去除体(特别是DCB)冷却能力，其中，由冷却体包围的面积可以大于热量去除体的面积(并且可以大于一个或两个以上电子芯片的和/或一个或两个以上可选的间隔体的面积)。可以提供薄的屏蔽层，其屏蔽或密封包封材料(特别是模制体)的暴露于热量去除体之外的区域而使其免受冷却流体。有利地，屏蔽层可以是耐腐蚀的和/或防水的和/或耐磨的和/或裂缝桥接。屏蔽层可以由一个或多个子层组成，并且可以包围热量去除体上的冷却结构(例如冷却片)。(优选模制型)包封材料可以同时用于在结构上限定密封区域和/或可以提供流动引导。
图1示出了根据一个示例性实施例的具有双面冷却封装体100的电子装置150的剖视图。电子装置150由功率封装体100和两件式冷却件152组成。
所述冷却件152被配置为两件式壳体(即，包括上壳体和下壳体，封装体100夹在上壳体与下壳体之间)，其用于安装在封装体100上，从而与封装体100一起限界出冷却腔154，所述冷却腔154用于临时容纳用于冷却封装体100的流动的冷却流体。从图1可以看出，冷却件152安装在封装体100上，用于通过冷却流体与封装体100的两个相反的主表面热耦合而双面冷却封装体100。
根据图1的封装体100包括两个电子芯片102，它们在这里被实施为功率半导体芯片。图1左侧所示的电子芯片102可以是二极管芯片，而图1右侧所示的电子芯片102可以是IGBT(绝缘栅双极型晶体管)芯片。
这里被实施为直接铜结合(DCB)衬底的第一热量去除体108热耦合和机械耦合到电子芯片102的第一主表面，并形成封装体100的外表面的一部分。第一热热量去除体108被配置用于在封装体100运行期间将热能从电子芯片102去除到供给到封装体100与封装体外冷却件152之间的冷却腔154的冷却流体(未示出，例如水和/或有机溶剂、如乙二醇)中。第一热量去除体108包括这里由陶瓷材料制成的中央电绝缘导热层112，所述中央电绝缘导热层112具有由第一导电层114覆盖的第一主表面，第一导电层114这里被实施为铜层，并且所述中央电绝缘导热层112具有由第二导电层116覆盖的相反的第二主表面，第二导电层116这里被实施为另外的铜层。电子芯片102安装和焊接在第一热量去除体108上，并且可以通过接合线(未示出)与第二导电层116电连接。因此，第一热量去除体108用作芯片载体和散热器。第一热量去除体108的第一导电层114形成封装体100的外表面的一部分，从而显著地有助于在封装体100运行期间从电子芯片102去除热。
可以被实施为铜块的可选的间隔体130被焊接到电子芯片102的上主表面上。
此外，第二热量去除体110经由间隔体130热耦合到电子芯片102的第二主表面。另外，第二热量去除体110包括可以由陶瓷制成的中央电绝缘导热层112，所述中央电绝缘导热层112具有由第一导电层114覆盖的第一主表面，第一导电层114这里被实施为铜层，并且所述中央电绝缘导热层112具有由第二导电层116覆盖的相反的第二主表面，第二导电层116这里被实施为另外的铜层。第二热量去除体110的第二导电层116被焊接到间隔体130上。第二热量去除体110的第一导电层114形成封装体100的外表面的一部分，从而显著地有助于在封装体100运行期间从电子芯片102去除热。总的来说，第二热量去除体110被配置作为用于从电子芯片102去除热能的散热器。
因此，热量去除体108、110都部分地嵌入在封装体100中并部分地暴露于冷却腔154。此外，热量去除体108、110和冷却件152未直接相互接触。
这里被实施为引线框架的导电接触结构118部分在包封材料104内延伸、部分在包封材料104外延伸，并且可以例如经由与第一热量去除体108的第二导电层116的连接(例如经由焊接连接、使用接合线等)与电子芯片102电耦合。
此外，封装体100包括包封电子芯片102、间隔体130、导电接触结构118的仅一部分、第一热量去除体108的仅一部分和第二热量去除体110的仅一部分的模制型包封材料104。导电接触结构118的由包封材料104包封的部分用于电接触电子芯片102，而导电接触结构118的从包封材料104露出的另一部分提供一个或两个以上引线用于与外围电子装置(未示出)连接。因为导电接触结构118部分在包封材料104内延伸、部分在包封材料104外延伸并且与电子芯片102电耦合，所以它能够在封装体100的外部和内部之间提供电耦合。
从图1可以看出，封装体100可以包括覆盖包封材料104的多个表面部分的一个或两个以上屏蔽层106，所述表面部分限界了冷却腔154的一部分。包封材料104在紧邻于第一热量去除体108和第二热量去除体110的表面区域也被屏蔽层106覆盖。冷却腔154可以表示为这样的中空体积空间：可以在运行期间引导液态冷却流体通过所述中空体积空间来冷却封装体100。除了屏蔽层106之外，冷却腔154还由冷却件152和第一热量去除体108和第二热量去除体110的暴露的表面限界。屏蔽层106可以由诸如镍的金属材料制成，所述金属材料被配置用于将封装体100的内部与冷却液体屏蔽开，即，用于提供防止冷却液体侵入封装体100的内部的密封屏障。换句话说，屏蔽层106对于诸如水的冷却液体是不可渗透的，从而防止水分进入封装体100。因此，液体进入特别是包封材料104所产生的不良影响(例如封装体内部材料界面处的分层、降低的电气可靠性等)可以被安全地防止或强烈地抑制。有利地，屏蔽层106覆盖特别容易被诸如水的冷却液体浸泡的模制型包封材料104。作为设置屏蔽层106覆盖液体敏感包封材料104的结果，可以使昂贵的热量去除体108、110的尺寸保持较小，因为被局部屏蔽的包封材料104也能有助于限界冷却腔154。
此外，包封材料104的覆盖有屏蔽层106的部分设有有助于与冷却流体相关的功能的结构特征159。更具体地，该结构特征159是用于容纳被实施为O形环的密封件156的密封槽，用于提升冷却腔152的流体密封性。
相应的冷却片体158被布置在第一热量去除体108和第二热量去除体110中的每一个上。冷却片体158可以是被成形(例如具有如图1中所示的锯齿形)的高热传导的结构(例如由铝制成)，以便在沿着冷却腔154流动的冷却液体中产生湍流或涡流。这改善了封装体100与冷却流体之间的热交换，从而提高了热去除能力。
从图1可以看出，另外的屏蔽层106可以部分或全部地覆盖冷却片体158的外表面。这允许防止例如当冷却片体158的材料(例如铝)和热量去除体108、110的暴露的材料(例如铜)不同时可能发生的不希望的电化学效应。
仍然参考图1，可以提供附加的屏蔽层106以覆盖第一热量去除体108和第二热量去除体110的表面的多个部分。该措施也有助于抑制冷却腔154内的未被覆盖的不同金属表面可能发生的不希望的电化学效应。
应当理解，尽管一些屏蔽层106仅部分地覆盖(热量去除体108、110的、冷却片体158的)相应的表面，但是替代性地，也可使它们的整个表面被屏蔽层106覆盖。相应地，尽管根据图1包封材料104在冷却腔154内暴露的整个表面被相应的屏蔽层106覆盖，但是在其它实施例中这些屏蔽层106也可仅部分地覆盖所述表面。特别是热量去除体108、110也可完全地不被屏蔽层106覆盖。
图2示出了根据另一示例性实施例的具有双面冷却封装体100的电子装置150的剖视图。
根据图2，包封材料104的覆盖有屏蔽层106的部分设有有助于与冷却流体相关的功能的另外的结构特征159。更具体地，所述附加的结构特征159是冷却流体引导结构或流动引导结构，用于沿着限定的流动路径引导冷却流体以使流动阻力小。相应地，冷却件152包括被配置用于将冷却介质供给到冷却腔154中的冷却介质供给通道160以及被配置用于从冷却腔154排出冷却介质的冷却介质排放通道162。图2中的箭头表示冷却液体的流动方向。
图3示出了根据一个示例性实施例的没有金属化的双面冷却封装体100的预制件的三维视图。因此，图3示出了在将热量去除体108、110以及导电接触结构118部分地嵌入在包封材料104中之后并且在形成屏蔽层106之前的封装体100的预制件。
图4示出了根据一个示例性实施例的具有金属化的双面冷却封装体100的三维视图。为了从图3所示的预制件获得图4所示的封装体100，例如通过化学气相沉积(CVD)形成所示的金属屏蔽层106。
图5示出了根据一个示例性实施例的具有包括封装体100的电子装置150的车辆170的示意图。
更具体地，功率封装体100可以形成控制发动机/电池组194的运行的控制块192的一部分。因此，根据本发明的一个示例性实施例的封装体100或功率模块可以用于汽车应用中。这种功率封装体100的一种优选应用是实施为用于车辆170的逆变器电路或逆变整流器，所述车辆可以是电动车辆或者可以是混合动力车辆。这样的逆变器可以将电池的直流(DC)转换成用于驱动车辆170的电动发动机的交流电(AC)。在混合动力车辆中，还可以至少部分地回收机械能并通过逆变器将机械能转换回电能给电池充电。在这种汽车逆变器应用中，在功率封装体100的运行期间产生极大的热量。通过上述双面冷却概念可以高效地去除这些热量。然而，应该说，在其它实施例中，也可能单面冷却就足够了。
应当指出，术语“包括”不排除其它元件或特征，并且单数形式“一个”不排除多个。还可以组合结合不同实施例描述的元件。还应当指出，附图标记不应被解释为限制权利要求书的范围。此外，本申请的范围不限于说明书中描述的过程、机器、制造、物质组成、手段、方法和步骤的特殊实施例。因此，所附权利要求书旨在在其范围内包括这样的过程、机器、制造、物质的组成、手段、方法或步骤。

Claims (29)

1.一种封装体(100)，包括：
·至少一个电子芯片(102)；
·包封所述至少一个电子芯片(102)的至少一部分的包封材料(104)；
·位于所述包封材料(104)的外表面的至少一部分上的屏蔽层(106)，所述屏蔽层被配置用于将所述封装体(100)的内部与用于从所述至少一个电子芯片(102)去除热能的冷却流体屏蔽开；
·第一热量去除体(108)，所述第一热量去除体(108)热耦合到所述至少一个电子芯片(102)的第一主表面并且被配置用于将热能从所述至少一个电子芯片(102)去除到所述冷却流体；
·在所述第一热量去除体(108)上的冷却片体(158)，其中，所述冷却片体(158)通过带状结合物来实现，以便在冷却流体中产生湍流或涡流，
·其中，所述第一热量去除体(108)包括电绝缘层(112)，所述电绝缘层(112)具有由第一导电层(114)覆盖的第一主表面和由第二导电层(116)覆盖的与第一主表面相反的第二主表面，
·其中，所述包封材料具有在侧向紧邻第一热量去除体延伸的表面区域中延伸的表面部分，
·其中，所述包封材料的所述表面部分限界被配置用于引导冷却流体的冷却腔的一部分，
·其中，所述屏蔽层覆盖包封材料的所述表面部分和第一导电层(114)的一部分，以及
·其中，屏蔽层(106)位于冷却片体(158)的外表面的至少一部分上，以防止当冷却片体的材料与第一热量去除体的暴露的材料不同时发生的不希望的电化学效应。
2.根据权利要求1所述的封装体(100)，其中，所述屏蔽层(106)的材料被配置为能够提供以下组中的至少一种特性：
·耐腐蚀性能；
·对液体的不渗透性；
·耐磨性；和
·裂缝桥接能力。
3.根据权利要求2所述的封装体(100)，其中，所述液体是水和/或有机溶剂。
4.根据权利要求3所述的封装体(100)，其中，所述有机溶剂是乙二醇。
5.根据权利要求1或2所述的封装体(100)，其中，所述屏蔽层(106)的材料包括以下组中的至少一种：
·有机介电材料；
·有机导电材料；
·无机介电材料；和
·金属材料。
6.根据权利要求5所述的封装体(100)，其中，
·所述有机介电材料是聚对二甲苯；和/或
·所述有机导电材料是导电聚合物；和/或
·所述无机介电材料是低温玻璃；和/或
·所述金属材料是由钛、镍、铝、钛-镍、钛-铝和钛-铝-镍组成的组中的至少一种。
7.根据权利要求1至4、6中任一项所述的封装体(100)，其中，所述封装体(100)包括第二热量去除体(110)，所述第二热量去除体(110)热耦合到所述至少一个电子芯片(102)的或所述封装体(100)的至少一个另外的电子芯片(102)的第二主表面并且被配置用于将热能从所述至少一个电子芯片(102)或从所述至少一个另外的电子芯片(102)去除到所述冷却流体。
8.根据权利要求7所述的封装体(100)，其中，所述第一热量去除体(108)和所述第二热量去除体(110)中的至少一个的表面的至少一部分被所述屏蔽层(106)的一部分或被至少一个另外的屏蔽层(106)覆盖。
9.根据权利要求7所述的封装体(100)，其中，所述第二热量去除体(110)包括电绝缘层(112)，所述电绝缘层(112)具有由第一导电层(114)覆盖的第一主表面和由第二导电层(116)覆盖的第二主表面。
10.根据权利要求7所述的封装体(100)，其中，所述封装体(100)在所述第二热量去除体(110)上包括冷却片体(158)。
11.根据权利要求7所述的封装体(100)，其中，所述包封材料(104)在紧邻第二热量去除体(110)的表面区域处被所述屏蔽层(106)覆盖。
12.一种电子装置(150)，包括：
·根据权利要求1至11中任一项所述的封装体(100)；和
·冷却件(152)，其被配置用于安装在所述封装体(100)上，从而与所述封装体(100)一起限界用于容纳用于冷却所述封装体(100)的冷却流体的冷却腔(154)。
13.根据权利要求12所述的电子装置(150)，其中，所述封装体(100)包括至少一个热量去除体(108、110)，每个热量去除体分别热耦合到所述至少一个电子芯片(102)中的至少一个的相应主表面，并且被配置用于将热能从相应的至少一个电子芯片(102)去除到冷却流体。
14.根据权利要求13所述的电子装置(150)，其中，所述冷却腔(154)仅通过冷却件(152)、所述包封材料(104)上的所述屏蔽层(106)和具有或不具有屏蔽层(106)的所述至少一个热量去除体(108、110)限界。
15.根据权利要求12至14中任一项所述的电子装置(150)，其中，所述包封材料(104)被成形为形成有助于与冷却流体相关的功能的结构特征(159)。
16.根据权利要求15所述的电子装置(150)，其中，所述包封材料(104)的被所述屏蔽层(106)覆盖的部分被成形为形成有助于与冷却流体相关的功能的结构特征(159)。
17.根据权利要求15所述的电子装置(150)，其中，所述结构特征(159)包括以下组中的至少一种：
·用于容纳密封件(156)的密封槽，所述密封件(156)用于提升冷却腔(154)的流体密封性；和
·用于沿着限定的流动路径引导冷却流体的冷却流体引导结构。
18.根据权利要求12至14、16至17中任一项所述的电子装置(150)，其中，所述冷却件(152)被配置用于安装在所述封装体(100)上，用于通过能够与封装体(100)的两个相反的主表面热耦合的冷却流体对所述封装体(100)进行双面冷却。
19.根据权利要求12至14、16至17中任一项所述的电子装置(150)，其中，所述冷却件(152)包括被配置用于将冷却介质供给到所述冷却腔(154)的冷却介质供给通道(160)和被配置用于从冷却腔(154)排出冷却介质的冷却介质排出通道(162)中的至少一个。
20.一种制造封装体(100)的方法，其中，所述方法包括：
·通过包封材料(104)包封至少一个电子芯片(102)的至少一部分；
·在所述包封材料(104)的外表面的至少一部分上形成屏蔽层(106)，并且将所述屏蔽层(106)配置成用于将所述封装体(100)的内部与用于从所述至少一个电子芯片(102)去除热能的冷却流体屏蔽开，
其中，所述封装体(100)包括：
第一热量去除体(108)，所述第一热量去除体(108)热耦合到所述至少一个电子芯片(102)的第一主表面并且被配置用于将热能从所述至少一个电子芯片(102)去除到所述冷却流体；
在所述第一热量去除体(108)上的冷却片体(158)，其中，所述冷却片体(158)通过带状结合物来实现，以便在冷却流体中产生湍流或涡流，
其中，所述第一热量去除体(108)包括电绝缘层(112)，所述电绝缘层(112)具有由第一导电层(114)覆盖的第一主表面和由第二导电层(116)覆盖的与第一主表面相反的第二主表面，
其中，所述包封材料具有在侧向紧邻第一热量去除体延伸的表面区域中延伸的表面部分，
其中，所述包封材料的所述表面部分限界被配置用于引导冷却流体的冷却腔的一部分，
其中，所述屏蔽层覆盖包封材料的所述表面部分和第一导电层(114)的一部分，以及
其中，屏蔽层(106)位于冷却片体(158)的外表面的至少一部分上，以防止当冷却片体的材料与第一热量去除体的暴露的材料不同时发生的不希望的电化学效应。
21.根据权利要求20所述的方法，其中，所述屏蔽层(106)通过以下组中的至少一种制造：
·溅射；
·沉积；
·低温熔融；和
·涂覆。
22.根据权利要求21所述的方法，其中，
·所述沉积是化学沉积或等离子体沉积；和/或
·低温熔融是通过激光加工进行。
23.根据权利要求22所述的方法，其中，所述化学沉积是镀覆或通过蒸气沉积。
24.根据权利要求20至23中任一项所述的方法，其中，所述方法包括：调理所述包封材料(104)，以便在所述包封材料(104)上形成所述屏蔽层(106)之前提升包封材料的粘附性能。
25.根据权利要求24所述的方法，其中，通过粗糙化所述包封材料(104)的表面调理所述包封材料(104)。
26.一种制造电子装置(150)的方法，其中，所述方法包括：
·提供根据权利要求1至11中任一项所述的封装体(100)；和
·将冷却件(152)安装在所述封装体(100)上，从而与所述封装体(100)一起限界用于容纳用于冷却封装体(100)的冷却流体的冷却腔(154)。
27.一种车辆(170)，其包括根据权利要求1至11中任一项所述的封装体(100)或根据权利要求12至19中任一项所述的电子装置(150)。
28.一种将根据权利要求1至11中任一项所述的封装体(100)或根据权利要求12至19中任一项所述的电子装置(150)用于汽车应用的方法。
29.一种将根据权利要求1至11中任一项所述的封装体(100)或根据权利要求12至19中任一项所述的电子装置(150)用作至少部分电驱动的车辆(170)的逆变电路的方法。
CN201710862319.9A 2016-09-21 2017-09-20 使用冷却流体冷却并且包括屏蔽层的封装体 Active CN107863328B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016117843.8A DE102016117843A1 (de) 2016-09-21 2016-09-21 Mit Kühlfluid gekühlte und eine Abschirmschicht umfassende Packung
DE102016117843.8 2016-09-21

Publications (2)

Publication Number Publication Date
CN107863328A CN107863328A (zh) 2018-03-30
CN107863328B true CN107863328B (zh) 2022-03-01

Family

ID=61302270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710862319.9A Active CN107863328B (zh) 2016-09-21 2017-09-20 使用冷却流体冷却并且包括屏蔽层的封装体

Country Status (3)

Country Link
US (2) US11244886B2 (zh)
CN (1) CN107863328B (zh)
DE (1) DE102016117843A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10665525B2 (en) * 2018-05-01 2020-05-26 Semiconductor Components Industries, Llc Heat transfer for power modules
US11107747B2 (en) * 2018-09-19 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with composite thermal interface material structure and method of forming the same
JP7236845B2 (ja) * 2018-11-15 2023-03-10 株式会社Kelk 温調装置
DE102018132143B4 (de) * 2018-12-13 2023-10-12 Infineon Technologies Ag Leiterplatte, Chip-Kühlgehäuse, Baugruppe und Verfahren zum Kühlen eines Halbleiterchips
CN111244049B (zh) * 2020-01-20 2021-08-03 北京大学 内嵌散热腔的低损耗射频垂直电连接结构和制作方法
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법
US20220130735A1 (en) * 2020-10-23 2022-04-28 GM Global Technology Operations LLC Package for power semiconductor device and method of manufacturing the same
JP2022076308A (ja) 2020-11-09 2022-05-19 株式会社デンソー 電気機器
US11908766B2 (en) 2021-04-05 2024-02-20 Jmj Korea Co., Ltd. Cooling system where semiconductor component comprising semiconductor chip and cooling apparatus are joined
DE102021205476A1 (de) * 2021-05-28 2022-12-01 Magna powertrain gmbh & co kg Halbleitermodulanordnung
EP4187589A1 (en) * 2021-11-24 2023-05-31 SwissSEM Technologies AG Directly cooled power module
WO2023208331A1 (en) * 2022-04-27 2023-11-02 Huawei Digital Power Technologies Co., Ltd. Power module with heat conductive anti-corrosion coating, power module cooling arrangement and method for its production
DE102022211733A1 (de) 2022-11-07 2024-05-08 Zf Friedrichshafen Ag Leistungsmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061138A1 (en) * 2002-09-26 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device with high radiating efficiency
CN102299079A (zh) * 2010-06-23 2011-12-28 株式会社电装 制造具有散热器和半导体芯片的树脂模制装配件的半导体模块的方法
CN105849899A (zh) * 2014-02-25 2016-08-10 日立汽车系统株式会社 防水型电子设备以及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1148547B8 (en) * 2000-04-19 2016-01-06 Denso Corporation Coolant cooled type semiconductor device
US6992887B2 (en) 2003-10-15 2006-01-31 Visteon Global Technologies, Inc. Liquid cooled semiconductor device
US7364684B2 (en) * 2004-08-16 2008-04-29 Delphi Technologies, Inc. Method of making an encapsulated microelectronic package having fluid carrying encapsulant channels
US7205653B2 (en) * 2004-08-17 2007-04-17 Delphi Technologies, Inc. Fluid cooled encapsulated microelectronic package
JP4729336B2 (ja) 2005-04-27 2011-07-20 株式会社豊田自動織機 パワーモジュール用基板
US7911792B2 (en) * 2008-03-11 2011-03-22 Ford Global Technologies Llc Direct dipping cooled power module and packaging
US8450845B2 (en) * 2008-04-09 2013-05-28 Fuji Electric Co., Ltd. Semiconductor device
US8455987B1 (en) 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
DE102010003533B4 (de) 2010-03-31 2013-12-24 Infineon Technologies Ag Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
JP5273101B2 (ja) 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法
JP5975675B2 (ja) 2012-02-28 2016-08-23 日立オートモティブシステムズ株式会社 電力変換装置
US8872332B2 (en) 2012-04-30 2014-10-28 Infineon Technologies Ag Power module with directly attached thermally conductive structures
DE102012218561A1 (de) 2012-10-11 2014-04-17 Siemens Aktiengesellschaft Elektronikmodul, Mehrfachmodul und Verfahren zum Herstellen eines Elektronikmoduls
KR101459857B1 (ko) 2012-12-27 2014-11-07 현대자동차주식회사 히트싱크 일체형 양면 냉각 파워모듈
US9275926B2 (en) 2013-05-03 2016-03-01 Infineon Technologies Ag Power module with cooling structure on bonding substrate for cooling an attached semiconductor chip
US9449895B2 (en) 2013-05-03 2016-09-20 Infineon Technologies Ag Cooling system for molded modules and corresponding manufacturing methods
US20150138734A1 (en) 2013-11-18 2015-05-21 Magna Electronics Inc. 360 degree direct cooled power module
JP6344981B2 (ja) 2014-06-03 2018-06-20 日立オートモティブシステムズ株式会社 半導体モジュールの製造方法
JP6345265B2 (ja) 2014-10-29 2018-06-20 日立オートモティブシステムズ株式会社 電子機器及び電子機器の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061138A1 (en) * 2002-09-26 2004-04-01 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device with high radiating efficiency
CN102299079A (zh) * 2010-06-23 2011-12-28 株式会社电装 制造具有散热器和半导体芯片的树脂模制装配件的半导体模块的方法
CN105849899A (zh) * 2014-02-25 2016-08-10 日立汽车系统株式会社 防水型电子设备以及其制造方法

Also Published As

Publication number Publication date
US20180082925A1 (en) 2018-03-22
DE102016117843A1 (de) 2018-03-22
US11244886B2 (en) 2022-02-08
US20220115293A1 (en) 2022-04-14
CN107863328A (zh) 2018-03-30
US11862533B2 (en) 2024-01-02

Similar Documents

Publication Publication Date Title
CN107863328B (zh) 使用冷却流体冷却并且包括屏蔽层的封装体
US10283432B2 (en) Molded package with chip carrier comprising brazed electrically conductive layers
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
US9355930B2 (en) Semiconductor device
US10461017B2 (en) Package with partially encapsulated cooling channel for cooling an encapsulated chip
KR20100126909A (ko) 전력반도체 모듈
CN108735692B (zh) 半导体装置
CN109637983B (zh) 芯片封装
US10418313B2 (en) Electronic module comprising a plurality of encapsulation layers and a method for producing it
US9397018B2 (en) Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US20120235293A1 (en) Semiconductor device including a base plate
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US11626351B2 (en) Semiconductor package with barrier to contain thermal interface material
EP3958305A1 (en) Power semiconductor module arrangement and method for producing the same
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
US11621204B2 (en) Molded semiconductor module having a mold step for increasing creepage distance
US11961782B2 (en) Integration of semiconductor device assemblies with thermal dissipation mechanisms
US20160021780A1 (en) Carrier, Semiconductor Module and Fabrication Method Thereof
US20240038632A1 (en) Direct substrate-side cooling in power device module
EP4050645B1 (en) Power semiconductor device and manufacturing method
US11598904B2 (en) Power semiconductor module and method for producing a power semiconductor module
US20220278017A1 (en) Power Electronics Carrier
WO2021181649A1 (ja) 半導体モジュールおよびその製造方法
CN117917765A (zh) 半导体装置、电力变换装置及半导体装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant