JP4784150B2 - 半導体装置および、半導体装置の製造方法 - Google Patents
半導体装置および、半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4784150B2 JP4784150B2 JP2005145848A JP2005145848A JP4784150B2 JP 4784150 B2 JP4784150 B2 JP 4784150B2 JP 2005145848 A JP2005145848 A JP 2005145848A JP 2005145848 A JP2005145848 A JP 2005145848A JP 4784150 B2 JP4784150 B2 JP 4784150B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor device
- power semiconductor
- insulating layer
- pattern portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
また、これらのような半導体装置の製造方法に関する。
このような半導体装置の従来技術は、例えば、半導体素子、絶縁基板、金属板による積層体を樹脂ケースでパッケージジングした構造体とし、さらにこの構造体を冷却体へ取付けたものが知られている。構造体と冷却体との固着には、サーマルコンパウンドを使用している。
また、熱抵抗を小さくするため、サーマルコンパウンドに代えて高熱伝導率を有するとともに電気的絶縁を確保できる樹脂シートを用いて構造体を冷却体に取り付ける半導体装置も知られている。
半導体装置1000は、半導体素子1、半田2、金属板3、樹脂シート4、冷却体5を備えている。
発熱量が大きい半導体素子1が半田2を介して金属板3の上に機械的・熱的に接続されている。さらに、この金属板3は樹脂シート4を介して冷却体5の上に固着されている。この樹脂シート4は金属板3と冷却体5との電気的絶縁を確保する。また、樹脂シート4は熱抵抗が低く、熱伝導性に優れている。このような半導体装置1000では、半導体素子1で発した熱が、半田2、金属板3、樹脂シート4を介して冷却体5へ伝わり、冷却体5が放熱する。これにより半導体装置1000の温度上昇を抑えるものである。このような半導体装置1000では熱抵抗が高いサーマルコンパウンドを使用しないため、放熱特性の向上を可能とする。
絶縁基板2000は、セラミクス基板6、下側回路パターン部7、上側回路パターン部8を備えている。
セラミクス基板6は、アルミナ(Al2O3)、窒化珪素(Si3N4)、窒化アルミニウム(AlN)などを主材とする基板であり、厚さは0.2mm〜0.8mm程度である。 バルクの熱伝導率はアルミナ(Al2O3)で約20W/m・K、窒化アルミ(AlN)で約160〜180W/m・K、窒化珪素(Si3N4)で約80W/m・K程度ある。
上側回路パターン部8は、セラミクス基板6の上側に形成されるパターン部であり、銅やアルミニウムの金属箔で形成され、直接接合もしくはろう材によりセラミクス基板6に接合される。上側は、通常の回路パターンである。上側を樹脂ケースにて囲み、樹脂ケースは外部導出端子を支持するとともに、樹脂ケース内にシリコーンゲルや無機充填剤を配合したエポキシ樹脂などを注入して封止している。
また、放熱特性の向上を図る半導体装置の他の従来技術として、例えば、特許文献1の発明が開示されている。この、特許文献1ではエアロゾルデポジション法により、導体基板の一方の面にセラミックス層を形成する技術が開示されている。
また、放熱特性の向上を図る半導体装置の他の従来技術として、例えば、特許文献2の発明が開示されている。この、特許文献2ではリードフレームとヒートシンクとの間に高熱伝導樹脂を充填する技術が開示されている。
フルモールド半導体モジュールは、図13に示すように、リードフレーム13の上にパワー半導体11、その制御IC11’を実装し、ワイヤ(接続部)16にて相互に接続されている。このように接続が完了した時点で、図示しない金型にセットし、封止樹脂15を注入・硬化させて樹脂封止し、フルモールド半導体モジュールを構成する。図14はフルモールド半導体モジュールの他の例で、ヒートシンク(冷却体)を備え、リードフレームをヒートシンク33とともにモールドしたものである。また図15には金属絶縁基板3000上にパワー半導体,制御ICを配置し、実装・接続した後、素子搭載面をモールドしたものである。金属絶縁基板は、金属ベース板上に絶縁層を介して回路パターンを形成したものであり、金属ベース板がヒートシンクの機能を備えるものである。
また、図12で示す絶縁基板2000では放熱特性を高めているが、構成が複雑になるだけでなく、金属絶縁基板やリードフレームを用いた構成に比べコストが増大するという課題があり、放熱特性を更に向上させたいという要請もあった。
図14のような構成とすれば、ヒートシンクとリードフレームとの封止樹脂の厚さを200μm以下にすることができるが、このようなわずかな空間に封止樹脂を充填せねばならず、未充填部が生じて絶縁不良を引き起こし、未充填をなくすために樹脂注入圧力を高めるとワイヤの変形・断線の原因となってしまう。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電気的な絶縁性能、および、熱伝導性能が良好であることに加え、機械的にも強固な構造の絶縁層を形成して大電力に適用可能とした半導体装置、および、これら機能を実現するような半導体装置の製造方法を提供することにある。
また、複数の半導体素子を搭載した半導体モジュールについても同様である。
また、請求項2にかかる発明の電力用半導体装置は、請求項1に記載の電力用半導体装置において、前記絶縁層は、少なくとも前記回路パターン部の裏面を覆うものとする。
また、請求項3にかかる発明の電力用半導体装置は、請求項2に記載の電力用半導体装置において、前記絶縁層は、前記回路パターン部の裏面に連接する側面の一部または全部を覆うものとする。
請求項5にかかる発明の電力用半導体装置は、請求項1〜請求項4の何れか一項に記載の電力用半導体装置において、回路パターン部に電気的に接続されるリード端子と、絶縁層が外部に露出し、リード端子が外部に引き出された状態で封止される樹脂パッケージと、を備えるものである。
請求項6にかかる発明の電力用半導体装置は、請求項5に記載の電力用半導体装置において、前記絶縁層は、前記回路パターンの裏面および該回路パターン裏面と略同一面にて連続する前記樹脂パッケージ面を覆うことものである。
請求項8にかかる発明の電力用半導体装置は、請求項7に記載の電力用半導体装置において、前記絶縁層は、酸化珪素,酸化アルミニウムからなる第1の群の少なくとも1種と、窒化珪素,窒化ホウ素,窒化アルミニウムからなる第2の群の少なくとも1種と、によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であるものとする。
請求項10にかかる発明の電力用半導体装置は、請求項1〜請求項6の何れか一項に記載の電力用半導体装置において、前記絶縁層は、何れも表面に酸化珪素の被膜が形成された窒化珪素,窒化ホウ素,窒化アルミニウムの少なくとも1種によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であるものとする。
請求項12にかかる発明の電力用半導体装置の製造方法は、エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して少なくとも回路パターン部の裏面に衝突させることにより、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、電力用半導体素子を回路パターン部に電気的・機械的に接合する接合工程と、を備えるものとする。
請求項13にかかる発明の電力用半導体装置の製造方法は、エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して少なくとも回路パターン部の裏面に衝突させることにより、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの前記セラミクス粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、電力用半導体素子を回路パターン部に電気的・機械的に接合する接合工程と、前記絶縁層を外部に露出し、前記回路パターン部に接続されたリード端子を外部に引き出した状態で封止して樹脂パッケージを形成する封止工程と、を備えるものとする。
請求項15にかかる発明の電力用半導体装置の製造方法は、請求項14に記載の電力用半導体装置の製造方法において、エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して、前記回路パターンの裏面および該回路パターン裏面と略同一面にて連続する前記樹脂パッケージ面に衝突させることにより、前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、を備えるものとする。
請求項17にかかる発明の電力用半導体装置の製造方法は、請求項12〜請求項16の何れか一項に記載の電力用半導体装置の製造工程と、前記絶縁層の露出面と、冷却体の取付け面と、を高熱伝導樹脂により接着する接着工程と、真空引きにより高熱伝導樹脂内のボイド(空孔)を除去するボイド除去工程と、高熱伝導樹脂を硬化させて熱伝導部を形成する熱伝導部形成工程と、を備えるものとする。
また、これら機能を実現するような半導体モジュールの製造方法、および、半導体装置の製造方法を提供することができる。
図1は本形態の半導体装置の構成図である。この半導体装置は、詳しくはIGBT(Insulated Gate Bipolar Transistor )などのパワー半導体素子を搭載したパワー半導体装置であり、さらに複数のパワー半導体素子を搭載したパワーモジュールでの適用が好適である。以下において、複数のパワー半導体素子を搭載したものを半導体モジュールといい、半導体モジュールを例に説明する。
図1(a),(b)において、10は半導体モジュール、11はIGBTなどの半導体素子、12ははんだ、13は回路パターン部、14は絶縁層、15は封止樹脂、17はリード端子である。同図(a)では、少なくとも回路パターン部の裏面(図1では下面)に絶縁層14が形成され、同図(b)では、半導体モジュールの裏面全面に絶縁層が形成されている。 半導体素子11は回路パターン部13に電気的・機械的に接合されており、接合には半田12が用いられている。接合に用いる部材としては他にろう材を用いたり、導電性の接着剤を用いることもできる。熱伝導性や導電性,製造コスト等を勘案すると、半田による接合が有利である。半導体素子11と回路パターン部13とを直接接合する場合はこれら接合のための層は不要となる。
回路パターン部13は、電気回路のパターンである。また、裏面に熱伝導率が大きい絶縁層14がそれぞれ形成される(絶縁層14については後述する)。
半田12は、半導体素子11の裏面電極と、回路パターン部13の電気回路とを電気的に接続する。これにより、回路パターン部13による電気回路と半導体素子11とによる電力変換回路が形成される。なお、ここでは図示しないが、上記の構成に加え、回路パターン部13に前記半導体素子11の駆動回路(ICなど)を搭載し、IPM(Intelligent Power Module)として構成することもできる。また、抵抗、コンデンサ、インダクタなどの機能を有した表面実装用のチップ・素子である電子部品も半田付けされて搭載することが可能である
また、半田12は、半導体素子11を回路パターン部13に機械的に固着する機能も有している。
回路パターン部13に形成される絶縁層14は、エアロゾルデポジション法によりセラミクスを堆積させて形成した常温衝撃固化層である。この常温衝撃固化層は、詳しくは径が5nm〜1μm程度である多数のセラミクス微粒子を高速で衝突させて堆積させたセラミクス層である。セラミクス微粒子に粒径が数10nm程度までのものを用いた場合は、セラミクス微粒子が相互に(一部は後述のように破砕・変形して)結合し、緻密なセラミクス層を形成する。また、セラミクス微粒子に粒径が数10nm〜1μm程度のものを用いた場合は、衝突の衝撃により、セラミクス微粒子が厚さ(大きさ)が0.5nm〜20nm程度に破砕・変形され、破砕片同士が接合して緻密なセラミクス層を形成する。このセラミクス層では、粒界が判別できない程度にセラミクスが緻密に結合している。
なお、数10nm〜1μm程度のセラミクス微粒子を用いた方が、絶縁層14の製膜速度の観点では有利である。 このセラミクス微粒子として、酸化珪素,酸化アルミニウム,窒化珪素,窒化ホウ素,窒化アルミニウムの少なくとも1種によるセラミクス粒子を用いればよい。このように、少なくとも1種のセラミクス微粒子を用いることにより、粒界が判別できない程度の緻密な絶縁層を形成することができる。
あるいは、酸化珪素,酸化アルミニウムからなる第1の群の少なくとも1種と、窒化珪素,窒化ホウ素,窒化アルミニウムからなる第2の群の少なくとも1種と、によるセラミック粒子を用いてもよい。このように2つの群からそれぞれ少なくとも1種類のセラミクス微粒子を選択して用いることにより、第1の群のセラミクス微粒子と第2の群のセラミクス微粒子とが強固に結合し、粒界が判別できない程度の緻密な絶縁層を形成することができる。 あるいは、何れも表面に酸化アルミニウムの被膜が形成された窒化珪素,窒化ホウ素,窒化アルミニウムのうち少なくとも1種によるセラミック粒子や、何れも表面に酸化珪素の被膜が形成された窒化珪素,窒化ホウ素,窒化アルミニウムの少なくとも1種によるセラミック粒子を用いることもできる。このように表面に酸化アルミニウムもしくは酸化珪素の被膜が形成されたセラミクス微粒子を用いることにより、酸化アルミニウムもしくは酸化珪素と窒化珪素,窒化ホウ素,窒化アルミニウムの微粒子とが強固に結合し、粒界が判別できない程度の緻密な絶縁層を形成することができる。
例えば、酸化アルミニウム(Al2O3)、窒化アルミニウム(AlN)、窒化珪素(Si3N4)が望ましく、特に熱伝導率が大きい窒化アルミニウム(AlN)を主剤とするのが望ましい。
このような回路パターン部13に形成される絶縁層14はエアロゾルデポジション法によるセラミクス層であり、通常のセラミクス基板(例えば図10のセラミクス基板6参照)よりも約10倍以上高い電気的絶縁性能を有するという特徴がある。
続いて、この半導体モジュール10の製造方法について図を参照しつつ説明する。図2は、半導体モジュール10の製造方法を概念的に示した図である。
まず、図2(a)で示すように、エアロゾルデポジション法により、径が5nm〜1μm程度である多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して回路パターン部13の裏面に衝突させることにより、厚さが数μm〜500μm程度の常温衝撃固化膜のであるセラミクス層を成長させる。図2(b)で示すように、セラミクス微粒子の粒界が破壊されセラミクスが接合された構造物のセラミクス層である絶縁層14を形成する(絶縁部形成工程)。この工程では回路パターン部13の裏面のみ露出するように側面をマスキングした上でセラミクス微粒子を吹き付けることで、裏面にのみ絶縁層14が形成される。
図17(b)は、2種類のセラミクス微粒子(例えば酸化アルミニウムと窒化珪素)を用いた例である。図17(a)と同様に、回路パターン部13への衝突で破砕・変形した微粒子の一部か回路パターン部13の表面に食い込み、順次積層されていく。図中点線で囲った部分が破砕片であり、2種類のセラミクス微粒子が緻密に結合している。粒界は破壊されているため、実際には明確な粒界は見られない。
図2に戻って説明する。図2(c)で示すように、半導体素子11の裏面電極と回路パターン部13との間を半田12によって電気的に接続するとともに、半導体素子11を回路パターン部13に機械的に固着する(固着工程)。
続いて、図2(d)の如く、半導体素子搭載面の所望の部位を樹脂封止する(封止工程)。このようにして半導体モジュール10を完成させる。
(1)絶縁耐圧が向上する。
エアロゾルデポジション法では室温(常温)で成膜が可能であり、かつ音速レベルのスピードでサブミクロンオーダーのセラミクス微粒子を基板に衝突させるため、活性な新生面が露出したセラミクス微粒子が結合し、非常に緻密な電気絶縁膜であるセラミクス微粒子層を形成することが可能となり、膜内に空孔(ボイド)が含まれないため、従来の焼結法により形成されたセラミクス基板よりも単位長さ当たりの破壊電圧が10倍程度向上する。
(2)熱抵抗を低くする。
これら(1),(2)のように高絶縁と低熱抵抗とを共に確保することが可能となる。また、セラミクス微粒子を回路パターン部に堆積させるため、機械的に強固に固着させることができる。
例えば、半導体モジュール10の具体例として1200V耐圧系のIGBTモジュールについて検討する。このIGBTモジュールでは回路パターン部13の裏面にエアロゾルデポジション法により絶縁層14が形成される。
このため本形態の構造によるIGBTモジュールは、絶縁性、曲げ強度、熱抵抗等を共に向上させた低熱抵抗絶縁型IGBTモジュールとすることができる。
続いて、半導体モジュール10のさらに詳しい製造工程を説明する。図3A〜図3Eは図1(a)に示した半導体モジュール10の製造工程を示す図である。
図3A(a)において、リード端子17が回路パターン部13と一体に構成されたリードフレーム状の部材130を用いている。
図3A(a)はリードフレーム状部材130の上面図、(b)は同じく正面図、(c)は(a)のA−A線の矢視断面図である。図3A(a)において、13a〜13eは回路パターン部であり、タイバー131により外枠132に保持されている。このような外枠付きの回路パターン部は、例えば銅(Cu)やアルミニウム(Al)等の板をネスティングにより打抜き形成しても良い。または、例えば銅(Cu)やアルミニウム(Al)等の板をプレス成形により多数回にわたりプレスし、半導体素子を搭載する箇所を厚めに、また、リード端子となる箇所を薄めに形成するようにしても良い。例えば、0.3mm〜1mm程度の銅板を所定のパターンに打ち抜いて形成する。
すると、図3C(a)の上面図に示すように、金属マスク50の開口部51を経てセラミクス微粒子がリードフレーム状部材130の裏面の所望の箇所に堆積し、少なくとも回路パターン部13の裏面側の領域に絶縁層14を形成する。ここで、リード端子17の裏面の一部にも絶縁層14が形成されているが、この部分は後述の工程で表側(素子搭載側)が樹脂で覆われ、その先で屈曲するためである。リード端子17裏面の絶縁層14はリード端子の屈曲の形状に応じて形成すればよい。図3C(a)ならびに(b)の断面図において、金属マスク50の遮蔽部52で遮蔽され、絶縁層が形成されなかった部分が、後の工程でリード端子17に成形される。
なお、図3C(c)の例では側面のうち角部周辺の縁辺部のみに絶縁層14を形成した形態を図示しているが、これに代えて側面の全面を覆うような絶縁層14(図示せず)を形成しても良い。いずれの場合でも、沿面距離が長くなって、側面から短絡するおそれを低減し、絶縁信頼性を向上させることができる。
なお、図3C(c)に示すように、回路パターン部の側面に絶縁層14を形成するには次のように行えばよい。エアロゾルデポジション法による絶縁層形成工程において、リードフレーム状部材130に向けて噴射ノズル(図示せず)より噴射されるセラミック微粒子は、若干の角度をもって拡散しながら噴射される。すなわち、リードフレーム状部材130に略直角に衝突するセラミクス微粒子と直角よりやや傾斜して衝突するセラミクス微粒子が存在する。噴射ノズル(あるいはリードフレーム状部材130)を走査するように万遍なく噴射することにより、金属マスクで覆われていない回路パターン部13裏面と、その側面にもセラミクス微粒子が堆積する。
続いて図3D(a)の上面図に示すように、回路パターン部13b,13dの所定位置に半導体素子11を半田12により接続固定する。図3Dの例では、半導体素子11として、IGBT11a,11bとFWD(Free Wheeling Diode)11c,11dを配置している。図3D(a)に示す配置では、IGBT11a,11bの裏面のコレクタ電極を回路パターン部13b,13dに半田接合し、表(おもて)面にはエミッタ電極とゲート電極が形成されている。同じくダイオード11c,11dの裏面のカソード電極を回路パターン部13b,13dに半田接合している。
図3D(a)ではIGBT11aのエミッタ電極とFWD11cのアノード電極をアルミワイヤ16で回路パターン部13cにそれぞれワイヤボンディングで接続する。アルミワイヤには線径が125μm〜500μm程度のものを超音波接合する。IGBTの駆動ICをさらに搭載してIPMを構成する場合、駆動ICには線径が10μm程度の金ワイヤを用いる。同様に、IGBT11aとFWD11cの並列回路(第1並列回路)を形成し、同様に、IGBT11bのエミッタ電極とFWD11dのアノード電極をアルミワイヤ16で回路パターン部13bにそれぞれワイヤボンディングで接続し、IGBT11aとFWD11cの並列回路(第2並列回路)を形成する。また、IGBT11a,11bのゲート端子は同様にワイヤボンディングにて回路パターン部13a,13eにそれぞれ接続される。第1並列回路と第2並列回路は回路パターン部13bにより直列に接続され、インバータなど電力変換装置に用いる1アームに相当する回路を構成する。ここで、リード端子17bは、上記1アームの出力端子となる。等価回路を図3D(c)に示す。なお、ボンディングワイヤはアルミワイヤに限るものではないし、ワイヤボンディングに代えて、金属板による接続としても良い。図3D(b)はA−Aの矢視断面図である。
樹脂封止は、例えば次のように行う。まず金型を170℃〜180℃程度に保温しておき、リードフレーム状部材を金型にセットする。そして溶融したエポキシ樹脂をプランジャーより型内に流入させる。エポキシ樹脂には、酸化珪素,酸化アルミニウム,窒化珪素,窒化アルミニウム,窒化ホウ素からなるフィラー群の1種類以上が含まれ、熱伝導率は2〜5W/m・Kのものを用いる。エポキシ樹脂は注型後数十秒で硬化する。その後金型から取り出して、恒温槽内で後硬化を行って封止を完了する。
そして、樹脂封止が完了した後、タイバー131を図3Eの一点差線で示す位置にて切断し、回路パターン部13より外部へ導出されたリード端子17を独立させる。そして、必用に応じて図3E(c)に示すようにリード端子17を折り曲げても良い。
なお、回路パターン部13,リード端子17の配置は図示の例に限るものではなく、適宜変更が可能である。以下の他の例についても同様である。
次に、半導体モジュールの製造方法の他の形態について説明する。図4は、半導体モジュール10’の製造方法を概念的に示した図である。
まず、図4(a)で示すように、半導体素子11の裏面電極と回路パターン部13との間を半田12によって電気的に接続するとともに、半導体素子11を回路パターン部13に機械的に固着する(固着工程)。
続いて、図4(b)に示すように、半導体素子搭載面の所望の部位を樹脂封止する(封止工程)。そして、エアロゾルデポジション法により、径が5nm〜500nm程度である多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して回路パターン部13の裏面に衝突させ、厚さが0.5nm〜5nm程度の粒界相を成長させ、図4(c)に示すように、このような粒界相によりセラミクス微粒子を接合させた構造物のセラミクス微粒子層である絶縁層14を形成する(絶縁部形成工程)。この工程では回路パターン部13の裏面のみ露出するように側面をマスキングした上でセラミクス微粒子を吹き付けることで、裏面にのみ絶縁層14が形成される。
続いて、半導体モジュール10’のさらに詳しい製造工程を説明する。図5A〜図5Cは図1(b)に示した半導体モジュール10’の製造工程を示す図である。図3と同様の構成については同じ符号を付し、説明を省略する。
図5A(a)において、リード端子17が回路パターン部13と一体に構成されたリードフレーム状の部材130を用いている点では図3に示した半導体モジュール10と同様である。
図5A(a)はリードフレーム状部材130の上面図、(b)は(a)のA−A線の矢視断面図である。
図5A(a)ではIGBT11aのエミッタ電極とFWD11cのアノード電極をアルミワイヤ16で回路パターン部13cにそれぞれワイヤボンディングで接続し、IGBT11aとFWD11cの並列回路(第1並列回路)を形成し、同様に、IGBT11bのエミッタ電極とFWD11dのアノード電極をアルミワイヤ16で回路パターン部13bにそれぞれワイヤボンディングで接続し、IGBT11aとFWD11cの並列回路(第2並列回路)を形成する。また、IGBT11a,11bのゲート電極は同様にワイヤボンディングにて回路パターン部13a,13eにそれぞれ接続される。第1並列回路と第2並列回路は回路パターン部13bにより直列に接続され、インバータなど電力変換装置に用いる1アームに相当する回路を構成する。ここで、リード端子17bは、上記1アームの出力端子となる。等価回路は図3D(c)に示したものと同じである。なお、ボンディングワイヤはアルミワイヤに限るものではないし、ワイヤボンディングに代えて、金属板による接続としても良い。
続いて、図5B(a)の上面図で示すように、リードフレーム状部材130の裏面側(半導体素子を搭載しない側)に、少なくとも回路パターン部13の裏面側を露出するように開口部51が形成された金属マスク50を配置する。図5B(b)の断面図に示すように、金属マスク50には開口部51と遮蔽部52とが形成されており、回路パターン部13の裏面側にエアロゾルデポジション法によりセラミクス微粒子を吹き付ける。
そして、絶縁層14が形成された後、タイバー131を図5C(a)の一点差線で示す位置にて切断し、回路パターン部13より外部へ導出されたリード端子17を独立させる。そして、必用に応じて図5C(b)に示すようにリード端子17を折り曲げても良い。
このような場合に、図5A(a)に一点鎖線で示すように、補助的なタイバー133を設けることがある。
図5C(c)は、図5A(a)においてCの四角で囲んだ部分の変形例の拡大図であり、図5C(d)はそのD−D断面図である。
補助タイバー133は回路パターン部13dのコーナ部に設けられており、上記の樹脂封止工程により点線の部分で樹脂封止され、タイバーの切断工程において、同じく点線の箇所にて切断される。このような例では、タイバーの切断端部は封止樹脂の側面に露出することになる。
なお、図5C(d)に示すように、補助タイバーの切断端部に絶縁層14を形成するには次のように行えばよい。エアロゾルデポジション法による絶縁層形成工程において、リードフレーム状部材130に向けて噴射ノズル(図示せず)より噴射されるセラミック微粒子は、若干の角度をもって拡散しながら噴射される。すなわち、リードフレーム状部材130に略直角に衝突するセラミクス微粒子と直角よりやや傾斜して衝突するセラミクス微粒子が存在する。噴射ノズル(あるいはリードフレーム状部材130)を走査するように万遍なく噴射することにより、金属マスクで覆われていない側面にもセラミクス微粒子が堆積する。噴射ノズルの噴射方向とリードフレーム状部材130とを直交するからば30°程度の角度を与えてもよい。切断端部(側面)にも絶縁層を形成することができる。
続いて他の形態の半導体装置の製造方法について図を参照しつつ説明する。図6A〜図6Fは半導体装置20の製造方法の説明図である。本形態は図3を用いて説明した半導体モジュール10の変形形態である。すなわち、図3に示した半導体モジュールでは、複数の半導体素子を封入しているのに対し、図6に示す例では、1つのIGBT11のみ封止したディスクリート型の半導体装置を形成している点が異なっている。図3と同様の構成については一部の説明を省略する。
図6A(a)はリードフレーム状部材130の上面図、(b)は同じく正面図、(c)は(a)のA−A線の矢視断面図である。図6A(a)において、回路パターン部13は、タイバー131により外枠132に保持されている。このようなリードフレーム状部材130は、例えば銅(Cu)やアルミニウム(Al)等の板をネスティングにより打抜き形成しても良い。または、例えば銅(Cu)やアルミニウム(Al)等の板をプレス成形により多数回にわたりプレスし、半導体素子を搭載する箇所を厚めに、また、リード端子となる箇所を薄めに形成するようにしても良い。
すると、図6Cで示すように、金属マスク50の開口部を経由してセラミクス微粒子が堆積し、回路パターン部13の裏面側の所望の領域に絶縁層14を形成する。金属マスク50の遮蔽部で遮蔽した回路パターン部13の一部は、その後のリード端子17となる。ここで、リード端子17の裏面の一部にも絶縁層14が形成されているが、この部分は後述の工程で表側(素子搭載側)が樹脂で覆われ、その先で屈曲するためである。リード端子17裏面の絶縁層14はリード端子の屈曲の形状に応じて形成すればよい。図3C(a)ならびに(b)の断面図において、金属マスク50の遮蔽部52で遮蔽され、絶縁層が形成されなかった部分が、後の工程でリード端子17に成形される。
続いて図6Dで示すように、回路パターン部13の所定位置に半導体素子11を半田12により接続固定する。半導体素子11がIGBTの場合、裏面にはコレクタ電極、表面にはエミッタ電極とゲート電極が形成されている。図6Dではエミッタ電極、ゲート電極をワイヤボンディングで接続してアルミワイヤによる接続部16を形成する。なお、ワイヤボンディングに代えて、金属板による接続部16としても良い。
続いて、図6Eで示すように、裏面の電気絶縁部14を露出させた状態で、所望の部分を樹脂封止し、最終的に樹脂パッケージ18が形成される。裏面は、回路パターン部13がない隙間箇所へも樹脂が充填されて凹凸がない面となる。
さらに、他の形態の半導体装置の製造方法について図を参照しつつ説明する。図7は半導体装置20’の製造方法の説明図である。本形態は図5を用いて説明した半導体モジュール10’の変形形態である。すなわち、図5に示した半導体モジュールでは、複数の半導体素子を封入しているのに対し、図7に示す例では、1つのIGBT11のみ封止したディスクリート型の半導体装置を形成している点が異なっている。図5と同様の構成については一部の説明を省略する。
図7(a)はリードフレーム状部材130の上面図であり、図5A(a)と同様に、回路パターン部13の所定位置に半導体素子11を半田12により接続固定する。図5Aの例では、半導体素子11として、IGBT11を配置している。
上記のように、回路パターン部13への半導体素子11の接合・接続が完了した後、図示しない封止型にセットし、図7(a)の上面図ならびに(b)の断面図で示ようにリードフレーム状部材130の裏面が露出するように、封止樹脂15にて樹脂封止する。封止型内の平坦な面にリードフレーム状部材130の裏面を密着させて封止樹脂を注型することにより、図7(b)の断面図に示すように、回路パターン部13の側面にも封止樹脂が流入する。したがって、樹脂封止後の裏面には、リードフレーム状部材13の裏面と、回路パターン部13がない隙間箇所へも充填された樹脂が露出し、裏面は凹凸がない面となる。
すると、図7(b)に示すように、回路パターン部13の裏面側の領域の金属マスク50で遮蔽されなかった部分全面に絶縁層14が形成される。ここで、リード端子17の裏面の一部にも絶縁層14が形成されているが、この部分は先の工程で表側(素子搭載側)が樹脂で覆われており、後の工程でその先端部を屈曲するためである。リード端子17裏面の絶縁層14はリード端子の屈曲の形状に応じて形成すればよい。
そして、絶縁層14が形成された後、タイバー131を図7(b)の一点差線で示す位置にて切断し、回路パターン部13より外部へ導出されたリード端子17を独立させる。必用に応じて図7(c)に示すようにリード端子17を折り曲げても良い。
さらに別の形態の半導体装置について説明する。図8に示す半導体装置100は、上述した半導体ジュール10,10’や半導体装置20,20’を搭載したパワー半導体装置で採用可能な構造である。以下において半導体モジュール10に適用した場合を例として説明する。
図4で示す半導体装置100は、半導体モジュール10、熱伝導部31、冷却体32を備えている。この半導体モジュール10または10’は、先に図2〜図5を用いて説明した形態と同じであり、半導体素子11、半田12、回路パターン部13、絶縁層14を備えている。
熱伝導部310は、半導体モジュール10から冷却体32までの熱抵抗を低くするために用いる。半導体モジュール10の底面には絶縁層14と封止樹脂15が露出している。絶縁層14は、回路パターン部の裏面に緻密に形成されており、回路パターン部裏面の平坦度にほぼ等しい平坦度を持ち、封止樹脂においても、樹脂成形時の型の精度で平坦である(他の半導体モジュール10’,半導体装置20,20’の場合も同様)。他方の冷却体の半導体モジュールとの接触面も、加工時の機械的な精度で平坦に形成されているが、両者とも厳密には完全な平坦ではなく、仮に半導体モジュール10を冷却体32に直接取付けると、両者の間は隙間だらけになる。つまり熱伝導率が低い空気が多く介在するため、このままでは熱抵抗が大きい。この対策として、流動性の高い樹脂でこのような隙間を埋めて、上記の熱伝導部31を形成するものである。
このような熱伝導樹脂の一例として、例えば、酸化珪素(SiO2)、酸化アルミニウム(Al2O3)、窒化珪素(Si3N4)、窒化アルミニウム(AlN)、窒化ホウ素(BN)からなるフィラー群の1種類以上を含むエポキシ樹脂を用いることができる。この場合、熱伝導率は2.0〜5.0W/m・Kを確保できる。
冷却体32は、通常の放熱フィンであれば良いが、他にも各種冷却体を採用することができる。
この半導体装置100の製造方法であるが、まず、上記したような半導体モジュールの製造方法により半導体モジュール10を形成する(半導体モジュール製造工程)。
次に、半導体モジュール10の絶縁層14の表面(図8では下側の面。以下露出面という。)と、冷却体32の表面(図8では上側の面。以下取付面という。)とを、高熱伝導樹脂により接着する(接着工程)。
この接着工程の際、詳しくは半導体モジュール10の絶縁層14の露出面、または、冷却体32の取付面の何れかに高熱伝導樹脂を塗布して、半導体モジュール10と冷却体32とを接着する。
最後に高熱伝導樹脂を硬化させて熱伝導部31を形成する(熱伝導部形成工程)。例えば、樹脂に応じて熱硬化や紫外線硬化などを採用できる。
このようにして半導体装置100を製造する。
このような半導体装置100では、先に説明したように半導体モジュール10の熱抵抗が低くなっていることに加え、さらに熱伝導部31も十分低い熱抵抗となっており、半導体モジュール10→熱伝導部31→冷却体32という経路で効率的に熱が伝導し、放熱特性を向上させることができる。
続いて他の形態の半導体装置について説明する。図9は他の形態の半導体装置内の半導体モジュールの構成平面図、図10図9に示す半導体装置のA−A線断面図である。この半導体装置100’は、詳しくは図3D(c)の等価回路に示すように2個組のIGBTモジュールを搭載したパワー半導体装置などで採用可能な構造である。図9,図10で示す半導体モジュール10”は、半導体素子を多数(図9ではIGBTとFWDを二組)搭載する複合形モジュールであり、半導体素子11、半田12、回路パターン部13ワイヤ(接続部)16、リード端子17、樹脂パッケージ18を備える。この回路パターン部13の表面にはそれぞれ電気回路が形成され、また、裏面では絶縁層14が設けられており、図の例では4枚にて回路パターンを構成する。そして、図7で示す半導体装置100”は、半導体モジュール10”、熱伝導部31、冷却体32を備えている。
続いて、半導体モジュール10”および半導体装置100”の製造方法について説明する。半導体モジュール10”の製造方法は2種類ある。
まず、第1の製造方法について説明する。エアロゾルデポジション法により、径が5nm〜500nm程度である多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して回路パターン部の裏面に衝突させ、厚さが0.5nm〜5nm程度の粒界相により前記セラミクス微粒子を接合させた構造物のセラミクス微粒子層である絶縁層14を形成する(絶縁部形成工程)。
そして、半田12により半導体素子11と回路パターン部13とを電気的に接続するとともに、半導体素子11を回路パターン部13に機械的に固着する(固着工程)。なお、この固着工程の際に、半田12によりリード端子17および電子部品(図示せず)と回路パターン部13とを電気的に接続するとともに、リード端子17および電子部品を回路パターン部13に機械的に固着する。
そして、最後に外枠からユニット回路パターン部13およびリード端子17を切り離す。
これで半導体モジュール10”が製造される。
続いて、半導体モジュール10”の絶縁層14の表面と、冷却体32の取付け面とを、高熱伝導樹脂により接着する(接着工程)。
次に、真空チャンバ内に配置し、真空引きにより高熱伝導樹脂内のボイド(空孔)を除去する(ボイド除去工程)。
最後に高熱伝導樹脂を硬化させて熱伝導部31を形成する(熱伝導部形成工程)。
続いて半導体装置100”の第2の製造方法について説明する。
ユニット回路パターン部13a,13b,13c,13dおよびリード端子17はタイバーにより外枠に連結されているものとする。
まず、半田により半導体素子11とユニット回路パターン部13とを電気的に接続するとともに、半導体素子11をユニット回路パターン部13に機械的に固着する(固着工程)。なお、この固着工程の際に、半田12によりリード端子17および電子部品(図示せず)と回路パターン部13とを電気的に接続するとともに、リード端子17および電子部品を回路パターン部13に機械的に固着する。
次に、ユニット回路パターン部13の裏面が外部に露出され、また、リード端子17が外部に引き出された状態で封止して樹脂パッケージ18を形成する(封止工程)。この封止工程により回路パターン部13およびリード端子17が固定される。そして、回路パターン部13およびリード端子17と外枠をつなぐタイバーを切り離す。
このようにして半導体モジュール10”を製造する。
続いて、半導体モジュール10”の絶縁層14および樹脂パッケージ18の表面と、冷却体32の取付け面とを、高熱伝導樹脂により接着する(接着工程)。
次に、高熱伝導樹脂を硬化させて熱伝導部31を形成する(熱伝導部形成工程)。
これにより半導体装置100”が製造される。
ここで、上記の例では、リード端子17を回路パターン部と一体に連続して形成した例で説明したが、回路パターン部とは別部品として、回路パターン部上に接合されたものでもよい。
以上、本形態の半導体モジュール10,10’10”および半導体装置20,20',100,100’,100”について説明した。これらはさらに各種の変形形態が可能である。
また、パワーモジュール以外に、CPU・CCD・メモリなど信号を扱う半導体であっても、放熱特性が考慮される場合には適用しても良い。また、CPU・CCD・メモリの場合は横型半導体素子であることが一般的であるが、横型半導体素子であって例えば裏面電極が形成されてない場合でも、側面に突出して形成されている端子と電気回路とを半田で接続して熱経路・電気経路を形成すれば、本形態の効果を奏しうるものとなる。
また他の形態として、図示しないが、先に図2,4で示した半導体モジュール10,10’を図10で示したように樹脂パッケージ18で封止する構成を、半導体モジュールに含めても良い。
以上説明した本発明によれば、回路パターン部の半導体素子が接合される面とは反対の面に薄膜の絶縁層を形成することで、パッケージの絶縁と低熱抵抗との向上を実現する半導体モジュールの供給が可能となる。
また、半導体モジュールを高熱伝導樹脂を用い、冷却体に取付けることで、接触熱抵抗を排除でき、低Tjを安定的に実現できる半導体装置の提供が可能となる。
100,100’,100”:半導体装置
11,11a,11b:半導体素子
12:半田
13:回路パターン部
131:側面
13a,13b,13c,13d:ユニット回路パターン部
14,:絶縁層
15:封止樹脂
16:接続部
17:リード端子
18:樹脂パッケージ
31:熱伝導部
32:冷却体
Claims (17)
- 電気回路となる回路パターン部と、
前記回路パターン部に接合された電力用半導体素子と、
前記回路パターン部の裏面に設けられ、熱伝導率が大きい絶縁層と、
を備える電力用半導体装置であって、
前記絶縁層は、複数のセラミクス微粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成され、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの常温衝撃固化膜のセラミクス層であることを特徴とする電力用半導体装置。 - 請求項1に記載の電力用半導体装置において、
前記絶縁層は、少なくとも前記回路パターン部の裏面を覆うことを特徴とする電力用半導体装置。 - 請求項2に記載の電力用半導体装置において、
前記絶縁層は、前記回路パターン部の裏面に連接する側面の一部または全部を覆うことを特徴とする電力用半導体装置。 - 請求項1または請求項2に記載の電力用半導体装置において、
前記回路パターン部は、複数の回路パターン部が組み合わされて形成され、複数の電力用半導体素子を搭載してなり、電力用半導体素子と回路パターン部との間に架設される接続部により配線されることを特徴とする電力用半導体装置。 - 請求項1〜請求項4の何れか一項に記載の電力用半導体装置において、
回路パターン部に電気的に接続されるリード端子と、
絶縁層が外部に露出し、リード端子が外部に引き出された状態で封止される樹脂パッケージと、
を備えることを特徴とする電力用半導体装置。 - 請求項5に記載の電力用半導体装置において、
前記絶縁層は、前記回路パターンの裏面および該回路パターン裏面と略同一面にて連続する前記樹脂パッケージ面を覆うことを特徴とする電力用半導体装置。 - 請求項1〜請求項6の何れか一項に記載の電力用半導体装置において、
前記絶縁層は、酸化珪素,酸化アルミニウム,窒化珪素,窒化ホウ素,窒化アルミニウムの少なくとも1種によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であることを特徴とする電力用半導体装置。 - 請求項7に記載の電力用半導体装置において、
前記絶縁層は、酸化珪素,酸化アルミニウムからなる第1の群の少なくとも1種と、窒化珪素,窒化ホウ素,窒化アルミニウムからなる第2の群の少なくとも1種と、によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であることを特徴とする電力用半導体装置。 - 請求項1〜請求項6の何れか一項に記載の電力用半導体装置において、
前記絶縁層は、何れも表面に酸化アルミニウムの被膜が形成された窒化珪素,窒化ホウ素,窒化アルミニウムのうち少なくとも1種によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であることを特徴とする電力用半導体装置。 - 請求項1〜請求項6の何れか一項に記載の電力用半導体装置において、
前記絶縁層は、何れも表面に酸化珪素の被膜が形成された窒化珪素,窒化ホウ素,窒化アルミニウムの少なくとも1種によるセラミック粒子を少なくとも前記回路パターン部に衝突させることにより接合されて形成された常温衝撃固化膜のセラミクス層であることを特徴とする電力用半導体装置。 - 請求項1〜請求項10の何れか一項に記載の電力用半導体装置において、
冷却体と、
前記絶縁層と冷却体との間に設けられる熱伝導部と、
をさらに備え、
熱伝導部は、樹脂により形成され、熱伝導率が少なくとも2.0W/m・K以上になされることを特徴とする電力用半導体装置。 - エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して少なくとも回路パターン部の裏面に衝突させることにより、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、
電力用半導体素子を回路パターン部に電気的・機械的に接合する接合工程と、
を備えることを特徴とする電力用半導体装置の製造方法。 - エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して少なくとも回路パターン部の裏面に衝突させることにより、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、
電力用半導体素子を回路パターン部に電気的・機械的に接合する接合工程と、
前記絶縁層を外部に露出し、前記回路パターン部に接続されたリード端子を外部に引き出した状態で封止して樹脂パッケージを形成する封止工程と、
を備えることを特徴とする電力用半導体装置の製造方法。 - 電力用半導体素子および電子部品を回路パターン部に電気的・機械的に接合するする接合工程と、
回路パターン部の裏面を外部に露出し、前記回路パターン部に接続されたリード端子を外部に引き出した状態で封止して樹脂パッケージを形成する封止工程と、
エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して少なくとも回路パターン部の裏面に衝突させることにより、熱伝導率が20〜180W/m・Kで、厚さが25〜63.5μmの前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、
を備えることを特徴とする電力用半導体装置の製造方法。 - 請求項14に記載の電力用半導体装置の製造方法において、
エアロゾルデポジション法により、多数のセラミクス微粒子をガス中に分散させたエアロゾルをノズルから噴出して、前記回路パターンの裏面および該回路パターン裏面と略同一面にて連続する前記樹脂パッケージ面に衝突させることにより、前記セラミクス微粒子を接合させた常温衝撃固化膜のセラミクス層による絶縁層を形成する絶縁層形成工程と、
を備えることを特徴とする電力用半導体装置の製造方法。 - 請求項12〜請求項15の何れか一項に記載の電力用半導体装置の製造方法において、
前記リード端子が回路パターン部と一体に繋がったリードフレームを用いることを特徴とする電力用半導体装置の製造方法。 - 請求項12〜請求項16の何れか一項に記載の電力用半導体装置の製造工程と、
前記絶縁層の露出面と、冷却体の取付け面と、を高熱伝導樹脂により接着する接着工程と、
真空引きにより高熱伝導樹脂内のボイドを除去するボイド除去工程と、
高熱伝導樹脂を硬化させて熱伝導部を形成する熱伝導部形成工程と、
を備えることを特徴とする電力用半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145848A JP4784150B2 (ja) | 2004-11-10 | 2005-05-18 | 半導体装置および、半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004325894 | 2004-11-10 | ||
JP2004325894 | 2004-11-10 | ||
JP2005145848A JP4784150B2 (ja) | 2004-11-10 | 2005-05-18 | 半導体装置および、半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165498A JP2006165498A (ja) | 2006-06-22 |
JP4784150B2 true JP4784150B2 (ja) | 2011-10-05 |
Family
ID=36667126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145848A Expired - Fee Related JP4784150B2 (ja) | 2004-11-10 | 2005-05-18 | 半導体装置および、半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4784150B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180100429A (ko) | 2016-02-19 | 2018-09-10 | 신닛테츠스미킨 카부시키카이샤 | 세라믹스 적층체, 세라믹스 절연 기판, 및 세라믹스 적층체의 제조 방법 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE112009005537B3 (de) | 2008-04-09 | 2022-05-12 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung |
JP5542765B2 (ja) * | 2011-09-26 | 2014-07-09 | 日立オートモティブシステムズ株式会社 | パワーモジュール |
DE102012101889A1 (de) * | 2012-03-06 | 2013-09-12 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
US9711424B2 (en) * | 2012-09-17 | 2017-07-18 | Littelfuse, Inc. | Low thermal stress package for large area semiconductor dies |
JP7267930B2 (ja) | 2017-11-20 | 2023-05-02 | ローム株式会社 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05275598A (ja) * | 1992-03-27 | 1993-10-22 | Nippon Steel Corp | 半導体装置 |
JP3948631B2 (ja) * | 1993-08-12 | 2007-07-25 | 独立行政法人産業技術総合研究所 | 被覆高圧型窒化硼素焼結体及びその製造法 |
JP2934421B2 (ja) * | 1997-09-02 | 1999-08-16 | 株式会社後藤製作所 | ヒートシンクを備えた樹脂封止型半導体装置 |
JP2000307038A (ja) * | 1999-04-23 | 2000-11-02 | Sony Corp | チップサイズ・パッケージ(csp)及びその作製方法 |
JP2001118961A (ja) * | 1999-10-15 | 2001-04-27 | Mitsubishi Electric Corp | 樹脂封止型電力用半導体装置及びその製造方法 |
JP2003277949A (ja) * | 2000-10-23 | 2003-10-02 | National Institute Of Advanced Industrial & Technology | 複合構造物およびその作製方法並びに作製装置 |
JP4286465B2 (ja) * | 2001-02-09 | 2009-07-01 | 三菱電機株式会社 | 半導体装置とその製造方法 |
JP3679721B2 (ja) * | 2001-03-05 | 2005-08-03 | 富士高分子工業株式会社 | 半導体の冷却構造体 |
JP4403665B2 (ja) * | 2001-03-14 | 2010-01-27 | 三菱電機株式会社 | 半導体装置 |
JP3784341B2 (ja) * | 2001-04-03 | 2006-06-07 | 独立行政法人産業技術総合研究所 | 回路基板とその作製方法 |
JP2004140275A (ja) * | 2002-10-21 | 2004-05-13 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2004211060A (ja) * | 2002-12-16 | 2004-07-29 | Ceramission Kk | エマルジョン性組成物およびそれにより形成した塗膜並びにその塗膜を用いた冷却構造 |
-
2005
- 2005-05-18 JP JP2005145848A patent/JP4784150B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180100429A (ko) | 2016-02-19 | 2018-09-10 | 신닛테츠스미킨 카부시키카이샤 | 세라믹스 적층체, 세라믹스 절연 기판, 및 세라믹스 적층체의 제조 방법 |
US10889899B2 (en) | 2016-02-19 | 2021-01-12 | Nippon Steel Corporation | Ceramic laminate, ceramic insulating substrate, and method for manufacturing ceramic laminate |
Also Published As
Publication number | Publication date |
---|---|
JP2006165498A (ja) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5757314B2 (ja) | 半導体装置 | |
KR102585450B1 (ko) | 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지 | |
JP4023397B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP6332439B2 (ja) | 電力変換装置 | |
JP4438489B2 (ja) | 半導体装置 | |
JP6004094B2 (ja) | パワー半導体モジュールおよびその製造方法、電力変換器 | |
US20100134979A1 (en) | Power semiconductor apparatus | |
WO2020050325A1 (ja) | パワー半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2007305772A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3390661B2 (ja) | パワーモジュール | |
JP5971333B2 (ja) | 電力変換器 | |
JP4784150B2 (ja) | 半導体装置および、半導体装置の製造方法 | |
JP2019071412A (ja) | チップパッケージ | |
US20220102249A1 (en) | Dual side cooling power module and manufacturing method of the same | |
JP5246143B2 (ja) | 半導体モジュールおよびその製造方法ならびに電気機器 | |
CN104051397B (zh) | 包括非整数引线间距的封装器件及其制造方法 | |
JP3935381B2 (ja) | 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法 | |
US11626351B2 (en) | Semiconductor package with barrier to contain thermal interface material | |
US10937767B2 (en) | Chip packaging method and device with packaged chips | |
JP7135293B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6472568B2 (ja) | 半導体装置の製造方法 | |
JP4492257B2 (ja) | 半導体モジュールおよびその製造方法 | |
KR200483254Y1 (ko) | 반도체 패키지 | |
WO2023193928A1 (en) | Arrangement for a power module, power module and method for producing an arrangement for a power module | |
JP2002134560A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4784150 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |