JP4492257B2 - 半導体モジュールおよびその製造方法 - Google Patents

半導体モジュールおよびその製造方法 Download PDF

Info

Publication number
JP4492257B2
JP4492257B2 JP2004246061A JP2004246061A JP4492257B2 JP 4492257 B2 JP4492257 B2 JP 4492257B2 JP 2004246061 A JP2004246061 A JP 2004246061A JP 2004246061 A JP2004246061 A JP 2004246061A JP 4492257 B2 JP4492257 B2 JP 4492257B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor module
insulating layer
core material
molding resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004246061A
Other languages
English (en)
Other versions
JP2006066559A (ja
Inventor
健次 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2004246061A priority Critical patent/JP4492257B2/ja
Publication of JP2006066559A publication Critical patent/JP2006066559A/ja
Application granted granted Critical
Publication of JP4492257B2 publication Critical patent/JP4492257B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Description

本発明は、半導体モジュールおよびその製造方法に関し、より詳細には、1または複数の回路素子を搭載し、樹脂によって封止され、形成される半導体モジュールおよびその製造方法に関する。
電源装置に使用される半導体モジュールは、家庭用エアコン、冷蔵庫などの民生機器から、インバータ、サーボコントローラなどの産業機器まで、広範囲にわたって適用されている。半導体モジュールは、消費電力の点から、金属ベース基板やセラミックス基板などの配線板に搭載される。この配線板にパワー半導体などの1または複数の回路素子を搭載し、プラスチックケース枠を接着し、シリコーンゲルやエポキシ樹脂などで封止することによって半導体モジュールを製造する。
このような半導体モジュールの製造では、製造コストを低減するために、トランスファー成形方式により製造されるフルモールド半導体モジュールが用いられている(例えば、特許文献1参照)。
図4に、このような従来のフルモールド半導体モジュールの第1例を示す。リードフレーム21の上には、パワー半導体22、駆動IC23が実装され、ボンディングワイヤ24,25により相互に接続されている。これらの部品を金型にセットして、成形樹脂26を流し込むことにより、フルモールド半導体モジュールを構成する。
図5に従来のフルモールド半導体モジュールの第2例を示す。図4に示したフルモールド半導体モジュールの構成に加え、さらにその下部にヒートシンク27を設けたものである。以下、図4,図5で示すように、リードフレームおよび回路素子が全て成型樹脂で覆われるようなフルモールド半導体モジュールを説明の便宜上のため、特に通常フルモールド半導体モジュールという。
さらに、図6に従来のフルモールド半導体モジュールの第3例を示す。リードフレーム21に接触する金属ベース基板28が外部に露出するようなフルモールド半導体モジュールであり、導電層である銅箔28a,絶縁層28bおよびヒートシンク28cを積層した金属ベース基板28を設け、金属ベース基板28に絶縁と熱放出の2つの機能を持たせるようにしたものである。このフルモールド半導体モジュールでは、リードフレーム21、ヒートシンク28cとを固定的に連結するとともに、絶縁層28bにより電気的絶縁を確保している。
また、フルモールド半導体モジュールの他の従来技術として、ヒートシンクの露出面にアルミナ等を溶射した電気絶縁層が外部に露出するように構成され、電気絶縁部材,ヒートシンクおよび電気絶縁層を介してプリント回路基板へ効率的に熱放射するような樹脂封止型半導体装置について開示されている(例えば、特許文献2参照)。以下、図6および特許文献2で示すように、リードフレームおよび回路素子が直接接触するヒートシンクを外部に露出するようなフルモールド半導体モジュールを、説明の便宜上のため、特に一部露出型フルモールド半導体モジュールという。
なお、特許文献2では電機絶縁層としてアルミナ等を溶射する点が記載されているが、一般的な層形成方法として、例えば特許文献3(発明の名称:複合構造物の作成方法および作成装置),特許文献4(発明の名称:超微粒子材料吹き付け成膜方法)などに記載された先行技術が知られている。
特開平9−139461号公報(段落番号0038、図1) 特開平11−87573号公報(段落番号0010〜0011、図1) 特開2001−181859号公報(段落番号0053〜0071、図1〜図10) 特開2002−20878号公報(段落番号0013〜0031、図1〜図10)
従来技術の通常フルモールド半導体モジュール(図4,図5の半導体モジュール,特許文献1の図1の半導体パワーモジュール)では、その冷却性能が、金属ベース基板を用いた一部露出型フルモールド半導体モジュール(図6の半導体モジュール,特許文献2の図1の樹脂封止型半導体装置)の冷却性能よりも劣っていた。
この原因としては、一部露出型半導体モジュールは、絶縁層(図6の絶縁層28aまたは特許文献2の図1の電気絶縁部材6等)の厚みを100〜150μmと薄くでき、パワー半導体の下部の熱抵抗を小さくすることができる一方で、通常フルモールド半導体モジュール(図4,図5の半導体モジュール,特許文献1の図1の半導体パワーモジュール)では、成形樹脂の充填性を確保するため成形樹脂の厚さを300μm以上にする必要があり、パワー半導体の下部の熱抵抗が大きくなる、ということが理由として挙げられる。
例えば、図4に示したフルモールド半導体モジュールにおいて、成形樹脂26の下側の厚さ(リードフレーム21から下側表面までの厚さ)を200μm以下とすると、金型内で成形樹脂26の未充填部が発生し、絶縁不良が生じる。また、このような未充填部の発生を防止するため、成形時の樹脂注入圧力を高くして充填性を向上させることが可能であるが、ボンディングワイヤ24,25の変形、断線の原因にもなるため採用できないものであり、成型樹脂26の下側の厚さを薄くできなかった。
図5に示したフルモールド半導体モジュールにおいても同様であり、例えば、リードフレーム21とヒートシンク27との間隙の成形樹脂26の厚さを200μm以下とすると、成形樹脂26の未充填部が残留し、絶縁不良が生じる。成形時の樹脂注入圧力を高くして充填性を向上させるとボンディングワイヤ24,25の変形、断線の原因にもなり、成型樹脂26の間隙を薄くできなかった。このような問題は特許文献1に記載された従来技術でも起こりうる問題である。
このように従来の通常フルモールド半導体モジュールは熱抵抗が高く冷却特性が劣るものであり、現状では実用上の冷却特性を考慮して、フルモールド半導体モジュールの消費電力の適用範囲は200V50A程度までしか採用できなかった。電流容量が50Aを超えるパワー半導体を使用するとロスが大きくなって熱発生量が大きくなり、通常フルモールド半導体モジュールでは冷却性能が不十分であった。このように電流容量が50Aを超えるパワー半導体を搭載した通常フルモールド半導体モジュールの実用化が困難であるという問題があった。
また、一部露出型フルモールド半導体モジュール(図6,特許文献2)において、例えば、図6で示すように、予め絶縁層28bとヒートシンク28cとが張り合わされた金属ベース基板28を用いることにより下側に成形樹脂がない構成とし、成形樹脂の充填性を考慮して厚みを確保する必要をなくすとともにパワー半導体下部の熱抵抗を小さくしている。
しかしながら、金属ベース基板28を別途製造しておく必要があるため、材料コスト・製造コストが増大するという問題点があった。このような問題は特許文献2に記載された従来技術でも起こりうる問題である。
また、図6で示す一部露出型フルモールド半導体モジュールの金属ベース基板28の絶縁層28bには、エポキシ樹脂に無機フィラー(酸化珪素(SiO)、酸化アルミニウム(Al)、窒化珪素(Si)、窒化ホウ素(BN)、窒化アルミニウム(AlN)からなるフィラー群から1種類以上を選択したもの)を充填し熱伝導率を向上させているが、現状の熱伝導率は3〜7W/m・Kが限度であり、冷却性能に限界があった。
なお、熱伝導率を増大させて熱抵抗を小さくするため、配線板に酸化アルミニウム、窒化珪素、窒化アルミニウムなどを焼結体であるセラミックス性の配線板を用いることもできる。この場合、冷却性能は向上するが製造コストが金属ベース基板より増大するという問題点があった。
まとめると、通常フルモールド半導体モジュールでは、充填性の維持のため等の理由により熱抵抗が小さくできないという問題があり、また、一部露出型フルモールド半導体モジュールでは、熱抵抗を小さくできるが材料コスト・製造コストの増加が防げないという問題があった。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することにある。
上記課題を解決するため、本発明の請求項1に係る発明の半導体モジュールは、
1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
成形樹脂およびリードフレームを覆うように他方の面に設けられる絶縁層と、
を備え、
前記絶縁層は、被服材が酸化珪素であり、また、コア材が窒化珪素、窒化アルミニウム、窒化ホウ素の少なくとも一つであり、コア材は固体を維持しつつ被服材のみが溶ける所定温度にて溶射されてコア材の表面を覆う被服材が相互に溶着して形成された層であることを特徴とする
また、本発明の請求項2に係る発明の半導体モジュールは、
1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
回路素子を搭載するための回路パターンが形成されたリードフレームと、
回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
成形樹脂およびリードフレームを覆うように他方の面に設けられる絶縁層と、
を備え、
前記絶縁層は、被服材が酸化アルミニウムであり、また、コア材が窒化アルミニウム、窒化ホウ素の少なくとも一つであり、コア材は固体を維持しつつ被服材のみが溶ける所定温度にて溶射されてコア材の表面を覆う被服材が相互に溶着して形成された層であることを特徴とする。
これらの構成によれば、直接絶縁層が露出しているため、回路素子下部の熱抵抗を小さくして放熱性を向上させることができる。
また、本発明の請求項3に係る発明の半導体モジュールの製造方法は、
1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームに回路素子を接合する第1工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第2工程と、
回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第3工程と、
窒化珪素、窒化アルミニウム、窒化ホウ素の少なくとも一つであるコア材の表面に酸化珪素である被服材が皮膜されてなる溶射材料粉末をプラズマ溶射法によりコア材が固体を維持しつつ被服材のみが溶ける所定温度にて他方の面に溶射して、成形樹脂およびリードフレームを覆う絶縁層を形成する第4工程と、
を有することを特徴とする。
また、本発明の請求項4に係る発明の半導体モジュールの製造方法は、
1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
予め成形加工されたリードフレームに回路素子を接合する第1工程と、
回路素子とリードフレームとをボンディングワイヤにより接続する第2工程と、
回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第3工程と、
窒化アルミニウム、窒化ホウ素の少なくとも一つであるコア材の表面に酸化アルミニウムである被服材が皮膜されてなる溶射材料粉末をプラズマ溶射法によりコア材が固体を維持しつつ被服材のみが溶ける所定温度にて他方の面に溶射して、成形樹脂およびリードフレームを覆う絶縁層を形成する第4工程と、
を有することを特徴とする。
このような本発明によれば、コスト上昇を抑えつつ放熱特性を向上させた半導体モジュールおよびその製造方法を提供することができる。
続いて、本発明を実施するための最良の形態に係る半導体モジュールおよびその製造方法について、図を参照しつつ以下に説明する。図1は本形態の半導体モジュールの断面構成図、図2は絶縁層の説明図である。
本形態の半導体モジュール100は、図1で示すように、リードフレーム1、パワー半導体2、駆動IC3、ボンディングワイヤ4,5、成形樹脂6、絶縁層7を備える。
このリードフレーム1の上には、回路素子の一具体例であるパワー半導体2、回路素子の一具体例である駆動IC3が実装され、ボンディングワイヤ4,5により相互に接続されている。これらリードフレーム1、パワー半導体2、駆動IC3、ボンディングワイヤ4,5を覆うように一方の側(図1では上側)で成形樹脂6が形成され、さらに他方の側(図1では下側)に成形樹脂6およびリードフレーム1を覆うように絶縁層7が形成される。
この絶縁層7は、図2(a)で示すように、被服材10の中に粒体状のコア材11が多数含まれるような層である。図2(b)で示すように核となるコア材11の表面を、皮膜となる被服材10が覆っているような粒体が、多数集まってなる溶射材料粉末を加熱し、被服材同士を溶着させて形成した層である。被服材が溶着により密接し空隙が少ない層となっている。
被服材10は酸化珪素(SiO)、または、酸化アルミニウム(Al)であり、厚みは10nm〜1μmである。
コア材11としては窒化珪素(Si)、窒化ホウ素(BN)、窒化アルミニウム(AlN)の少なくとも一つであり、粒径は1〜50μmである。
組合せとして、
(1)被服材10を酸化珪素とし、また、コア材11を窒化珪素、窒化アルミニウム、窒化ホウ素の何れか一つを選択する組み合わせ、
(2)被服材10を酸化珪素とし、また、コア材11を窒化珪素、窒化アルミニウム、窒化ホウ素の中から二つ選択する組み合わせ、
(3)被服材10を酸化珪素とし、また、コア材11を窒化珪素、窒化アルミニウム、窒化ホウ素の全部を選択する組み合わせ、
を採用できる。
また、
(4)被服材10を酸化アルミニウムとし、また、コア材11を窒化アルミニウム、窒化ホウ素の何れか一つを選択する組み合わせ、
(5)被服材10を酸化アルミニウムとし、また、コア材11を窒化アルミニウム、窒化ホウ素の全部を選択する組み合わせ、
を採用できる。
このような半導体モジュール100を回路基板に実装すると、例えば図示しない回路基板にこの絶縁層7が接触して、回路基板を通じて放熱されることとなるが、従来よりも格段に熱抵抗が小さい(熱伝導率が大きい)絶縁層7を通じて効率的に放熱されることとなり、放熱特性を向上させることができる。
この絶縁層7の厚さaは50〜500μmの範囲内に収めることが好ましい。被服材を酸化珪素(SiO )とし、コア材を窒化珪素(Si)、窒化ホウ素(BN)、窒化アルミニウム(AlN)の中の少なくとも一つとした絶縁層7、または、被服材を酸化アルミニウム(Al )とし、コア材を窒化ホウ素(BN)、窒化アルミニウム(AlN)の中の少なくとも一つとした絶縁層7を厚み500μmで形成した半導体モジュールは、交流破壊電圧で10kV以上有しており、耐電圧定格が1200Vのパワー半導体に使用できることが実験により確認されている。
なお、この厚さaが大きくなるにつれて外界からの衝撃に対する耐衝撃性を向上させることができるが熱抵抗が増大するというトレードオフの関係にあり、放熱特性を向上させたい場合には例えば150μmというような値が選択される。このため、絶縁層の厚さaは50〜500μm中から使用目的に応じて設計選択される。
続いて、半導体モジュール100の製造方法について図を参照しつつ説明する。図3は、本実施形態の半導体モジュール100の製造方法の説明図である。
(1)0.3〜1.0mm程度の銅板を、プレス加工により打ち抜いて、所定の回路パターンが形成されたリードフレーム1を製作する(図3(a))。
(2)リードフレーム1にパワー半導体2および駆動IC3をはんだ付けにより接合する(図3(b))。
はんだ付けはペレット状のはんだを利用し、水素還元が可能な炉において行う。水素還元が可能な炉を使用する理由は、リードフレーム1の表面の酸化膜を水素還元により除去して活性化させることにより、はんだとの濡れ性を向上させるためである。はんだ材料には、例えば、Sn−Pb−Agからなる高温はんだ、Sn−Ag−Cu系からなる鉛フリーはんだを用いる。これらはんだは高温の成形樹脂に接触しても溶けないはんだであり、はんだ付けの温度は、はんだの融点に応じて設定される。
なお、パワー半導体2とリードフレーム1のはんだ層にボイド(空孔)が残留すると、熱抵抗が高くなり、パワー半導体2から生じる熱を効率よく放熱することができない。そこで、ボイドが発生しないように、はんだが溶融している状態で、10Torr以下の真空引きを行う。真空環境下、泡が大きくなってはじけ、ボイドは消滅する。
(3)ボンディングワイヤ4,5による接続を行う(図3(c))。リードフレーム1の回路とパワー半導体2とを接続するボンディングワイヤ4は、線径が125〜500μmのAlワイヤを使用して超音波接合する。リードフレーム1の回路と駆動IC3とを接続するボンディングワイヤ5は、線径が10μm程度のAuワイヤを使用して超音波接合する。
(4)図3(c)に示した部品を、トランスファー成形機に取り付けられた金型にセットする(図示せず)。金型は170〜180℃程度に保温されており、予熱後にタブレット状のエポキシ樹脂をプランジャーにて金型内に流し込む。
このエポキシ樹脂はマトリクス(主材)であり、フィラー(添加物)として酸化珪素(SiO)、酸化アルミニウム(Al)、窒化珪素(Si)、窒化アルミニウム(AlN)、窒化ホウ素(BN)の中の1または2以上を選択的に組み合わせたセラミック粉末を添加したものであり、熱伝導率は2〜5W/m・Kとなる。
(5)このエポキシ樹脂の注入を行うと数十秒で硬化するので、直ぐに金型から取り出し、恒温槽で後硬化を行って封止を完了し、成形樹脂6を形成する(図3(d))。
なお、このようにして形成した絶縁層形成前の半導体モジュールの底面は、リードフレーム1および成形樹脂6が下側に露出するが、同一平面となるように形成されている(理由は後述する)。従来技術ではリードフレーム1の下側にも成型樹脂を充填する必要があり、未充填部が発生するおそれがあったが、本実施形態ではリードフレーム1の下側に成形樹脂を充填させないため従来技術のような未充填部が発生する事態をなくし、また、充填性を考慮する必要もなくしている。
(6)恒温槽から取り出した絶縁層形成前の半導体モジュールの底面へマスク8をあてて、コア材の表面に被服材が皮膜された溶射材料粉末をプラズマ溶射法により他方の面に溶射して絶縁層7を形成する(図3(e))。
ここでプラズマ溶射法とは、雰囲気を大気圧下、または、減圧下とし、加熱により溶射材料粉末を溶融もしくは軟化させて加速し、絶縁層形成前の半導体モジュールの底面に衝突させて、微粒子を凝固・堆積させて積層し、絶縁層7を形成するというものである。
この溶射材料粉末は、先に説明したが、図2(b)に示すように、溶射材料粉末の一粒をみると、コア材11による核(コアフィラー)の表面を、被服材10による皮膜が覆っているような粒体が集まったものであり、コア材11の粒径は1〜50μmの長さのものを用いる。このコア材11の表面に、図2(b)で示すように、被服材10を10nm〜1μmの厚みで皮膜して皮膜状に形成する。
また、被服材10は酸化珪素(SiO )であり、コア材11は窒化珪素(Si)、窒化ホウ素(BN)、窒化アルミニウム(AlN)の少なくとも一つである。または、被服材10は酸化アルミニウム(Al )であり、コア材11は窒化ホウ素(BN)、窒化アルミニウム(AlN)の少なくとも一つである。溶射材料粉末はこのような粒体の集まりである。
このような溶射材料粉末のプラズマ溶射により、コア材11の表面に皮膜された被服材10が高温状態となって溶けるがコア材11は溶けない状態として、リードフレーム1および成形樹脂5に溶着させるため、被服材10がバインダーとなり、図2(a)に示すように、被服材10が奥まで行き渡って絶縁層7を形成する。この場合、リードフレーム1および成形樹脂6が下側に露出する半導体モジュールの底面は、先に説明したように同一平面に形成されており、絶縁層7の積層後に凹凸等が形成されることなく、絶縁層7の下側面は平面状に形成される。
この絶縁層7の厚みは溶射時間をコントロールすることにより調整できる。絶縁層7の厚みは、先に説明したが、50〜500μmが好ましい。特に厚みが約500μmまで達すると交流破壊電圧で10kV以上有しており、耐電圧定格が1200Vのパワー素子にも用いることができる。
(7)絶縁層7が形成された後にマスク8を外して半導体モジュール100を完成させる(図3(f))
このように(1)〜(7)の工程を経て、半導体モジュール100が製造されることとなる。
以上、本発明の半導体モジュールおよびその製造方法について説明した。本実施形態では回路素子の具体例としてパワー半導体2,駆動IC3を例に挙げて説明した。しかしながら、本発明は回路素子がパワー半導体2,駆動IC3に限定される趣旨ではなく、他の半導体・IC・抵抗・コンデンサ・コイル等各種の素子を回路素子に含めるものである。このような各種の半導体モジュールにも本発明の適用は可能である。
このように本発明によれば、リードフレーム1の下側に熱抵抗が小さい(熱伝導率が大きい)絶縁層7をプラズマ溶射法により形成することとした。これにより成形樹脂の充填性を考慮してパワー半導体の下側の成形樹脂の厚さを大きくする必要性や、ボンディングワイヤの変形、断線の原因ともなる成形時の樹脂注入圧力を高くする必要性をなくした。また、熱伝導率が高いセラミックス材料を用い、さらに絶縁層を薄く(例えば150μm)形成して、従来よりも大幅に熱抵抗を小さくした。これにより、フルモールドの半導体モジュールの冷却性能を著しく向上させることができる。
また、従来技術のように熱抵抗を小さくできるが、製造コスト・材料コストが増大する金属ベース基板、または、焼結体であるセラミックス製配線板を製造する代わりに、絶縁層7を溶射形成するというものであり、製造コスト・材料コストが従来よりも増大する事態を回避することができる。また、絶縁層7の形状はマスクの孔により決定されるため、複雑な形状も可能となる。
また、消費電力からみた適用範囲が200V50Aを超えて熱発生量が大きいパワー半導体に対応するような冷却性能を有する半導体モジュールを実用化することができる。
本発明を実施するための最良の形態の半導体モジュールの断面構成図である。 絶縁層の説明図である。 本発明を実施するための最良の形態に半導体モジュールの製造方法の説明図である。 従来のフルモールド半導体モジュールの第1例を示す断面図である。 従来のフルモールド半導体モジュールの第2例を示す断面図である。 従来のフルモールド半導体モジュールの第3例を示す断面図である。
符号の説明
100:半導体モジュール
1:リードフレーム
2:パワー半導体
3:駆動IC
4:ボンディングワイヤ
5:ボンディングワイヤ
6:成形樹脂
7:セラッミクス絶縁層
8:マスク
10:被服材
11:コア材

Claims (4)

  1. 1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
    回路素子を搭載するための回路パターンが形成されたリードフレームと、
    回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
    成形樹脂およびリードフレームを覆うように他方の面に設けられる絶縁層と、
    を備え、
    前記絶縁層は、被服材が酸化珪素であり、また、コア材が窒化珪素、窒化アルミニウム、窒化ホウ素の少なくとも一つであり、コア材は固体を維持しつつ被服材のみが溶ける所定温度にて溶射されてコア材の表面を覆う被服材が相互に溶着して形成された層であることを特徴とする半導体モジュール。
  2. 1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールにおいて、
    回路素子を搭載するための回路パターンが形成されたリードフレームと、
    回路素子およびリードフレームを覆うように一方の面に設けられる成形樹脂と、
    成形樹脂およびリードフレームを覆うように他方の面に設けられる絶縁層と、
    を備え、
    前記絶縁層は、被服材が酸化アルミニウムであり、また、コア材が窒化アルミニウム、窒化ホウ素の少なくとも一つであり、コア材は固体を維持しつつ被服材のみが溶ける所定温度にて溶射されてコア材の表面を覆う被服材が相互に溶着して形成された層であることを特徴とする半導体モジュール。
  3. 1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
    予め成形加工されたリードフレームに回路素子を接合する第1工程と、
    回路素子とリードフレームとをボンディングワイヤにより接続する第2工程と、
    回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第3工程と、
    窒化珪素、窒化アルミニウム、窒化ホウ素の少なくとも一つであるコア材の表面に酸化珪素である被服材が皮膜されてなる溶射材料粉末をプラズマ溶射法によりコア材が固体を維持しつつ被服材のみが溶ける所定温度にて他方の面に溶射して、成形樹脂およびリードフレームを覆う絶縁層を形成する第4工程と、
    を有することを特徴とする半導体モジュールの製造方法。
  4. 1または複数の回路素子を搭載し、樹脂によって封止され、形成された半導体モジュールの製造方法において、
    予め成形加工されたリードフレームに回路素子を接合する第1工程と、
    回路素子とリードフレームとをボンディングワイヤにより接続する第2工程と、
    回路素子およびリードフレームを覆う成形樹脂を一方の面に形成する第3工程と、
    窒化アルミニウム、窒化ホウ素の少なくとも一つであるコア材の表面に酸化アルミニウムである被服材が皮膜されてなる溶射材料粉末をプラズマ溶射法によりコア材が固体を維持しつつ被服材のみが溶ける所定温度にて他方の面に溶射して、成形樹脂およびリードフレームを覆う絶縁層を形成する第4工程と、
    を有することを特徴とする半導体モジュールの製造方法
JP2004246061A 2004-08-26 2004-08-26 半導体モジュールおよびその製造方法 Active JP4492257B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004246061A JP4492257B2 (ja) 2004-08-26 2004-08-26 半導体モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004246061A JP4492257B2 (ja) 2004-08-26 2004-08-26 半導体モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2006066559A JP2006066559A (ja) 2006-03-09
JP4492257B2 true JP4492257B2 (ja) 2010-06-30

Family

ID=36112774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004246061A Active JP4492257B2 (ja) 2004-08-26 2004-08-26 半導体モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4492257B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126201B2 (ja) * 2009-10-23 2013-01-23 株式会社デンソー 半導体モジュールおよびその製造方法
JP5842109B2 (ja) * 2012-02-23 2016-01-13 パナソニックIpマネジメント株式会社 樹脂封止型半導体装置及びその製造方法
JP6428121B2 (ja) * 2014-10-03 2018-11-28 富士電機株式会社 溶射用複合粉体材料及び溶射絶縁基板
JP6470938B2 (ja) * 2014-10-06 2019-02-13 日立オートモティブシステムズ株式会社 パワーモジュール及び電力変換装置
JP6790372B2 (ja) 2016-02-05 2020-11-25 富士電機株式会社 半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346282A (en) * 1976-10-08 1978-04-25 Mitsubishi Electric Corp Semiconductor device
JPH02306654A (ja) * 1989-05-20 1990-12-20 Hitachi Ltd 半導体装置およびこれを用いた電子装置
JPH0423397B2 (ja) * 1987-06-01 1992-04-22 Ngk Insulators Ltd
JPH04209767A (ja) * 1990-11-30 1992-07-31 Ibiden Co Ltd 窒化アルミニウム基板の製造方法
JPH04332155A (ja) * 1991-05-07 1992-11-19 Hitachi Chem Co Ltd 樹脂封止型半導体装置
JPH0536864A (ja) * 1991-07-29 1993-02-12 Hitachi Cable Ltd 半導体素子パツケージ
JPH06268114A (ja) * 1993-03-12 1994-09-22 Nippon Steel Corp 半導体装置
JP2001237366A (ja) * 2000-02-21 2001-08-31 Mitsubishi Electric Corp 半導体装置
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346282A (en) * 1976-10-08 1978-04-25 Mitsubishi Electric Corp Semiconductor device
JPH0423397B2 (ja) * 1987-06-01 1992-04-22 Ngk Insulators Ltd
JPH02306654A (ja) * 1989-05-20 1990-12-20 Hitachi Ltd 半導体装置およびこれを用いた電子装置
JPH04209767A (ja) * 1990-11-30 1992-07-31 Ibiden Co Ltd 窒化アルミニウム基板の製造方法
JPH04332155A (ja) * 1991-05-07 1992-11-19 Hitachi Chem Co Ltd 樹脂封止型半導体装置
JPH0536864A (ja) * 1991-07-29 1993-02-12 Hitachi Cable Ltd 半導体素子パツケージ
JPH06268114A (ja) * 1993-03-12 1994-09-22 Nippon Steel Corp 半導体装置
JP2001237366A (ja) * 2000-02-21 2001-08-31 Mitsubishi Electric Corp 半導体装置
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2006066559A (ja) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
JP4438489B2 (ja) 半導体装置
US8673691B2 (en) Method for manufacturing a semiconductor device
JP6332439B2 (ja) 電力変換装置
JP2006179856A (ja) 絶縁基板および半導体装置
JP6024750B2 (ja) 半導体モジュール
US20030011054A1 (en) Power module package having improved heat dissipating capability
US20100134979A1 (en) Power semiconductor apparatus
CN104637832B (zh) 半导体装置及其制造方法
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
US20110058342A1 (en) Semiconductor Device
US20110049701A1 (en) Semiconductor device and method of manufacturing the same
JP5971333B2 (ja) 電力変換器
US20090237890A1 (en) Semiconductor device and method for manufacturing the same
JP5077529B2 (ja) 絶縁基板の製造方法、ならびに半導体装置の製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
JP2003051573A5 (ja)
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
JP6877600B1 (ja) 半導体装置
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
JP2010199505A (ja) 電子回路装置
JP4039196B2 (ja) 半導体モジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080919

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080919

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

R150 Certificate of patent or registration of utility model

Ref document number: 4492257

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250