JPH04332155A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH04332155A JPH04332155A JP10115491A JP10115491A JPH04332155A JP H04332155 A JPH04332155 A JP H04332155A JP 10115491 A JP10115491 A JP 10115491A JP 10115491 A JP10115491 A JP 10115491A JP H04332155 A JPH04332155 A JP H04332155A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- ceramic
- sealed semiconductor
- sealed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 229920005989 resin Polymers 0.000 title claims description 23
- 239000011347 resin Substances 0.000 title claims description 23
- 239000000919 ceramic Substances 0.000 claims abstract description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 26
- 238000005524 ceramic coating Methods 0.000 claims description 20
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- 238000005507 spraying Methods 0.000 claims description 8
- 229910052878 cordierite Inorganic materials 0.000 claims description 3
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005336 cracking Methods 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 238000010285 flame spraying Methods 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 18
- 238000007747 plating Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000007751 thermal spraying Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012778 molding material Substances 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は表面実装型の樹脂封止型
半導体装置に係わるものであり、プリント配線板へのは
んだ付け実装に伴うパッケージクラックが防止された樹
脂封止型半導体装置に関する。
半導体装置に係わるものであり、プリント配線板へのは
んだ付け実装に伴うパッケージクラックが防止された樹
脂封止型半導体装置に関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置では、パッ
ケージ中央部にリードフレームの一部として構成される
アイランド部を配置し、このアイランド部上に半導体素
子を導電ペースト等でボンディングする構造がとられて
いる。その後、半導体素子のボンディングパット部とイ
ンナーリードを金線等のボンディング用ワイヤにより結
線し、樹脂封止後、アウターリードを切断形成すること
で樹脂封止型半導体装置が得られる。
ケージ中央部にリードフレームの一部として構成される
アイランド部を配置し、このアイランド部上に半導体素
子を導電ペースト等でボンディングする構造がとられて
いる。その後、半導体素子のボンディングパット部とイ
ンナーリードを金線等のボンディング用ワイヤにより結
線し、樹脂封止後、アウターリードを切断形成すること
で樹脂封止型半導体装置が得られる。
【０００３】
【発明が解決しようとする課題】近年、電子部品のプリ
ント配線板への高密度実装化が進んでいる。これに伴い
、樹脂封止型半導体装置は従来のピン挿入型のパッケー
ジから表面実装型のパッケージに主流が移っている。 ＩＣ、ＬＳＩ等の表面実装型の樹脂封止型半導体装置は
実装密度を高くし実装高さを低くするために薄型、小型
のパッケージになっており、半導体素子のパッケージに
対する占有体積が大きくなり、パッケージの肉厚は非常
に薄くなってきた。更に、これらのパッケージは従来の
ピン挿入型のものと実装方法が異なっている。すなわち
、ピン挿入型パッケージはピンを配線板に挿入した後、
配線板裏面からはんだ付けを行うため、パッケージが直
接高温にさらされることがなかった。しかし、表面実装
型の樹脂封止型半導体装置は配線板表面に仮止めされた
後はんだバスやリフロー装置等で処理されるため、パッ
ケージが直接はんだ付け温度にさらされる。この結果、
ＩＣパッケージが吸湿した場合、はんだ付け時に吸湿水
分が急激に膨張し、パッケージをクラックさせてしまう
。現在、この現象が表面実装型の樹脂封止型半導体装置
に係わる大きな問題となっている。従来構造の樹脂封止
型半導体装置では、上記の問題が避けられないため、樹
脂封止型半導体装置を防湿梱包して出荷したり、配線板
へ実装する前に予め樹脂封止型半導体装置を十分乾燥し
て使用する等の方法がとられている。しかし、これらの
方法は手間がかかり、コストも高くなる。
ント配線板への高密度実装化が進んでいる。これに伴い
、樹脂封止型半導体装置は従来のピン挿入型のパッケー
ジから表面実装型のパッケージに主流が移っている。 ＩＣ、ＬＳＩ等の表面実装型の樹脂封止型半導体装置は
実装密度を高くし実装高さを低くするために薄型、小型
のパッケージになっており、半導体素子のパッケージに
対する占有体積が大きくなり、パッケージの肉厚は非常
に薄くなってきた。更に、これらのパッケージは従来の
ピン挿入型のものと実装方法が異なっている。すなわち
、ピン挿入型パッケージはピンを配線板に挿入した後、
配線板裏面からはんだ付けを行うため、パッケージが直
接高温にさらされることがなかった。しかし、表面実装
型の樹脂封止型半導体装置は配線板表面に仮止めされた
後はんだバスやリフロー装置等で処理されるため、パッ
ケージが直接はんだ付け温度にさらされる。この結果、
ＩＣパッケージが吸湿した場合、はんだ付け時に吸湿水
分が急激に膨張し、パッケージをクラックさせてしまう
。現在、この現象が表面実装型の樹脂封止型半導体装置
に係わる大きな問題となっている。従来構造の樹脂封止
型半導体装置では、上記の問題が避けられないため、樹
脂封止型半導体装置を防湿梱包して出荷したり、配線板
へ実装する前に予め樹脂封止型半導体装置を十分乾燥し
て使用する等の方法がとられている。しかし、これらの
方法は手間がかかり、コストも高くなる。
【０００４】本発明はかかる状況に鑑みなされたもので
、配線板への実装の際、パッケージクラック防止のため
特定の前処理をすることなくはんだ付けを行うことので
きる樹脂封止型半導体装置を提供しようとするものであ
る。
、配線板への実装の際、パッケージクラック防止のため
特定の前処理をすることなくはんだ付けを行うことので
きる樹脂封止型半導体装置を提供しようとするものであ
る。
【０００５】
【課題を解決するための手段】発明者らは上記の課題を
解決するために鋭意検討を重ねた結果、アイランド部の
半導体素子を搭載する側と反対面又は両面にセラミック
被膜を形成してなるリードフレームを使用することによ
り上記の目的を達成しうることを見出し、本発明を完成
するに至った。すなわち本発明は、リードフレームのア
イランド部に搭載された半導体素子及び該半導体素子と
インナーリードとを接続するボンディング用ワイヤを樹
脂封止してなる樹脂封止型半導体装置において、アイラ
ンド部の半導体素子を搭載する側と反対面又は両面にセ
ラミック被膜を形成してなることを特徴とする樹脂封止
型半導体装置を提供するものである。
解決するために鋭意検討を重ねた結果、アイランド部の
半導体素子を搭載する側と反対面又は両面にセラミック
被膜を形成してなるリードフレームを使用することによ
り上記の目的を達成しうることを見出し、本発明を完成
するに至った。すなわち本発明は、リードフレームのア
イランド部に搭載された半導体素子及び該半導体素子と
インナーリードとを接続するボンディング用ワイヤを樹
脂封止してなる樹脂封止型半導体装置において、アイラ
ンド部の半導体素子を搭載する側と反対面又は両面にセ
ラミック被膜を形成してなることを特徴とする樹脂封止
型半導体装置を提供するものである。
【０００６】本発明では、リードフレームのアイランド
部の半導体素子を搭載する側と反対面又は両面にセラミ
ック被膜を形成している。アイランド部の半導体素子を
搭載する側と反対面又は両面はリフロー工程で最も封止
樹脂からの剥離の発生し易い部分であるので、この部分
にセラミック被膜を形成して封止樹脂からの剥離を防止
する。この場合、半導体素子搭載側についても予めセラ
ミック被膜を形成することにより、さらに耐リフローク
ラック性を強化することができる。更に、リフロー工程
後インナーリードと封止樹脂との界面でも剥離が生じる
場合があるので、インナーリードのワイヤボンディング
領域を除いた部分にもセラミック被膜を形成しておくこ
とが好ましい。
部の半導体素子を搭載する側と反対面又は両面にセラミ
ック被膜を形成している。アイランド部の半導体素子を
搭載する側と反対面又は両面はリフロー工程で最も封止
樹脂からの剥離の発生し易い部分であるので、この部分
にセラミック被膜を形成して封止樹脂からの剥離を防止
する。この場合、半導体素子搭載側についても予めセラ
ミック被膜を形成することにより、さらに耐リフローク
ラック性を強化することができる。更に、リフロー工程
後インナーリードと封止樹脂との界面でも剥離が生じる
場合があるので、インナーリードのワイヤボンディング
領域を除いた部分にもセラミック被膜を形成しておくこ
とが好ましい。
【０００７】形成するセラミック被膜としては、リード
フレーム等との接着が強固なものであれば、特に制限は
ない。例えば、セラミック溶射法、ＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法，
セラミックゾルを用いたコーティング法等で形成された
ものが好適である。これらのセラミック被膜のうち、特
に、セラミック溶射法により得られたものは表面に凹凸
や細孔があり、封止樹脂との接着が特に良好であるので
好ましい。
フレーム等との接着が強固なものであれば、特に制限は
ない。例えば、セラミック溶射法、ＣＶＤ（Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法，
セラミックゾルを用いたコーティング法等で形成された
ものが好適である。これらのセラミック被膜のうち、特
に、セラミック溶射法により得られたものは表面に凹凸
や細孔があり、封止樹脂との接着が特に良好であるので
好ましい。
【０００８】セラミック溶射法により形成する場合、セ
ラミック被膜の膜厚としては１０〜１００μｍが好まし
い。１０μｍ未満では、リードフレーム等と封止樹脂と
の界面での剥離を防止する効果が不十分となることがあ
り、１００μｍを超えると、封止材としての樹脂厚が薄
くなり樹脂クラックが発生しやすくなることがある。ま
た、溶射するセラミックの材質としては、絶縁性、溶射
時の作業性等の点からアルミナ、コージライト等が好ま
しい。ＣＶＤ法により形成する場合、セラミック被膜の
膜厚としては０．５〜３μｍが好ましい。また、使用す
るセラミックの材質としては、二酸化珪素、窒化珪素が
好ましい。
ラミック被膜の膜厚としては１０〜１００μｍが好まし
い。１０μｍ未満では、リードフレーム等と封止樹脂と
の界面での剥離を防止する効果が不十分となることがあ
り、１００μｍを超えると、封止材としての樹脂厚が薄
くなり樹脂クラックが発生しやすくなることがある。ま
た、溶射するセラミックの材質としては、絶縁性、溶射
時の作業性等の点からアルミナ、コージライト等が好ま
しい。ＣＶＤ法により形成する場合、セラミック被膜の
膜厚としては０．５〜３μｍが好ましい。また、使用す
るセラミックの材質としては、二酸化珪素、窒化珪素が
好ましい。
【０００９】更に、セラミック被膜がアルミナ又はコー
ジライトを用いてセラミック溶射等により形成されたも
のである場合、アイランド部又はインナーリードのセラ
ミック被膜を形成する部分に予めニッケル下地処理が施
されていることが好ましい。ニッケル下地処理としては
、ニッケルめっき及び／又はニッケル溶射等の操作を行
ってアイランド部又はインナーリードのセラミック被膜
を形成する部分にニッケル下地層を形成することが好ま
しい。ニッケルめっき後ニッケルめっき層上にニッケル
溶射を行うことも好適である。ニッケル下地層の厚みと
しては、５〜２０μｍが好ましい。ニッケル下地処理を
施すことでセラミック被膜とアイランド部又はインナー
リードとの接着強度を格段に高くできる。
ジライトを用いてセラミック溶射等により形成されたも
のである場合、アイランド部又はインナーリードのセラ
ミック被膜を形成する部分に予めニッケル下地処理が施
されていることが好ましい。ニッケル下地処理としては
、ニッケルめっき及び／又はニッケル溶射等の操作を行
ってアイランド部又はインナーリードのセラミック被膜
を形成する部分にニッケル下地層を形成することが好ま
しい。ニッケルめっき後ニッケルめっき層上にニッケル
溶射を行うことも好適である。ニッケル下地層の厚みと
しては、５〜２０μｍが好ましい。ニッケル下地処理を
施すことでセラミック被膜とアイランド部又はインナー
リードとの接着強度を格段に高くできる。
【００１０】本発明の樹脂封止型半導体装置は、上述の
ようにアイランド部やインナーリードにセラミック被膜
が形成されたリードフレームを用いて、アイランド部に
半導体素子を搭載し、インナーリードと該半導体素子を
ボンディング用ワイヤにより接続し、その後樹脂封止を
行いアウターリード切断形成して得られる。ボンディン
グ用ワイヤや封止樹脂としては特に制限なく、通常のも
のを好適に用いることができる。
ようにアイランド部やインナーリードにセラミック被膜
が形成されたリードフレームを用いて、アイランド部に
半導体素子を搭載し、インナーリードと該半導体素子を
ボンディング用ワイヤにより接続し、その後樹脂封止を
行いアウターリード切断形成して得られる。ボンディン
グ用ワイヤや封止樹脂としては特に制限なく、通常のも
のを好適に用いることができる。
【００１１】次に、本発明の樹脂封止型半導体装置を図
面に基づいて説明する。図１（ａ）は本発明の樹脂封止
型半導体装置の一例を示す断面図であり、図１（ｂ）は
図１（ａ）に示した樹脂封止型半導体装置の平面図であ
る。ただし、上部の封止樹脂及び一部の金線は省略して
いる。図１（ａ）及び（ｂ）において、リードとしては
エッチングやプレスにより作製され、インナーリード１
ａのワイヤボンディングを行う部位に部分銀めっきを施
したものを用いている。これらのリード群が囲む中央部
にリードフレームの一部として構成されるアイランド部
２があり、該アイランド部２はリードフレーム枠の四隅
から伸びる吊りリード３によりリードフレーム枠に固定
されている。そして、アイランド部２の裏面にはセラミ
ック被膜８が施されている。また、半導体素子４はアイ
ランド部２の上にダイボンディングペースト５等を用い
て搭載され、リードのインナーリード１ａと半導体素子
４上に形成されたボンディングパットとの間はボンディ
ング用ワイヤである金線６によりボンディングされてい
る。そして、アウターリード１ｂ以外はエポキシ樹脂等
の封止樹脂７で封止されている。
面に基づいて説明する。図１（ａ）は本発明の樹脂封止
型半導体装置の一例を示す断面図であり、図１（ｂ）は
図１（ａ）に示した樹脂封止型半導体装置の平面図であ
る。ただし、上部の封止樹脂及び一部の金線は省略して
いる。図１（ａ）及び（ｂ）において、リードとしては
エッチングやプレスにより作製され、インナーリード１
ａのワイヤボンディングを行う部位に部分銀めっきを施
したものを用いている。これらのリード群が囲む中央部
にリードフレームの一部として構成されるアイランド部
２があり、該アイランド部２はリードフレーム枠の四隅
から伸びる吊りリード３によりリードフレーム枠に固定
されている。そして、アイランド部２の裏面にはセラミ
ック被膜８が施されている。また、半導体素子４はアイ
ランド部２の上にダイボンディングペースト５等を用い
て搭載され、リードのインナーリード１ａと半導体素子
４上に形成されたボンディングパットとの間はボンディ
ング用ワイヤである金線６によりボンディングされてい
る。そして、アウターリード１ｂ以外はエポキシ樹脂等
の封止樹脂７で封止されている。
【００１２】
【作用】ＩＣ等の樹脂封止型半導体装置がリフロー時に
受けるダメージは、樹脂封止型半導体装置の保管時に吸
湿した水分がリフロー時に急激に膨張することが原因で
あり、この結果、パッケージのクラック及び半導体素子
やリードフレームと樹脂との界面剥離を生じる。特に、
半導体素子を搭載するアイランド部の裏面は鉄系、銅系
等の金属平滑面であるため、アイランド部と封止樹脂界
面の接着性が弱く、この部分でアイランドと封止樹脂の
剥離を生じるとともにクラックの発生に至る場合が多い
。したがって、アイランド部と封止樹脂界面の接着が強
固であることが重要である。
受けるダメージは、樹脂封止型半導体装置の保管時に吸
湿した水分がリフロー時に急激に膨張することが原因で
あり、この結果、パッケージのクラック及び半導体素子
やリードフレームと樹脂との界面剥離を生じる。特に、
半導体素子を搭載するアイランド部の裏面は鉄系、銅系
等の金属平滑面であるため、アイランド部と封止樹脂界
面の接着性が弱く、この部分でアイランドと封止樹脂の
剥離を生じるとともにクラックの発生に至る場合が多い
。したがって、アイランド部と封止樹脂界面の接着が強
固であることが重要である。
【００１３】本発明の樹脂封止型半導体装置では、アイ
ランド部にセラミック被膜が施されているため、封止樹
脂との界面接着が強固になり、耐リフロークラック性が
格段に向上する。すなわち、エポキシ樹脂等の封止樹脂
との接着性は平滑な金属板よりセラミック溶射面のよう
な凹凸な面の方が、物理的な効果も伴って接着が強固に
なる。
ランド部にセラミック被膜が施されているため、封止樹
脂との界面接着が強固になり、耐リフロークラック性が
格段に向上する。すなわち、エポキシ樹脂等の封止樹脂
との接着性は平滑な金属板よりセラミック溶射面のよう
な凹凸な面の方が、物理的な効果も伴って接着が強固に
なる。
【００１４】
実施例１
図１（ａ）及び（ｂ）に示した樹脂封止型半導体装置を
製造した。すなわち、アイランド部サイズ８．５×１０
．５（ｍｍ）、８０ピンの４２アロイ製フラットパッケ
ージ用フレーム（０．１５ｍｍ厚）として、アイランド
部の裏面にＣＶＤ法により厚み約２μｍの二酸化珪素被
膜を施したリードフレームを用意した。このリードフレ
ームのアイランド部の表面に８×１０×０．４（ｍｍ）
のＩＣ素子を日立化成製ダイボンディングペーストＥＮ
−４０００を用いて搭載し、２５μｍの金線によりイン
ナーリードとＩＣ素子とをワイヤボンディングした。次
に、日立化成製ＩＣ封止用成形材料ＣＥＬ−４６００Ｋ
を用いて、１８０℃、９０秒、７ＭＰａの条件でトラン
スファ成形を行い、外形寸法２０×１４×２．７（ｍｍ
）のフラットパッケージを得た。
製造した。すなわち、アイランド部サイズ８．５×１０
．５（ｍｍ）、８０ピンの４２アロイ製フラットパッケ
ージ用フレーム（０．１５ｍｍ厚）として、アイランド
部の裏面にＣＶＤ法により厚み約２μｍの二酸化珪素被
膜を施したリードフレームを用意した。このリードフレ
ームのアイランド部の表面に８×１０×０．４（ｍｍ）
のＩＣ素子を日立化成製ダイボンディングペーストＥＮ
−４０００を用いて搭載し、２５μｍの金線によりイン
ナーリードとＩＣ素子とをワイヤボンディングした。次
に、日立化成製ＩＣ封止用成形材料ＣＥＬ−４６００Ｋ
を用いて、１８０℃、９０秒、７ＭＰａの条件でトラン
スファ成形を行い、外形寸法２０×１４×２．７（ｍｍ
）のフラットパッケージを得た。
【００１５】実施例２
実施例１のＣＶＤ法による二酸化珪素被膜の代りに、セ
ラミック溶射法により厚み３０μｍのアルミナ被膜を被
覆した以外は実施例１と同様にしてフラットパッケージ
を作製した。
ラミック溶射法により厚み３０μｍのアルミナ被膜を被
覆した以外は実施例１と同様にしてフラットパッケージ
を作製した。
【００１６】実施例３
実施例２のセラミック溶射法によるアルミナ被膜形成の
前処理として、４２アロイ板からなるアイランド部の裏
面に厚み２μｍのめっき層を形成するようにニッケルめ
っきを行い、その後めっき層上に厚み１０μｍの溶射層
を形成するようにニッケル溶射を施す工程を追加した以
外は、実施例２と同様にしてフラットパッケージを作製
した。
前処理として、４２アロイ板からなるアイランド部の裏
面に厚み２μｍのめっき層を形成するようにニッケルめ
っきを行い、その後めっき層上に厚み１０μｍの溶射層
を形成するようにニッケル溶射を施す工程を追加した以
外は、実施例２と同様にしてフラットパッケージを作製
した。
【００１７】比較例１
アイランド部が無処理のリードフレームを使用した以外
は実施例１〜３と同様にしてフラットパッケージを作製
した。
は実施例１〜３と同様にしてフラットパッケージを作製
した。
【００１８】表１に実施例１〜３及び比較例１のフラッ
トパッケージの耐リフロークラック性の評価結果を示す
。ここで、耐リフロークラック性の評価は以下のように
行った。すなわち、８５℃、８５％ＲＨの条件で、所定
時間加湿後、２１５℃のベーパフェーズリフロー装置で
９０秒処理を行い、パッケージ外部に発生したクラック
を調べた。表１から実施例１〜３のフラットパッケージ
では、耐リフロークラック性が格段に向上することがわ
かる。
トパッケージの耐リフロークラック性の評価結果を示す
。ここで、耐リフロークラック性の評価は以下のように
行った。すなわち、８５℃、８５％ＲＨの条件で、所定
時間加湿後、２１５℃のベーパフェーズリフロー装置で
９０秒処理を行い、パッケージ外部に発生したクラック
を調べた。表１から実施例１〜３のフラットパッケージ
では、耐リフロークラック性が格段に向上することがわ
かる。
【００１９】
【００２０】
【発明の効果】本発明の樹脂封止型半導体装置は、配線
板へのはんだ付け実装に伴うパッケージクラックを防止
できるものであり、特に半導体素子が大形化し、パッケ
ージが薄形化する傾向に対して有効であり、その工業的
価値は大である。
板へのはんだ付け実装に伴うパッケージクラックを防止
できるものであり、特に半導体素子が大形化し、パッケ
ージが薄形化する傾向に対して有効であり、その工業的
価値は大である。
【図１】（ａ）は本発明の樹脂封止型半導体装置の一例
を示す断面図であり、（ｂ）はその平面図である。
を示す断面図であり、（ｂ）はその平面図である。
１ａ インナーリード
１ｂ アウターリード
２ アイランド部
３ 吊りリード
４ 半導体素子
５ ダイボンディングペースト
６ 金線
７ 封止樹脂
８ セラミック被膜
Claims (3)
- 【請求項１】 リードフレームのアイランド部に搭載
された半導体素子及び該半導体素子とインナーリードと
を接続するボンディング用ワイヤを樹脂封止してなる樹
脂封止型半導体装置において、アイランド部の半導体素
子を搭載する側と反対面又は両面にセラミック被膜を形
成してなることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 セラミック被膜がセラミック溶射によ
り膜厚１０〜１００μｍに形成されたものである請求項
１又は２記載の樹脂封止型半導体装置。 - 【請求項３】 セラミック被膜がアルミナ又はコージ
ライトからなり、アイランド部又はインナーリードのセ
ラミック被膜を形成する部分に予めニッケル下地処理が
施されている請求項１、２又は３記載の樹脂封止型半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10115491A JPH04332155A (ja) | 1991-05-07 | 1991-05-07 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10115491A JPH04332155A (ja) | 1991-05-07 | 1991-05-07 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332155A true JPH04332155A (ja) | 1992-11-19 |
Family
ID=14293134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10115491A Pending JPH04332155A (ja) | 1991-05-07 | 1991-05-07 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
-
1991
- 1991-05-07 JP JP10115491A patent/JPH04332155A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066559A (ja) * | 2004-08-26 | 2006-03-09 | Fuji Electric Fa Components & Systems Co Ltd | 半導体モジュールおよびその製造方法 |
| JP4492257B2 (ja) * | 2004-08-26 | 2010-06-30 | 富士電機システムズ株式会社 | 半導体モジュールおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3730412B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| US6489186B2 (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| JPH06236946A (ja) | ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス | |
| US5760468A (en) | Adhesion enhanced semiconductor die for mold compound packaging | |
| US6519845B1 (en) | Wire bonding to dual metal covered pad surfaces | |
| JPH0590451A (ja) | 半導体集積回路及びその実装装置製造方法 | |
| KR100275381B1 (ko) | 반도체 패키지용 리드프레임 및 리드프레임도금방법 | |
| JPH04332155A (ja) | 樹脂封止型半導体装置 | |
| JP2000068303A (ja) | 半導体装置の製造方法 | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JPH09172103A (ja) | 半導体装置及びその半導体装置を実装したガラスエポキシ基板の製造方法 | |
| KR100269219B1 (ko) | 반도체 리드프레임 및 패키지 방법 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| JPH03297159A (ja) | 半導体装置 | |
| JP2774180B2 (ja) | 実装基板 | |
| JPH04225554A (ja) | 樹脂パッケージ | |
| JP2002164497A (ja) | 半導体装置およびその製造方法 | |
| JPH0463452A (ja) | 半導体装置 | |
| JPH01208846A (ja) | 半導体装置 | |
| JPS58123744A (ja) | リ−ドフレ−ム及び半導体装置の製造方法 | |
| JPS62249461A (ja) | 樹脂封止型半導体装置 | |
| JPH0529155U (ja) | 樹脂封止型半導体装置 | |
| JPH06232324A (ja) | 半導体装置 | |
| JPS6365656A (ja) | 混成集積回路 | |
| JPH05326797A (ja) | 半導体装置用リードフレーム及びこれを用いた樹脂封止型半導体装置 |