JPH06236946A - ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス - Google Patents

ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス

Info

Publication number
JPH06236946A
JPH06236946A JP5279874A JP27987493A JPH06236946A JP H06236946 A JPH06236946 A JP H06236946A JP 5279874 A JP5279874 A JP 5279874A JP 27987493 A JP27987493 A JP 27987493A JP H06236946 A JPH06236946 A JP H06236946A
Authority
JP
Japan
Prior art keywords
heat spreader
lead
plastic package
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5279874A
Other languages
English (en)
Inventor
Bobby O'donley
オードンリィ ボビー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH06236946A publication Critical patent/JPH06236946A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 ヒートスプレッダ及びリードにプラスチック
パッケージとの間をボイドが生じないように強化接着し
た半導体デバイスを提供する。 【構成】 半導体チップ１８の発生熱を運び去るために
チップ１８に隣接する金属ヒートスプレッダ１６は、銅
心３０及びこの銅心の少なくとも部分上に形成された密
に詰めた複数の酸化第二銅の針を含む酸化第二銅コーテ
ィング３２を有する。プラスチックパッケージ１２は、
チップ１８及びヒートスプレッダ１６上にモールディン
グされてこれらを支持する。コーティング３２は、プラ
スチックパッケージ１２へのヒートスプレッダ１６の接
着を強化する。半導体チップ１８に電気的に接続するリ
ード１４も、プラスチックパッケージ１２へのその接着
を強化するために、同様に、酸化第二銅コーティングを
有することがある。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に、半導体デバイ
ス、特に、ヒートスプレッダ、リードとプラスチックモ
ールドコンパウンドとの間に強化接着を有する半導体デ
バイスに関する。
【０００２】
【従来の技術】大規模集積における発展は、絶えず幾何
的配置を縮小しかつ密度を増大しながら集積回路を生産
している。この密度の増大に、単位面積当たり半導体チ
ップによって発生される熱量の増大が関連している。こ
の熱を有効に消散する要求から、パッケージ半導体デバ
イス内へ金属ヒートスプレッダを組み込むようになっ
た。金属ヒートスプレッダは、典型的に、その半導体チ
ップ又はこの半導体チップが取り付けられるチップパッ
ドと接触して、このチップによって発生される熱をその
パッケージデバイスの外部に効率的に伝導する低熱イン
ピーダンスの通路として働く。
【０００３】インジェクションモールドプラスチックパ
ッケージを有する半導体デバイスにおいては、その金属
ヒートスプレッダは、全体的にカプセル封止されるか又
はそのヒートスプレッダの表面が露出されるように部分
的にのみカプセル封止されるかのいずれかである。その
プラスチックモールドコンパウンドにその金属ヒートス
プレッダを固定するのを助援するために機械的係合がモ
ールドプラスチックパッケージ内にしばしば使用され
る。
【０００４】
【発明が解決しようとする課題】モールドプラスチック
パッケージにおいては、ヒートスプレッダとそのカプセ
ル封止プラスチックとの間のボンディングが比較的弱い
ことが発見されている。強力なボンドを確保する能力の
欠如が、そのデバイスの熱サイクル中に、プリント配線
板へのそのデバイスのリフローはんだ付け中に、又はそ
のデバイスの正規動作中にさえも、その金属とプラスチ
ックとの間のボンディング線に沿って微小ボイド又はギ
ャップを生じることがある。このようなボイドの存在
は、湿気又はその他の汚染がそのパッケージ内に侵入し
かつその半導体チップの表面に達してこのデバイスを故
障させる可能性を実質的に増大することになる。
【０００５】この問題は、充分な熱消散を施すためにそ
のヒートスプレッダの表面を露出しなければならない高
パワートランジスタにおいて特に深刻である。このよう
なデバイスにおいては、そのボンディング線の部分は、
環境に露出される。そのボンディング線の露出部分に沿
うどのボイドも、湿気又はその他の汚染がそのパッケー
ジに侵入する入口を容易に提供するであろう。
【０００６】したがって、金属ヒートスプレッダとプラ
スチックカプセル封止との間に強化接着を有する半導体
パッケージに対する要求が存在する。
【０００７】
【課題を解決するための手段】一般に、かつ本発明の１
形式において、半導体デバイスは、半導体チップ及びこ
の半導体チップから熱を運び去るためにこの半導体チッ
プに隣接するヒートスプレッダを含む。このヒートスプ
レッダは、銅心及びこの銅心の少なくとも部分上に形成
された酸化第二銅コーティイングを有する。プラスチッ
クパッケージは、この半導体チップ及びこのヒートスプ
レッダを支持するためにこの半導体チップ及びこのヒー
トスプレッダの上にモールディングされる。この酸化第
二銅コーティングは、このプラスチックパッケージへの
このヒートスプレッダの接着を強化する。
【０００８】本発明の他の形式におては、半導体デバイ
スは、半導体チップ及びこの半導体チップに電気的に接
続された少なくとも１本のリードを含む。この少なくと
も１本のリードは、銅心及びこの銅心の部分上に形成さ
れた酸化第二銅コーティングを有する。プラスチックパ
ッージは、この半導体チップを支持しこの少なくとも１
本のリードをこのプラスチックパッケージから延びるよ
うに及びこの少なくとも１本のリードを支持するため
に、この半導体チップ及びこの少なくとも１本のリード
上にモールディングされる。この酸化第二銅コーティン
グは、このプラスチックパッケージへのこの少なくとも
１本のリードの接着を強化する。
【０００９】本発明の他の形式においては、半導体デバ
イスは、半導体チップ及びこの半導体チップから熱を運
び去るためにこの半導体チップに隣接するヒートスプレ
ッダを含む。複数の針が、このヒートスプレッダの表面
の少なくとも部分上に形成される。これらの複数の針の
各々は、この表面に付着した第１端及びこの表面から間
隔を取った第２端を有する。プラスチックパッケージ
は、この半導体チップ及びこのヒートスプレッダを支持
するために、この半導体チップ及びこのヒートスプレッ
ダ上にモールディングされる。これら複数の針は、この
プラスチックパッケージへのこのヒートスプレッダの接
着を強化する。
【００１０】本発明の他の形式におては、半導体デバイ
スは、半導体チップ及びこの半導体チップに電気的に接
続された少なくとも１本のリードを含む。この少なくと
も１本のリードは、この少なくとも１本のリードの表面
の部分上に形成された複数の針を有する。これらの複数
の針の各々は、この少なくとも１本のリードの表面の部
分に付着した第１端及びこの少なくとも１本のリードの
表面のこの部分から間隔を取った第２端を有する。プラ
スチックパッージは、この半導体チップを支持し及びこ
の少なくとも１本のリードをこのプラスチックパッケー
ジから延びるようにこの少なくとも１本のリードを支持
するために、この半導体チップ及びこの少なくとも１本
のリード上にモールディングされる。これら複数の針
は、このプラスチックパッケージへのこの少なくとも１
本のリードの接着を強化する。
【００１１】本発明の利点は、その酸化第二銅コーティ
ング内のこれら複数の針が、そのプラスチックパッケー
ジのモールディング中にそのプラスチックモールドパッ
ケージ内に埋め込まれるようになり、これによってヒー
トスプレッダとこのプラスチックパッケージとの間の接
着を極めて強化すると云うことである。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例によるパッケージ半導体
デバイスの上面図であり、図２は図１のデバイスの底面
図であり、図３ａは図１の切断線３−３に沿い取られた
図１のデバイスの正断面図であり、図３ｂは本発明の第
１実施例によるヒートスプレッダの部分高倍率拡大図で
あり、図４は本発明の第２実施例によるパッケージ半導
体デバイスの部分正断面図であり、図５は本発明の第３
実施例によるパッケージ半導体デバイスの部分正断面図
であり、図６は本発明の第４実施例によるパッケージ半
導体デバイスの部分正断面図であり、図７は第１プラス
チックモールドコンパウンドを使用して遂行されたせん
断試験の結果を示すグラフ図であり、図７は第２プラス
チックモールドコンパウンドを使用して遂行されたせん
断試験の結果を示すグラフ図である。これらの異なる図
面において、相当する符号は、別の指示がない限り、相
当する部品を参照する。
【００１３】これらの図面のうちの図１を参照すると、
本発明の第１実施例によるパッケージ半導体デバイスの
上面図が示されている。半導体デバイス１０は、カッド
フラットパッケージデバイスであり、エポキシＮｏｖｌ
ａｃのような、この産業に普通使用されるプラスチック
モールドコンパウンドから形成されたインジェクション
モールドフラットプラスチックパッケージ１２を含む。
プラスチックパッケージ１２は、デバイス１０内に含ま
れる半導体チップ（図３ａに示された要素１８）に対す
る支持及び環境からの保護を提供する。この半導体チッ
プ内の回路構成に電気的に接続される金属リード１４
は、プリント配線板等上の導体との接続のためにプラス
チックパッケージ１２の縁から延びる。
【００１４】デバイス１０は、また、半導体チップによ
って発生された熱をデバイス１０の外部へ伝導するため
にヒートスプレッダ１６を含む。ヒートスプレッダ１６
は、プラスチックパッケージ１２によって支持されかつ
部分的にカプセル封止され、及びデバイス１０の外部へ
の極めて有効な熱通路を提供するためにデバイス１０の
上面上の周囲環境に露出される表面１７を有する。デバ
イス１０を覆って流れる空気は、ヒートスプレッダ１６
の露出表面１７へ運ばれる熱の消散を助援する。
【００１５】プラスチックパッケージ１２は、図２にお
いてデバイス１０の底面図に見られるように、半導体デ
バイス１０の全底面にわたり広がりかつこれを封止す
る。
【００１６】図３を参照すると、デバイス１０は、表面
２２上に形成されたボンディングパッド２０を有する半
導体チップ１８を含む。チップ１８の反対面２４は、例
えば、エポキシのような、接着剤で以てヒートスプレッ
ダ１６の表面２６にボンディングされる。リード１４
は、プラスチックパッケージ１２によって部分的にカプ
ゼル封止され、両面ポリイミド接着剤テープような、接
着剤１５で以てヒートスプレッダ１６の表面２６にボン
ディングされる。ワイヤ２８は、リード１４をチップ１
８内の回路構成に電気的に接続するためにリード１４に
ボンディングされた一端及びボンディングパッド２０に
ボンディングされた他端を有する。ワイヤ２８は、プラ
スチックパッケージ１２によってデバイス１０内に完全
にカプセル封止される。
【００１７】ヒートスプレッダ１６は銅心３０を含み、
この銅心はその表面上に薄い酸化第二銅コーティング３
２を有する。酸化第二銅コーティング３２は化学式Ｃｕ
Ｏを有する個別の第二酸化銅の針３１で作られ、図３ｂ
に示されるように、これらの針は、一端で銅心３０に付
着付しかつこれらの針の他端が銅心３０の表面から間隔
を取るように銅心３０から延びる。これら針は、黒色で
あってかつ（１ｃｍ2当たり約１，０００本の針の程度
で）密に詰められ、ヒートスプレッダ１６に全体的に黒
い外観を与える。酸化第二銅コーティング３２は、好適
には、０．６〜４μｍの厚さを有する。ヒートスプレッ
ダ１６上へのそのプラスチックモールドコンパウンドの
モールディング中、これらの酸化第二銅の針は、このプ
ラスチックモールドコンパウンド内に埋め込みされるよ
うになり、ヒートスプレッダ１６をプラスチックパッケ
ージ１２に強力にボンディングする。酸化第二銅コーテ
ィング３２は、これによって、ヒートスプレッダ１６と
プラスチックパッケージ１２との間の接着を極めて強化
する。酸化第二銅コーティング３２の使用によって提供
されるこの強化接着は、ヒートスプレッダ１６とプラス
チックパッケージ１２との間のボイドの形成を防止する
ことを助援することによってデバイス故障率を減少す
る。酸化第二銅コーティングは絶縁性であるから、リー
ド１４を短絡のおそれを伴わずにずヒートスプレッダ１
６にボンディングすることができる。
【００１８】酸化第二銅コーティング３２は、好適に
は、銅上に酸化第二銅コーティングを形成するための、
ＡＳＴＭ（アメリカ材料試験協会規格）表示番号Ｄ ２
６５１−７９（確認 １９８４）、ページ１７０に記載
されている方法によって形成される。この方法によれ
ば、銅ヒートスプレッダがグリース除去され、次いで、
室温で３０秒間、水９０に対して硝酸１０の割合の溶液
に漬けられる。このヒートスプレッダは、次いで、流水
中ですすがれ、かつ直ちに９８℃で１〜２分間、水とＥ
ｂｏｎｏｌ Ｃの溶液（溶液１リットル当たり１４９ｇ
のＥｂｏｎｏｌ Ｃを含む）に漬けられる。Ｅｂｏｎｏ
ｌ Ｃは、米国、コネクトチカット、ニューヘブン（Ｎ
ｅｗ Ｈａｖｅｎ）、エトーネ社（Ｅｔｈｏｎｅ，Ｉｎ
ｃ．）から入手可能である。このヒートスプレッダは、
次いで、この溶液から取り出され、水ですすがれる。こ
の結果、その表面上に所望の酸化第二銅コーティング備
える銅心３０を有するヒートスプレッダが得られる。
【００１９】酸化第二銅コーティング３２は、最強接着
のためにそのプラスチックモールドコンパウンドに接触
するそのヒートスプレッダの全表面を覆って形成される
のが好適であるが、この酸化第二銅コーティングはその
プラスチックモールドコンパウンドに接触するそのヒー
トスプレッダの表面の部分のみの上に形成されることが
ある。そのヒートスプレッダの表面の部分のみの上の酸
化第二銅コーティングは、この酸化物を形成する前のプ
ロセスステップに従来のマスキング技術を使用して達成
されるか又は従来の研磨技術を使用してこの酸化物を選
択除去することによって達成される。銅上に酸化第二銅
コーティングを形成する上述の技術は好適的であるが、
既知の他の方法も使用することができる。
【００２０】図７は、Ｐｌａｓｋｏｎ ７６０なるエポ
キシプラスチックモールドコンパウンドからヒートスプ
レッダを分離するに要する力を測定したせん断強さ試験
の結果を示すグラフである。温度サイクル又は高温への
露出の前（０時間）、酸化第二銅コーティングを備えな
い標準パラジウムめっきヒートスプレッダは、約２．３
ｋｇｆのせん断強さを有したが、他方、本発明による酸
化第二銅コーティングを備える残りのヒートスプレッダ
は、それぞれ、約２５．０及び４７．７ｋｇｆのせん断
強さを有した。少なくとも１桁の大きさのせん断強さの
増大が、本発明を使用することによって得られる。温度
サイクル及び高温貯蔵後に実施された本発明により形成
されたヒートスプレッダのせん断強さ試験は、典型的
に、極めて苛酷な動作条件の下においても増強した接着
が維持されることを示す。
【００２１】図８は、Ｓｈｉｎｅｔｓｕ ＫＭＣ １６
５−４なるエポキシプラスチックモールドコンパウンド
からヒートスプレッダを分離するに要する力を測定した
せん断強さ試験の結果を示すグラフである。温度サイク
ル又は高温への露出の前（０時間）、酸化第二銅コーテ
ィングを備えない標準パラジウムめっきヒートスプレッ
ダは、約２．３ｋｇｆのせん断強さを有したが、他方、
本発明による酸化第二銅コーティングを備える残りのヒ
ートスプレッダは、それぞれ、約４３．１及び７２．６
ｋｇｆのせん断強さを有した。この場合も、少なくとも
１桁の大きさのせん断強さの増大が、本発明を使用する
ことによって得られる。温度サイクル及び高温貯蔵後に
実施された本発明により形成されたヒートスプレッダの
せん断強さ試験は、典型的に、極めて苛酷な動作条件の
下においても増強した接着が維持されることを示す。
【００２２】図４は、本発明の第２実施例による半導体
デバイス３４の断面を示す。半導体デバイス３４は、リ
ード１４の代わりにリード３６が使用されることを除
き、図１〜図３ａのデバイス１０と同等である。リード
３６は銅心３７を有し、銅心３７はこの銅心の部分を覆
い形成された酸化第二銅コーティング３８を備える。コ
ーティング３８は絶縁性であり、したがって、ワイヤ２
８及びプリント配線板上の導体に、それぞれ、ボンディ
ングされる銅心３７の端部３２及び４４から間隔を取ら
なければならない。
【００２３】酸化第二銅コーティング３８は、銅リード
フレームの全表面を覆う酸化第二銅コーティングをまず
形成するために上に説明された方法を使用することによ
って形成される。この酸化物は、次いで、機械的研磨又
は化学エッチングによって銅心３７の端部４２及び４４
から除去される。代替的に、コーティング３８が端部４
２及び４４上に形成されないことを保証するためにコー
ティング３８の形成の前に従来のマスキング技術を使用
して銅心３７の端部４２及び４４をマスクしてもよい。
リード３４を備える酸化第二銅コーティング３８の使用
は、プラスチックパッケージ１２へのこれらのリードの
接着を強化する。酸化第二銅コーティング３８の使用に
よって提供されるこの強化接着は、リード３４とプラス
チックパッケージ１２との間のボイドの形成を防止する
ことを助援することによってデバイス故障率を減少す
る。
【００２４】図５は、本発明の第３実施例による半導体
デバイス４６の断面を示す。半導体デバイス４６は、プ
ラスチックパッケージ１２がヒートスプレッダ１６を完
全にカプセル封止することを除き、図１〜図３ａのデバ
イス１０と同等である。図４のリード３６を、もし所望
されるならば、リード１４の代わりにデバイス４６内に
使用してもよい。
【００２５】図６は、本発明の第４実施例による半導体
デバイス４８の断面を示す。デバイス４８は、図１〜図
３ａのデバイス１０に類似している。しかしながら、半
導体チップ１８をヒートスプレッダ１６に直接取り付け
る代わりに、チップ１８は、エポキシのような、接着剤
を使用してチップパッド５０上に取り付けられる。リー
ド１４は、ヒートスプレッダ１６にボンディングされる
代わりに、プラスチックパッケージ１２によって完全に
支持される。チップパッド５０は、エポキシのような、
接着剤で以てヒートスプレッダ１６にボンディングされ
てもよい。代替的に、チップパッド５０は、ヒートスプ
レッダ１６に隣接して位置決めされ、かつ接着剤を使用
しないでプラスチックパッケージ１２によって位置決め
位置に保持されてもよい。図４のリード３６を、もし所
望されるならば、リード１４の代わりにデバイス４８内
に使用してもよい。プラスチックパッケージ１２は、ま
た、ヒートスプレッダ１６を完全にカプセル封止しても
よい。
【００２６】本発明の少数の好適実施例が、これまでに
詳細に説明された。云うまでもなく、本発明の範囲は、
説明されたこれらの実施例と異なるがしかしなおその特
許請求の範囲内にある実施例も包含する。
【００２７】例えば、カッドフラットパッケージ以外の
パッケージが使用されることがり、半導体チップ上のボ
ンディングパッドに直接ボンディングされるリードがボ
ンディングパッドにワイヤボンディングされるリードの
代わりに使用されることがあり、酸化第二銅以外の材料
で形成された針のコーティングが使用されることがあ
り、及び、もし所望されるならば、デバイス内でそのヒ
ートスプレッダがその半導体チップの下側に位置決めさ
れるようにそのデバイスを反転させることがある。
【００２８】本発明が図示の実施例を参照して説明され
たが、この説明を限定的な意味に解釈される意図はな
い。図示の実施例の種々の変更及び組合わせばかりでな
なく、本発明の他の実施例は、この説明を参照するなら
ば、その技術の習熟者にとって明白であろう。したがっ
て、添付の特許請求の範囲は、あらゆるこのような変更
又は実施例を包含することを意図する。
【００２９】以上の説明に関し更に次の項を開示する。
【００３０】（１） 半導体チップと、銅心と該銅心の
少なくとも部分上に形成された酸化第二銅コーティング
とを有し、前記半導体チップから熱を運び去るために前
記半導体チップに隣接するヒートスプレッダと、前記半
導体チップと前記ヒートスプレッダとを支持するために
前記半導体チップと前記ヒートスプレッダとの上にモー
ルディングされたプラスチックパッケージであって、前
記酸化第二銅コーティングが前記プラスチックパッケー
ジへの前記ヒートスプレッダの接着を強化する、前記プ
ラスチックパッケージとを含む半導体デバイス。
【００３１】（２） 第１項記載の半導体デバイスにお
いて、前記ヒートスプレッダは前記半導体チップに付着
する、半導体デバイス。
【００３２】（３） 第１項記載の半導体デバイスであ
って、チップパッドを更に含み、前記半導体チップは前
記チップパッドに付着する、半導体デバイス。
【００３３】（４） 第３項記載の半導体デバイスにお
いて、前記ヒートスプレッダは前記記チップパッドにボ
ンディングされる、半導体デバイス。
【００３４】（５） 第１項記載の半導体デバイスにお
いて、前記ヒートスプレッダの表面が露出されるように
前記プラスチックパッケージは前記ヒートスプレッダ上
にモールディングされる、半導体デバイス。
【００３５】（６） 第１項記載の半導体デバイスにお
いて、前記プラスチックパッケージは前記ヒートスプレ
ッダを完全にカプセル封止する、半導体デバイス。
【００３６】（７） 第１項記載の半導体デバイスにお
いて、前記酸化第二銅コーティングは前記銅心を完全に
覆って形成される、半導体デバイス。
【００３７】（８） 第１項記載の半導体デバイスであ
って、前記半導体チップに電気的に接続された少なくと
も１本のリードを更に含み、前記プラスチックパッージ
は前記少なくとも１本のリードの部分をカプセル封止す
る、半導体デバイス。
【００３８】（９） 第８項記載の半導体デバイスにお
いて、前記少なくとも１本のリードは前記銅心の部分を
覆って形成された酸化第二銅コーティングを備える銅心
を有し、前記酸化第二銅コーティングは前記プラスチッ
クパッケージへの前記少なくとも１本のリードの接着を
強化する、半導体デバイス。
【００３９】（１０） 第８項記載の半導体デバイスで
あって、前記半導体チップに前記少なくとも１本のリー
ドを電気的に接続するために前記プラスチックパッケー
ジ内にカプセル封止されたワイヤを更に含む半導体デバ
イス。
【００４０】（１１） 第８項記載の半導体デバイスに
おいて、前記少なくとも１本のリードは前記半導体チッ
プに電気的に接続された複数のリードを含み、前記プラ
スチックパッケージは前記複数のリードの各々の部分を
カプセル封止する、半導体デバイス。
【００４１】（１２） 第１項記載の半導体デバイスに
おいて、前記酸化第二銅コーティングは前記銅心に付着
した第１端と前記銅心から間隔を取った第２端とを有す
る複数の密に詰められた酸化第二銅の針を含む、半導体
デバイス。
【００４２】（１３） 半導体チップと、銅心と該銅心
の部分上に形成された酸化第二銅コーティングとを有
し、前記半導体チップに電気的に接続された少なくとも
１本のリードと、前記半導体チップと前記少なくとも１
本のリードとを支持するために前記半導体チップと前記
少なくとも１本のリードとの上にモールディングされた
プラスチックパッケージであって、前記酸化第二銅コー
ティングが前記プラスチックパッケージへの前記少なく
とも１本のリードの接着を強化する、前記プラスチック
パッケージとを含む半導体デバイス。
【００４３】（１４） 第１３項記載の半導体デバイス
であって、チップパッドを更に含み、前記半導体チップ
は前記チップパッドに付着する、半導体デバイス。
【００４４】（１５） 第１４項記載の半導体デバイス
において、前記ヒートスプレッダは前記記チップパッド
にボンディングされる、半導体デバイス。
【００４５】（１６） 第１３項記載の半導体デバイス
であって、前記半導体チップに前記少なくとも１本のリ
ードを電気的に接続するために前記プラスチックパッケ
ージ内にカプセル封止された導電ワイヤを更に含む半導
体デバイス。
【００４６】（１７） 第１３項記載の半導体デバイス
において、前記少なくとも１本のリードは前記半導体チ
ップに電気的に接続された複数のリードを含み、前記複
数のリードの各々は前記プラスチックパッケージから延
びる、半導体デバイス。
【００４７】（１８） 第１３項記載の半導体デバイス
において、前記酸化第二銅コーティングは前記銅心に付
着した第１端と前記銅心から間隔を取った第２端とを有
する複数の密に詰められた酸化第二銅の針を含む、半導
体デバイス。
【００４８】（１９） 半導体チップと、前記半導体チ
ップから熱を運び去るために前記半導体チップに隣接す
るヒートスプレッダであって、第１複数の針が前記ヒー
トスプレッダの表面の少なくとも部分上に形成され、前
記第１複数の針の各々が前記表面に付着した第１端と前
記表面から間隔を取った第２端を有する、前記ヒートス
プレッダと、前記半導体チップと前記ヒートスプレッダ
とを支持するために前記半導体チップと前記ヒートスプ
レッダとの上にモールディングされたプラスチックパッ
ケージであって、前記第１複数の針が前記プラスチック
パッケージへの前記ヒートスプレッダの接着を強化す
る、前記プラスチックパッケージとを含む半導体デバイ
ス。
【００４９】（２０） 第１９項記載の半導体デバイス
において、前記ヒートスプレッダは金属である、半導体
デバイス。
【００５０】（２１） 第１９項記載の半導体デバイス
において、前記第１複数の針は金属酸化物で形成され
る、半導体デバイス。
【００５１】（２２） 第１９項記載の半導体デバイス
において、前記ヒートスプレッダは銅で形成され、前記
第１複数の針は酸化第二銅で形成される、半導体デバイ
ス。
【００５２】（２３） 第１９項記載の半導体デバイス
であって、前記半導体チップに電気的に接続されかつ前
記プラスチックパッケージから延びる少なくとも１本の
リードを更に含み、第２複数の針前が記少なくとも１本
のリードの表面の部分上に形成され、前記第２複数の針
の各々は前記少なくとも１本のリードの表面の部分に付
着した第１端と前記少なくとも１本のリードの表面の前
記部分から間隔を取った第２端を有し、前記第２複数の
針は前記プラスチックパッケージへの前記少なくとも１
本のリードの接着を強化する、半導体デバイス。
【００５３】（２４） 第２３項記載の半導体デバイス
において、前記少なくとも１本のリードは銅で形成さ
れ、前記第２複数の針は酸化第二銅で形成される、半導
体デバイス。
【００５４】（２５） 半導体チップと、少なくとも１
本のリードの表面の部分上に形成された複数の針を有
し、前記半導体チップに電気的に接続された前記少なく
とも１本のリードであって、前記複数の針の各々が前記
少なくとも１本のリードの表面の前記部分に付着した第
１端と前記少なくとも１本のリードの表面の前記部分か
ら間隔を取った第２端とを有する、前記少なくとも１本
のリードと、前記半導体チップと前記少なくとも１本の
リードとを支持するために前記半導体チップと前記少な
くとも１本のリードとの上にモールディングされたプラ
スチックパッケージであって、前記少なくとも１本のリ
ードが前記プラスチックパッケージから延び、前記複数
の針が前記プラスチックパッケージへの前記少なくとも
１本のリードの接着を強化する、前記プラスチックパッ
ケージとを含む半導体デバイス。
【００５５】（２６） 第２５項記載の半導体デバイス
において、前記少なくとも１本のリードは金属である、
半導体デバイス。
【００５６】（２７） 第２５項記載の半導体デバイス
において、前記複数の針は金属酸化物で形成される、半
導体デバイス。
【００５７】（２８） 第２５項記載の半導体デバイス
において、前記少なくとも１本のリードは銅で形成さ
れ、前記複数の針は酸化第二銅で形成される、半導体デ
バイス。
【００５８】（２９） 半導体デバイス１０は、半導体
チップ１８と該半導体チップから熱を運び去るために前
記半導体チップ上に隣接するヒートスプレッダ１６とを
含む。前記ヒートスプレッダ１６は、銅心３０と該銅心
の少なくとも部分上に形成された酸化第二銅コーティイ
ング３２を有する。プラスチックパッケージ１２が、前
記半導体チップ１８と前記ヒートスプレッダ１６とを支
持するために前記半導体チップ１８と前記ヒートスプレ
ッダ１６との上にモールディングされる。前記酸化第二
銅コーティング３２は、前記プラスチックパッケージ１
２への前記ヒートスプレッダ１６の接着を強化する。
【００５９】関連出願とのクロスリファレンス 次の共同譲渡特許出願は、この意味によって、参考資料
として本明細書に編入される。 米国特許出願番号 出願日 ＴＩ事件番号 ０７／９７３，９０３ １１／１０／９２ １７１０９
【図面の簡単な説明】
【図１】本発明の第１実施例によるパッケージ半導体デ
バイスの上面図。
【図２】図１のデバイスの底面図。
【図３】本発明の第１実施例によるデバイスの断面図及
び部分拡大図であって、ａは図１の切断線３−３に沿い
取られた正断面図であり、ｂはヒートスプレッダの高倍
率部分拡大図。
【図４】本発明の第２実施例によるパッケージ半導体デ
バイスの部分正断面図。
【図５】本発明の第３実施例によるパッケージ半導体デ
バイスの部分正断面図。
【図６】本発明の第４実施例によるパッケージ半導体デ
バイスの部分正断面図。
【図７】第１プラスチックモールドコンパウンドを使用
して遂行されたせん断試験の結果を示すグラフ図。
【図８】第２プラスチックモールドコンパウンドを使用
して遂行されたせん断試験の結果を示すグラフ図。
【符号の説明】 １０ 半導体デバイス １２ プラスチックパッケージ １４ リード １５ 接着剤 １６ ヒートスプレッダ １８ 半導体チップ ２０ ボンディングパッド ２８ ワイヤ ３０ 銅心 ３１ 酸化第二銅の針 ３２ 酸化第二銅コーティング ３４ 半導体デバイス ３６ リード ３７ 銅心 ３８ 酸化第二銅コーティング ４６ 半導体デバイス ４８ 半導体デバイス ５０ チップパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、 銅心と該銅心の少なくとも部分上に形成された酸化第二
    銅コーティングとを有し、前記半導体チップから熱を運
    び去るために前記半導体チップに隣接するヒートスプレ
    ッダと、 前記半導体チップと前記ヒートスプレッダとを支持する
    ために前記半導体チップと前記ヒートスプレッダとの上
    にモールディングされたプラスチックパッケージであっ
    て、前記酸化第二銅コーティングが前記プラスチックパ
    ッケージへの前記ヒートスプレッダの接着を強化する、
    前記プラスチックパッケージとを含む半導体デバイス。
JP5279874A 1992-11-10 1993-11-09 ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス Pending JPH06236946A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US973894 1992-11-10
US07/973,894 US5402006A (en) 1992-11-10 1992-11-10 Semiconductor device with enhanced adhesion between heat spreader and leads and plastic mold compound

Publications (1)

Publication Number Publication Date
JPH06236946A true JPH06236946A (ja) 1994-08-23

Family

ID=25521346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5279874A Pending JPH06236946A (ja) 1992-11-10 1993-11-09 ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス

Country Status (2)

Country Link
US (1) US5402006A (ja)
JP (1) JPH06236946A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
US6066514A (en) * 1996-10-18 2000-05-23 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JP2844316B2 (ja) 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
US5573845A (en) * 1994-12-09 1996-11-12 Olin Corporation Superficial coating layer having acicular structures for electrical conductors
US5615475A (en) * 1995-01-30 1997-04-01 Staktek Corporation Method of manufacturing an integrated package having a pair of die on a common lead frame
SG59997A1 (en) * 1995-06-07 1999-02-22 Ibm Apparatus and process for improved die adhesion to organic chip carries
US5886400A (en) * 1995-08-31 1999-03-23 Motorola, Inc. Semiconductor device having an insulating layer and method for making
US5854511A (en) * 1995-11-17 1998-12-29 Anam Semiconductor, Inc. Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
JP3532693B2 (ja) * 1996-04-11 2004-05-31 株式会社東芝 半導体装置
US5812376A (en) * 1997-04-21 1998-09-22 Chrysler Corporation Mounting assembly for electrical components and heat sinks
US6432497B2 (en) * 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US5973398A (en) * 1997-11-04 1999-10-26 Lsi Logic Corporation Semiconductor device and fabrication method employing a palladium-plated heat spreader substrate
KR100259080B1 (ko) 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US6297550B1 (en) * 1998-04-01 2001-10-02 Lsi Logic Corporation Bondable anodized aluminum heatspreader for semiconductor packages
US6713151B1 (en) 1998-06-24 2004-03-30 Honeywell International Inc. Compliant fibrous thermal interface
US6436506B1 (en) 1998-06-24 2002-08-20 Honeywell International Inc. Transferrable compliant fibrous thermal interface
KR100494974B1 (ko) * 1998-06-24 2005-06-14 존슨 마테이 일렉트로닉스, 인코포레이티드 반도체 조립체 및 그의 제조방법
EP1146860A4 (en) * 1999-01-08 2002-07-03 Emisphere Tech Inc POLYMER DRUG DELIVERY SYSTEMS AND COMPOUNDS
US6061242A (en) * 1999-02-25 2000-05-09 Micron Technology, Inc. Die paddle heat sink with thermal posts
US6093960A (en) * 1999-06-11 2000-07-25 Advanced Semiconductor Engineering, Inc. Semiconductor package having a heat spreader capable of preventing being soldered and enhancing adhesion and electrical performance
TW423133B (en) * 1999-09-14 2001-02-21 Advanced Semiconductor Eng Manufacturing method of semiconductor chip package
US6698647B1 (en) 2000-03-10 2004-03-02 Honeywell International Inc. Aluminum-comprising target/backing plate structures
KR100449865B1 (ko) * 2001-09-14 2004-09-24 주동욱 산화처리된 피비쥐에이용 방열판의 노출영역에 마킹성과절연성을 확보하는 방법
US6748350B2 (en) * 2001-09-27 2004-06-08 Intel Corporation Method to compensate for stress between heat spreader and thermal interface material
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
JP3566269B2 (ja) * 2002-06-07 2004-09-15 富士通株式会社 リードフレーム及びその製造方法、及び半導体装置。
US20040119172A1 (en) * 2002-12-18 2004-06-24 Downey Susan H. Packaged IC using insulated wire
US6841029B2 (en) * 2003-03-27 2005-01-11 Advanced Cardiovascular Systems, Inc. Surface modification of expanded ultra high molecular weight polyethylene (eUHMWPE) for improved bondability
US20070164424A1 (en) * 2003-04-02 2007-07-19 Nancy Dean Thermal interconnect and interface systems, methods of production and uses thereof
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
KR20060025155A (ko) * 2003-06-06 2006-03-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
CA2620563C (en) * 2004-08-31 2013-05-28 Henry K. Obermeyer High strength joining system for fiber reinforced composites
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060072297A1 (en) * 2004-10-01 2006-04-06 Staktek Group L.P. Circuit Module Access System and Method
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
US7309914B2 (en) * 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US7576995B2 (en) * 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7508058B2 (en) * 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7608920B2 (en) * 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US20070164416A1 (en) * 2006-01-17 2007-07-19 James Douglas Wehrly Managed memory component
US20070262429A1 (en) * 2006-05-15 2007-11-15 Staktek Group, L.P. Perimeter stacking system and method
US7468553B2 (en) * 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3469017A (en) * 1967-12-12 1969-09-23 Rca Corp Encapsulated semiconductor device having internal shielding
DE1815989A1 (de) * 1968-12-20 1970-07-02 Semikron Gleichrichterbau Halbleiter-Anordnung
US3902148A (en) * 1970-11-27 1975-08-26 Signetics Corp Semiconductor lead structure and assembly and method for fabricating same
US3790870A (en) * 1971-03-11 1974-02-05 R Mitchell Thin oxide force sensitive switches
US3829598A (en) * 1972-09-25 1974-08-13 Hutson Ind Inc Copper heat sinks for electronic devices and method of making same
US4129243A (en) * 1975-07-30 1978-12-12 General Electric Company Double side cooled, pressure mounted semiconductor package and process for the manufacture thereof
CA1081411A (en) * 1975-12-24 1980-07-15 Philipp W.H. Schuessler Method for hermetically sealing an electronic circuit package
US4189331A (en) * 1978-06-22 1980-02-19 Canada Wire And Cable Limited Oxidation resistant barrier coated copper based substrate and method for producing the same
US4256792A (en) * 1980-01-25 1981-03-17 Honeywell Inc. Composite electronic substrate of alumina uniformly needled through with aluminum nitride
US4360702A (en) * 1981-01-05 1982-11-23 Exxon Research And Engineering Co. Copper oxide/N-silicon heterojunction photovoltaic device
US4541005A (en) * 1982-04-05 1985-09-10 Motorola, Inc. Self-positioning heat spreader
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4650922A (en) * 1985-03-11 1987-03-17 Texas Instruments Incorporated Thermally matched mounting substrate
DE4021871C2 (de) * 1990-07-09 1994-07-28 Lsi Logic Products Gmbh Hochintegriertes elektronisches Bauteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100591235B1 (ko) * 2001-08-30 2006-06-19 가부시키가이샤 히타치세이사쿠쇼 반도체 장치

Also Published As

Publication number Publication date
US5402006A (en) 1995-03-28

Similar Documents

Publication Publication Date Title
JPH06236946A (ja) ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス
US5208188A (en) Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
US4835120A (en) Method of making a multilayer molded plastic IC package
US4891687A (en) Multi-layer molded plastic IC package
JP2582013B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6781243B1 (en) Leadless leadframe package substitute and stack package
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US6040633A (en) Oxide wire bond insulation in semiconductor assemblies
JP3059097B2 (ja) 電子回路盤とその製造方法
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
JP2781018B2 (ja) 半導体装置およびその製造方法
JPH03268351A (ja) 半導体装置
GB2199988A (en) Multi-layer molded plastic ic package
US5888849A (en) Method for fabricating an electronic package
US5153706A (en) Lead frames for use in plastic mold type semiconductor devices
US20030214019A1 (en) Packaging system for semiconductor devices
TW445601B (en) Die-embedded ball grid array packaging structure with leadframe
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
JP2784209B2 (ja) 半導体装置
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
JPH07307414A (ja) プラスチックパッケージとかみ合い固定したヒートスプレッダを有する半導体デバイス
JP2603101B2 (ja) 電子部品搭載用基板
KR100235496B1 (ko) 반도체 패키지