JP2781018B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2781018B2 JP2781018B2 JP1231134A JP23113489A JP2781018B2 JP 2781018 B2 JP2781018 B2 JP 2781018B2 JP 1231134 A JP1231134 A JP 1231134A JP 23113489 A JP23113489 A JP 23113489A JP 2781018 B2 JP2781018 B2 JP 2781018B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- semiconductor chip
- bonding
- metal base
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 61
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000002184 metal Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000011253 protective coating Substances 0.000 claims description 13
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 238000007789 sealing Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000010292 electrical insulation Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 238000007747 plating Methods 0.000 description 10
- 230000007613 environmental effect Effects 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 3
- 239000006023 eutectic alloy Substances 0.000 description 3
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体チップ及所要の回路部品等が一体的に
樹脂封止されて提供される半導体装置およびその製造方
法に関する。
樹脂封止されて提供される半導体装置およびその製造方
法に関する。
（従来技術） 半導体装置は電子装置をはじめきわめて多種類の製品
にひろく用いられており、ICカードといった小形商品に
も利用されるようになっている。
にひろく用いられており、ICカードといった小形商品に
も利用されるようになっている。
これら製品で用いられる半導体装置の実装方式として
は、パッケージに半導体チップを搭載してパッケージご
と回路基板に実装するパッケージ方式と、回路基板に半
導体チップをじかに接続するベアチップ方式とがある。
は、パッケージに半導体チップを搭載してパッケージご
と回路基板に実装するパッケージ方式と、回路基板に半
導体チップをじかに接続するベアチップ方式とがある。
前記のパッケージ方式の場合は、パッケージ内に半導
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
体チップが封止されて保護されているので、取り扱いが
きわめて容易であり、実装が容易にでき、また耐環境性
に優れている等の特徴がある。
これに対して、ベアチップ方式は回路基板にじかに半
導体チップを接続するから、小面積で実装でき、高密度
実装が可能になるといる特徴がある。
導体チップを接続するから、小面積で実装でき、高密度
実装が可能になるといる特徴がある。
（発明が解決しようとする課題） しかしながら、上記ベアチップ方式は装置の小型化が
図れるものの、半導体チップが露出するので耐環境性に
劣るという問題は避けられない。
図れるものの、半導体チップが露出するので耐環境性に
劣るという問題は避けられない。
そこで、本発明は上記問題点を解消すべくなされたも
のであり、その目的とするところは、小型化が図れると
共に、耐環境性にも優れる半導体装置およびその製造方
法を提供するにある。
のであり、その目的とするところは、小型化が図れると
共に、耐環境性にも優れる半導体装置およびその製造方
法を提供するにある。
（課題を解決するための手段） 本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置は、ダイボンディ
ング部の一方に面に半導体チップが接合され、前記ダイ
ボンディング部の周囲に設けられた回路パターンの一方
の面と前記半導体チップとがワイヤボンディングによっ
て電気的に接続され、前記回路パターンの一方の面側
に、前記半導体チップ、ボンディングワイヤおよび回路
パターンが封止樹脂により一体に封止され、前記回路パ
ターンおよび前記ダイボンディング部の他方の面側が、
外部接続用の端子部等の所要個所を除いて、電気的絶縁
性を有する保護コーティングによって被覆されているこ
とを特徴としている。
ング部の一方に面に半導体チップが接合され、前記ダイ
ボンディング部の周囲に設けられた回路パターンの一方
の面と前記半導体チップとがワイヤボンディングによっ
て電気的に接続され、前記回路パターンの一方の面側
に、前記半導体チップ、ボンディングワイヤおよび回路
パターンが封止樹脂により一体に封止され、前記回路パ
ターンおよび前記ダイボンディング部の他方の面側が、
外部接続用の端子部等の所要個所を除いて、電気的絶縁
性を有する保護コーティングによって被覆されているこ
とを特徴としている。
半導体チップ、回路パターン等が一体に樹脂封止され
ていることさら小型化が達成できると共に、回路パター
ン等の他方の面側も、端子部等の所要個所を除いて保護
コーティングによって被覆されているから耐環境性に優
れる。
ていることさら小型化が達成できると共に、回路パター
ン等の他方の面側も、端子部等の所要個所を除いて保護
コーティングによって被覆されているから耐環境性に優
れる。
また本発明に係る半導体装置の製造方法では、金属ベ
ース上に金属層により回路パターンを形成する工程と、
前記金属ベースの回路パターンが形成された一方の面側
に半導体チップを接合する工程と、該半導体チップと前
記回路パターンとをワイヤボンディングによって電気的
に接続する工程と、前記金属ベースの半導体チップが搭
載された一方の面側に、前記半導体チップ、ボンディン
グワイヤおよび回路パターンを一体に樹脂封止する工程
と、前記金属ベースを除去する工程と、前記回路パター
ンの露出する面側を、外部接続用の端子部等の所要個所
を除いて、電気的絶縁性を有する保護コーティングによ
って被覆する工程とを含むことを特徴としている。
ース上に金属層により回路パターンを形成する工程と、
前記金属ベースの回路パターンが形成された一方の面側
に半導体チップを接合する工程と、該半導体チップと前
記回路パターンとをワイヤボンディングによって電気的
に接続する工程と、前記金属ベースの半導体チップが搭
載された一方の面側に、前記半導体チップ、ボンディン
グワイヤおよび回路パターンを一体に樹脂封止する工程
と、前記金属ベースを除去する工程と、前記回路パター
ンの露出する面側を、外部接続用の端子部等の所要個所
を除いて、電気的絶縁性を有する保護コーティングによ
って被覆する工程とを含むことを特徴としている。
この方法によれば小型で耐環境性に優れる半導体装置
を容易に提供できる。
を容易に提供できる。
さらに本発明に係る半導体装置の製造方法では、金属
ベース上に半導体チップを接合する工程と、該半導体チ
ップと前記金属ベース上のボンディング部とをワイヤボ
ンディングによって電気的に接続する工程と、前記金属
ベースの半導体チップが搭載された一方の面側に、前記
半導体チップ、ボンディングワイヤおよびボンディング
部を一体に樹脂封止する工程と、前記金属ベースの所要
部位をエッチングして回路パターンを形成する工程と、
該回路パターンの露出する面側を、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆する工程とを含むことを特徴とし
ている。
ベース上に半導体チップを接合する工程と、該半導体チ
ップと前記金属ベース上のボンディング部とをワイヤボ
ンディングによって電気的に接続する工程と、前記金属
ベースの半導体チップが搭載された一方の面側に、前記
半導体チップ、ボンディングワイヤおよびボンディング
部を一体に樹脂封止する工程と、前記金属ベースの所要
部位をエッチングして回路パターンを形成する工程と、
該回路パターンの露出する面側を、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆する工程とを含むことを特徴とし
ている。
本発明方法では、小型で耐環境性に優れる半導体装置
を容易に提供でき、特に金属ベースをそのまま回路パタ
ーンに形成できるからコストの低減化も図れる。
を容易に提供でき、特に金属ベースをそのまま回路パタ
ーンに形成できるからコストの低減化も図れる。
（実施例） 以下本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
に説明する。
〔第１実施例〕 第１図（ａ）〜（ｅ）は本発明に係る半導体装置の製
造方法を示す説明図である。
造方法を示す説明図である。
第１図（ａ）は金属ベース10に金めっきを施し、金め
っき層によって所要の回路パターンを形成する工程を示
す。なお、金属ベース10は薄平板状に形成した金属板で
あるが、後工程においてエッチング除去する。したがっ
て、金属ベース10にはエッチングによって溶解除去しや
すい金属、たとえば銅等を用いる。
っき層によって所要の回路パターンを形成する工程を示
す。なお、金属ベース10は薄平板状に形成した金属板で
あるが、後工程においてエッチング除去する。したがっ
て、金属ベース10にはエッチングによって溶解除去しや
すい金属、たとえば銅等を用いる。
11は金属ベース10上に所定の回路パターンにしたがっ
て設けたレジストパターンである。12は金めっきによっ
て形成されたダイボンディング部、13は回路パターンで
ある。
て設けたレジストパターンである。12は金めっきによっ
て形成されたダイボンディング部、13は回路パターンで
ある。
レジストパターン11を除去した後、第１図（ｂ）に示
すようにダイボンディングペーストあるいは金−シリコ
ン共晶合金等により、ダイボンディング部12に半導体チ
ップ14を接合し、回路パターン13と半導体チップ14とを
ワイヤボンディングする。15はボンディングワイヤであ
る。
すようにダイボンディングペーストあるいは金−シリコ
ン共晶合金等により、ダイボンディング部12に半導体チ
ップ14を接合し、回路パターン13と半導体チップ14とを
ワイヤボンディングする。15はボンディングワイヤであ
る。
また、所要の回路部位16を回路パターン13の所定位置
に接続する。
に接続する。
次に、半導体チップ14および回路部品16、回路パター
ン13等を樹脂封止する（第１図（ｃ））。17は封止樹脂
である。なお、この樹脂封止の際には図のように金属ベ
ース10の片面側のみを封止する。
ン13等を樹脂封止する（第１図（ｃ））。17は封止樹脂
である。なお、この樹脂封止の際には図のように金属ベ
ース10の片面側のみを封止する。
次に、金属ベース10全体をエッチングして除去する。
金属ベース10上にあらかじめ設けておいた金めっき層は
このエッチング処理によっては除去されないから、金め
っき層、すなわちダイボンディング部12、回路パターン
13はそのまま封止樹脂17に接合されて残る。こうして、
第１図（ｄ）に示す半導体装置が得られる。
金属ベース10上にあらかじめ設けておいた金めっき層は
このエッチング処理によっては除去されないから、金め
っき層、すなわちダイボンディング部12、回路パターン
13はそのまま封止樹脂17に接合されて残る。こうして、
第１図（ｄ）に示す半導体装置が得られる。
なお、回路パターン13等は金めっき層に限らず、上記
製造方法からわかるように、金属ベース10をエッチング
除去する際に侵されない金属、すなわち非エッチング金
属層によって形成すればよい。
製造方法からわかるように、金属ベース10をエッチング
除去する際に侵されない金属、すなわち非エッチング金
属層によって形成すればよい。
上記方法によって得られた半導体装置は半導体チップ
14および回路部品16等が樹脂封止され、ダイボンディン
グ部12および回路パターン13等に金めっき層部分が露出
している。そこで、第１図（ｅ）のように、外部接続用
の端子部18等を除いて保護コーティング19によって回路
パターン13等を被覆して保護するようにする。
14および回路部品16等が樹脂封止され、ダイボンディン
グ部12および回路パターン13等に金めっき層部分が露出
している。そこで、第１図（ｅ）のように、外部接続用
の端子部18等を除いて保護コーティング19によって回路
パターン13等を被覆して保護するようにする。
〔第２実施例〕 第２図（ａ）〜（ｅ）は半導体装置の他の製造方法を
示す説明図である。
示す説明図である。
図で10は金属ベースで、上記例と同様に銅の薄平板を
用いる。第２図（ａ）は金属ベース10の所定位置に半導
体チップ14を接合した状態である。半導体チップ14はダ
イボンディングペーストを用いる方法、あるいは金−シ
リコン共晶合金による方法等によって接合できる。金−
シリコン共晶合金による場合はあらがじめ金属ベース10
に金めっきを施す。
用いる。第２図（ａ）は金属ベース10の所定位置に半導
体チップ14を接合した状態である。半導体チップ14はダ
イボンディングペーストを用いる方法、あるいは金−シ
リコン共晶合金による方法等によって接合できる。金−
シリコン共晶合金による場合はあらがじめ金属ベース10
に金めっきを施す。
次に、第２図（ｂ）に示すように、半導体チップ14と
金属ベース10とをワイヤボンディングする。15はボンデ
ィングワイヤである。ボンディングワイヤ15が接合され
る金属ベース10のボンディング部20には、金めっき等を
施して確実なボンディング性が得られるようにする。
金属ベース10とをワイヤボンディングする。15はボンデ
ィングワイヤである。ボンディングワイヤ15が接合され
る金属ベース10のボンディング部20には、金めっき等を
施して確実なボンディング性が得られるようにする。
なお、回路部品16も金属ベース10の所定位置に接合す
る。
る。
次に、前記半導体チップ12および回路部品20等を樹脂
封止する。この樹脂封止の際には、半導体チップ14が搭
載されている金属ベース10の片面側のみ樹脂封止し、前
記ボンディングワイヤ15等もすべて封止する（第２図
（ｃ））。この状態で、封止体の下面に金属ベース10が
露出する。
封止する。この樹脂封止の際には、半導体チップ14が搭
載されている金属ベース10の片面側のみ樹脂封止し、前
記ボンディングワイヤ15等もすべて封止する（第２図
（ｃ））。この状態で、封止体の下面に金属ベース10が
露出する。
次に、金属ベース10の下面にレジストを塗布し、露光
してレジストパターン21を形成する。（第１図
（ｄ））。このレジストパターン21は金属ベース10をエ
ッチングすることによって、ダイボンディング部22、回
路パターン23を形成するためのものである。
してレジストパターン21を形成する。（第１図
（ｄ））。このレジストパターン21は金属ベース10をエ
ッチングすることによって、ダイボンディング部22、回
路パターン23を形成するためのものである。
したがって、レジストパターン21は前記ボンディング
部20および回路部品16等の配置位置に合わせて形成する
必要がある。
部20および回路部品16等の配置位置に合わせて形成する
必要がある。
金属ベース10をエッチングしてダイボンディング部22
および回路パターン23を形成した後、回路パターン23を
保護するための保護コーティング19を施す。保護コーテ
ィング19は外部接続用の端子部18を露出させてコーティ
ングするものとし、この後、端子部18に金めっきを施し
て端子部18を被覆する（第２図（ｅ））。
および回路パターン23を形成した後、回路パターン23を
保護するための保護コーティング19を施す。保護コーテ
ィング19は外部接続用の端子部18を露出させてコーティ
ングするものとし、この後、端子部18に金めっきを施し
て端子部18を被覆する（第２図（ｅ））。
なお、ダイボンディング部22および回路パターン23の
耐環境性を得るため、上記方法とは逆に、ダイボンディ
ング部22および回路パターン23に金めっきを施してから
保護コーティング19を施すようにしてもよい。
耐環境性を得るため、上記方法とは逆に、ダイボンディ
ング部22および回路パターン23に金めっきを施してから
保護コーティング19を施すようにしてもよい。
また、上記方法で用いる金属ベース10としては電解銅
箔が有効に使用できる。この電解銅箔はその表面が複雑
な凹凸形状を有する粗面として形成されるもので、粗面
を封止樹脂との接合側とすることにより、アンカー効果
によって回路パターン23と強固に接合させることができ
る。この場合、金属ベース10のワイヤボンディング部20
にはあらかじめ平滑処理および金めっき等を施しておく
とよい。
箔が有効に使用できる。この電解銅箔はその表面が複雑
な凹凸形状を有する粗面として形成されるもので、粗面
を封止樹脂との接合側とすることにより、アンカー効果
によって回路パターン23と強固に接合させることができ
る。この場合、金属ベース10のワイヤボンディング部20
にはあらかじめ平滑処理および金めっき等を施しておく
とよい。
こうして、半導体チップおよび所要な回路部品等が一
体的に封止された半導体装置が得られる。
体的に封止された半導体装置が得られる。
上記実施例で得られた半導体装置は、各種製品、用途
に応じて所要の回路パターンを形成し、所要の回路部品
を搭載することにより、必要な機能を有するモジュール
として設計して製造でき、各種機器に搭載して効果的に
利用することができる。また、第１図、第２図に示した
ように半導体チップは回路パターンに接続されているだ
けで、回路基板を要しないから、装置の小形化、薄形化
にきわめて効果的である。これによって、ICカードのよ
うな小形商品にも容易に応用利用することが可能とな
る。
に応じて所要の回路パターンを形成し、所要の回路部品
を搭載することにより、必要な機能を有するモジュール
として設計して製造でき、各種機器に搭載して効果的に
利用することができる。また、第１図、第２図に示した
ように半導体チップは回路パターンに接続されているだ
けで、回路基板を要しないから、装置の小形化、薄形化
にきわめて効果的である。これによって、ICカードのよ
うな小形商品にも容易に応用利用することが可能とな
る。
また、上記製造方法ではワイヤボンディング法によっ
ているから、製造上の信頼性が高いと共に、製造も容易
であるという利点がある。さらに、リードフレームを用
いる場合等とくらべて、回路パターンを高密度に形成す
ることができ、高集積化された半導体チップを容易に搭
載することが可能となる。
ているから、製造上の信頼性が高いと共に、製造も容易
であるという利点がある。さらに、リードフレームを用
いる場合等とくらべて、回路パターンを高密度に形成す
ることができ、高集積化された半導体チップを容易に搭
載することが可能となる。
以上、本発明について好適な実施例を挙げて種々説明
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
したが、本発明はこの実施例に限定されるものではな
く、発明の精神を逸脱しない範囲内で多くの改変を施し
得るのはもちろんのことである。
（発明の効果） 本発明に係る半導体装置では、半導体チップ、回路パ
ターン等が一体に樹脂封止されていることから小型化が
達成できると共に、回路パターン等の他方の面側も、端
子部等の所要個所を除いて保護コーティングによって被
覆されているから耐環境性に優れる。
ターン等が一体に樹脂封止されていることから小型化が
達成できると共に、回路パターン等の他方の面側も、端
子部等の所要個所を除いて保護コーティングによって被
覆されているから耐環境性に優れる。
また本発明方法では、小型で耐慣用性に優れる半導体
装置を容易に提供でき、特に金属ベースをそのまま回路
パターンに形成すれば、コストの低減化も図れる。
装置を容易に提供でき、特に金属ベースをそのまま回路
パターンに形成すれば、コストの低減化も図れる。
第１図は本発明に係る半導体装置の製造方法を示す説明
図、第２図は他の製造方法を示す説明図である。 10……金属ベース、11……レジストパターン、12……ダ
イボンディング部、13……回路パターン、14……半導体
チップ、15……ボンディングワイヤ、16……回路部品、
17……封止樹脂、18……端子部、19……保護コーティン
グ、20……ボンディング部、21……レジストパターン、
22……ダイボンディング部、23……回路パターン、24…
…金めっき。
図、第２図は他の製造方法を示す説明図である。 10……金属ベース、11……レジストパターン、12……ダ
イボンディング部、13……回路パターン、14……半導体
チップ、15……ボンディングワイヤ、16……回路部品、
17……封止樹脂、18……端子部、19……保護コーティン
グ、20……ボンディング部、21……レジストパターン、
22……ダイボンディング部、23……回路パターン、24…
…金めっき。
Claims (3)
- 【請求項１】ダイボンディング部の一方の面に半導体チ
ップが接合され、 前記ダイボンディング部の周囲に設けられた回路パター
ンの一方の面と前記半導体チップとがワイヤボンディン
グによって電気的に接続され、 前記回路パターンの一方の面側に、前記半導体チップ、
ボンディングワイヤおよび回路パターンが封止樹脂によ
り一体に封止され、 前記回路パターンおよび前記ダイボンディング部の他方
の面側が、外部接続用の端子部等の所要個所を除いて、
電気的絶縁性を有する保護コーティングによって被覆さ
れていることを特徴とする半導体装置。 - 【請求項２】金属ベース上に金属層により回路パターン
を形成する工程と、 前記金属ベースの回路パターンが形成された一方の面側
に半導体チップを接合する工程と、 該半導体チップと前記回路パターンとをワイヤボンディ
ングによって電気的に接続する工程と、 前記金属ベースに半導体チップが搭載された一方の面側
に、前記半導体チップ、ボンディングワイヤおよび回路
パターンを一体に樹脂封止する工程と、 前記金属ベースを除去する工程と、 前記回路パターンの露出する面側を、外部接続用の端子
部等の所要個所を除いて、電気的絶縁性を有する保護コ
ーティングによって被覆する工程と を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】金属ベース上に半導体チップを接合する工
程と、 該半導体チップと前記金属ベース上のボンディング部と
をワイヤボンディングによって電気的に接続する工程
と、 前記金属ベースの半導体チップが搭載された一方の面側
に、前記半導体チップ、ボンディングワイヤおよびボン
ディング部を一体に樹脂封止する工程と、 前記金属ベースの所要部位をエッチングして回路パター
ンを形成する工程と、 該回路パターンの露出する面側を、外部接続用の端子部
等の所要個所を除いて、電気的絶縁性を有する保護コー
ティングによって被覆する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231134A JP2781018B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1231134A JP2781018B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0394431A JPH0394431A (ja) | 1991-04-19 |
| JP2781018B2 true JP2781018B2 (ja) | 1998-07-30 |
Family
ID=16918815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1231134A Expired - Fee Related JP2781018B2 (ja) | 1989-09-06 | 1989-09-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2781018B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042087B2 (en) | 2000-06-08 | 2006-05-09 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| US7091606B2 (en) | 2000-01-31 | 2006-08-15 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device and semiconductor module |
| US7125798B2 (en) | 2000-01-31 | 2006-10-24 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3529507B2 (ja) * | 1995-09-04 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置 |
| US6821821B2 (en) | 1996-04-18 | 2004-11-23 | Tessera, Inc. | Methods for manufacturing resistors using a sacrificial layer |
| US6001671A (en) * | 1996-04-18 | 1999-12-14 | Tessera, Inc. | Methods for manufacturing a semiconductor package having a sacrificial layer |
| KR100214555B1 (ko) * | 1997-02-14 | 1999-08-02 | 구본준 | 반도체 패키지의 제조방법 |
| US6583444B2 (en) | 1997-02-18 | 2003-06-24 | Tessera, Inc. | Semiconductor packages having light-sensitive chips |
| JPH11121646A (ja) * | 1997-10-14 | 1999-04-30 | Hitachi Cable Ltd | 半導体パッケ−ジおよびその製造方法 |
| JP3521758B2 (ja) * | 1997-10-28 | 2004-04-19 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6451627B1 (en) * | 1999-09-07 | 2002-09-17 | Motorola, Inc. | Semiconductor device and process for manufacturing and packaging a semiconductor device |
| US7173336B2 (en) | 2000-01-31 | 2007-02-06 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| JP3706533B2 (ja) | 2000-09-20 | 2005-10-12 | 三洋電機株式会社 | 半導体装置および半導体モジュール |
| JP2008215498A (ja) * | 2007-03-05 | 2008-09-18 | Nsk Warner Kk | 湿式多板摩擦係合装置 |
| CN102376672B (zh) * | 2011-11-30 | 2014-10-29 | 江苏长电科技股份有限公司 | 无基岛球栅阵列封装结构及其制造方法 |
| CN102683315B (zh) * | 2011-11-30 | 2015-04-29 | 江苏长电科技股份有限公司 | 滚镀四面无引脚封装结构及其制造方法 |
| US10698005B2 (en) * | 2017-04-20 | 2020-06-30 | Asahi Kasei Microdevices Corporation | Magnetic detection device, current detection device, method for manufacturing magnetic detection device, and method for manufacturing current detection device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59208756A (ja) * | 1983-05-12 | 1984-11-27 | Sony Corp | 半導体装置のパツケ−ジの製造方法 |
-
1989
- 1989-09-06 JP JP1231134A patent/JP2781018B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091606B2 (en) | 2000-01-31 | 2006-08-15 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device and semiconductor module |
| US7125798B2 (en) | 2000-01-31 | 2006-10-24 | Sanyo Electric Co., Ltd. | Circuit device and manufacturing method of circuit device |
| US7042087B2 (en) | 2000-06-08 | 2006-05-09 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0394431A (ja) | 1991-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2781018B2 (ja) | 半導体装置およびその製造方法 | |
| JP2840316B2 (ja) | 半導体装置およびその製造方法 | |
| US6291271B1 (en) | Method of making semiconductor chip package | |
| US6528876B2 (en) | Semiconductor package having heat sink attached to substrate | |
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US6025650A (en) | Semiconductor device including a frame terminal | |
| US6162664A (en) | Method for fabricating a surface mounting type semiconductor chip package | |
| US7176062B1 (en) | Lead-frame method and assembly for interconnecting circuits within a circuit module | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| JP2781020B2 (ja) | 半導体装置およびその製造方法 | |
| JP3059097B2 (ja) | 電子回路盤とその製造方法 | |
| JPH06236946A (ja) | ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス | |
| JP2840317B2 (ja) | 半導体装置およびその製造方法 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JP2781019B2 (ja) | 半導体装置およびその製造方法 | |
| US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
| JP3137323B2 (ja) | 半導体装置及びその製造方法 | |
| JP2813588B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11145322A (ja) | 半導体装置 | |
| JP2794262B2 (ja) | 電子回路パッケージ | |
| JP3499392B2 (ja) | 半導体装置 | |
| JP3421478B2 (ja) | 半導体装置及びその製造方法 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2813587B2 (ja) | 半導体装置およびその製造方法 | |
| JP2784248B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |