JP2794262B2 - 電子回路パッケージ - Google Patents

電子回路パッケージ

Info

Publication number
JP2794262B2
JP2794262B2 JP5237385A JP23738593A JP2794262B2 JP 2794262 B2 JP2794262 B2 JP 2794262B2 JP 5237385 A JP5237385 A JP 5237385A JP 23738593 A JP23738593 A JP 23738593A JP 2794262 B2 JP2794262 B2 JP 2794262B2
Authority
JP
Japan
Prior art keywords
electronic
molding resin
circuit
present
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5237385A
Other languages
English (en)
Other versions
JPH0766570A (ja
Inventor
孝浩 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP5237385A priority Critical patent/JP2794262B2/ja
Publication of JPH0766570A publication Critical patent/JPH0766570A/ja
Application granted granted Critical
Publication of JP2794262B2 publication Critical patent/JP2794262B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor

Landscapes

  • Casings For Electric Apparatus (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子回路を封入し、小
型部品化した電子回路パッケージに関するものである。
【0002】
【従来の技術】電子回路は増々微細且小型化し、取扱い
も微妙になってきており、近年では電子回路をパッケー
ジに封入し、小型部品化して堅牢に而も取扱いを容易に
している。
【0003】図14、図15に於いて、従来の電子回路
パッケージについて説明する。
【0004】配線基板1の両面に各種電子部品2を半田
付けにより実装し、電子部品が実装された配線基板1を
金属製の底箱3、蓋箱4から成るシールドケースに収納
させ電子回路パッケージとしたものである。尚、図中5
は他の配線基板等に装着する為のリード線である。
【0005】又、図16、図17は他の従来例を示すも
のであり、予め配線パターン6が形成されているセラミ
ック等の絶縁材料から成る箱状のパッケージ7に電子部
品2を実装し、配線パターン6と電子部品2との接続は
半田付け、或は導電樹脂により行い、回路素子について
は、ワイヤーボンディングによりワイヤー接続等を行っ
ていた。
【0006】
【発明が解決しようとする課題】ところが上記した従来
の電子回路パッケージでは以下に述べる様な不具合があ
った。
【0007】先ず前者に於いては、底箱3、蓋箱4をそ
れぞれ個別に製作せねばならず、又配線基板の厚み、パ
ッケージ化した場合に配線基板の上下に短絡防止の為空
間を設けなければならない等、薄型化の障害になる。
【0008】更に、後者では図17で示される様に、回
路素子2を実装する際、ワイヤ接続をするがワイヤルー
プ形状の制約から、パッケージ7の凹部空間深さが制限
され、薄形化の障害となり、又電子部品と配線パターン
6との接続を半田付け等で行っているので配線面に半田
付け用のパッドが必要となり、高密度化が難しく、小型
化の障害となる。更に、前記した様に回路素子2の接続
をワイヤボンディングで行っている為、金線、アルミニ
ウム線を必要とし、製品価格低減の障害となり、又電子
部品の実装を半田付け若しくは導電樹脂により、又回路
素子についてはワイヤボンディングで行う等、異なる工
法を用いているので、製品品質の低下を招き、又製造時
に組立て工数が掛かり製品価格低減の障害になってい
た。
【0009】本発明は斯かる実情に鑑み、小型薄形で而
も安価な電子回路パッケージを提供しようとするもので
ある。
【0010】
【課題を解決するための手段】本発明は、電子部品、回
路素子等を電極面が露出する様成形樹脂に埋設し、該成
形樹脂に成形した配線パターンで回路構成した電子回路
パッケージに於いて、前記配線パターンがパターニング
した面に更に電子部品を実装可能な様形成され、前記成
形樹脂の電子部品、回路素子等が埋設されていない面に
シールド導体層を形成したことを特徴とし、又、成形樹
脂に凹部を形成し、該凹部底面に前記電子部品、回路素
子等を電極面が露出する様埋設し、前記成形樹脂に成形
した配線パターンで回路構成し、該成形樹脂が電子機器
のケースを構成したことを特徴とするものである。
【0011】
【作用】高密度の部品実装が可能となると共に電子機器
のケース自体に電子部品、回路素子を内蔵させることが
可能となり、電子機器自体の小型、薄型化が図れると共
にシールドパッケージとしても使用可能となる。
【0012】
【実施例】以下、図面を参照しつつ本発明の一実施例を
説明する。
【0013】部品仮固定用治具板10の上に溶解性の仮
固定樹脂(レジスト液、又は熱硬化型接着剤等)11を
薄く塗布する(図1参照)。前記仮固定樹脂11の上に
電子部品、回路素子2を電極面を下(前記仮固定樹脂1
1側)にして載置する。前記仮固定樹脂11を加熱硬化
させ、前記電子部品、回路素子2を仮固定する(図2参
照)。
【0014】電子部品、回路素子2が固定された前記部
品仮固定用治具板10を射出成形型12に嵌込み(図3
参照)、非溶解性の成形樹脂13によりモールドし、固
化後前記射出成形型12より取出し(図4参照)、前記
部品仮固定用治具板10を取外す(図5参照)。
【0015】前記仮固定樹脂11を溶解除去し、電子部
品、回路素子2の電極面を露出させる(図6参照)。電
極を露出させた面に、蒸着、メッキ、金属箔貼付け、印
刷等所要の手段により導体層14を形成する(図7参
照)。
【0016】前記導体層14を露光、エッチングにより
配線パターン14′を形成し(図8参照)、更に前記配
線パターン14′の上に絶縁層15を形成する。而し
て、電子部品、回路素子2は成形樹脂13によりパッケ
ージ化された状態となり、パッケージ化の為の底箱、蓋
箱等のケース、パッケージを必要としない。
【0017】図10は本発明の電子回路パッケージの斜
視図を示し、図11は両面に電子部品、回路素子2を実
装し、両面の回路をスルーホール16で接続した例を示
している。図10中、18は外部接続用電極を示す。
【0018】図12は成形樹脂13に凹部を形成し、凹
部底面に電子部品、回路素子2を実装し、更にパターニ
ングした面にIC17を実装した例を示している。又、
前記成形樹脂13を電子機器のケースの一部とすること
も可能であり、図13はカード型電子機器のケース本体
を前記成形樹脂13で形成したものである。更に図12
で示す様に、成形樹脂13の外面にメッキ、蒸着等でシ
ールド導体層14″を形成すれば、シールドパッケージ
としても使用可能となる。
【0019】尚、仮固定樹脂に代え、耐熱性の粘着テー
プ(フィルム)を部品仮固定用治具板10に貼付け、該
粘着テープ(フィルム)に電子部品、回路素子を接着す
る様にしてもよい。粘着テープ(フィルム)を使用した
場合は加熱する必要はなく、粘着テープ(フィルム)を
除去する場合、更に剥離するだけでよい。
【0020】
【発明の効果】以上述べた如く本発明によれば、高密度
の部品実装が可能となり、一層の小型、薄型化が図れ
と共にシールドパッケージとしても使用することが可能
となる。更に製品のケース自体に電子部品、回路素子を
内蔵させることも可能となり、製品自体の小型、薄型化
を促進でき、更に又部品の接続を半田付け、ワイヤボン
ディングをしないで一括接続が可能であるので作業工
程、作業工数の低減が図れると共に信頼性を向上させる
ことができるという優れた効果を発揮できる。
【図面の簡単な説明】
【図1】本発明の一実施例の作業工程を示す説明図であ
る。
【図2】同前本発明の一実施例の作業工程を示す説明図
である。
【図3】同前本発明の一実施例の作業工程を示す説明図
である。
【図4】同前本発明の一実施例の作業工程を示す説明図
である。
【図5】同前本発明の一実施例の作業工程を示す説明図
である。
【図6】同前本発明の一実施例の作業工程を示す説明図
である。
【図7】同前本発明の一実施例の作業工程を示す説明図
である。
【図8】同前本発明の一実施例の作業工程を示す説明図
である。
【図9】同前本発明の一実施例の作業工程を示す説明図
である。
【図10】本発明の応用例を示す斜視図である。
【図11】本発明の他の応用例を示す断面図である。
【図12】本発明の更に他の応用例を示す断面図であ
る。
【図13】本発明の更に他の応用例を示す断面図であ
る。
【図14】従来例の分解斜視図である。
【図15】該従来例の断面図である。
【図16】他の従来例の分解斜視図である。
【図17】該他の従来例の断面図である。
【符号の説明】
10 部品仮固定用治具板 11 仮固定樹脂 13 成形樹脂 14 導体層 14′ 配線パターン 15 絶縁層 16 スルーホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/00 H05K 3/28 H05K 5/00 H05K 7/06

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子部品、回路素子等を電極面が露出す
    る様成形樹脂に埋設し、該成形樹脂に成形した配線パタ
    ーンで回路構成した電子回路パッケージに於いて、前記
    配線パターンがパターニングした面に更に電子部品を実
    装可能な様形成され、前記成形樹脂の電子部品、回路素
    子等が埋設されていない面にシールド導体層を形成し
    ことを特徴とする電子回路パッケージ。
  2. 【請求項2】 成形樹脂に凹部を形成し、該凹部底面に
    前記電子部品、回路素子等を電極面が露出する様埋設
    し、前記成形樹脂に成形した配線パターンで回路構成
    し、該成形樹脂が電子機器のケースを構成する様にした
    請求項1の電子回路パッケージ。
JP5237385A 1993-08-30 1993-08-30 電子回路パッケージ Expired - Fee Related JP2794262B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5237385A JP2794262B2 (ja) 1993-08-30 1993-08-30 電子回路パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5237385A JP2794262B2 (ja) 1993-08-30 1993-08-30 電子回路パッケージ

Publications (2)

Publication Number Publication Date
JPH0766570A JPH0766570A (ja) 1995-03-10
JP2794262B2 true JP2794262B2 (ja) 1998-09-03

Family

ID=17014610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5237385A Expired - Fee Related JP2794262B2 (ja) 1993-08-30 1993-08-30 電子回路パッケージ

Country Status (1)

Country Link
JP (1) JP2794262B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359550B2 (ja) * 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
JP6354285B2 (ja) 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP6500572B2 (ja) 2015-04-14 2019-04-17 オムロン株式会社 回路構造体
JP6693441B2 (ja) 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP6879229B2 (ja) * 2018-02-28 2021-06-02 オムロン株式会社 センサ装置、メダル選別装置および遊技機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255991A (ja) * 1987-04-14 1988-10-24 古河電気工業株式会社 モ−ルドプリント配線板
JPH07101772B2 (ja) * 1989-06-30 1995-11-01 愛知電機株式会社 立体配線回路基板の製造方法
JPH0744320B2 (ja) * 1989-10-20 1995-05-15 松下電器産業株式会社 樹脂回路基板及びその製造方法

Also Published As

Publication number Publication date
JPH0766570A (ja) 1995-03-10

Similar Documents

Publication Publication Date Title
US4750092A (en) Interconnection package suitable for electronic devices and methods for producing same
JP2981141B2 (ja) グリッドアレイ・プラスチックパッケージ、およびその製造方法、およびその製造に使用されるプラスチック積層体、およびその製造方法
JPH03165545A (ja) 高性能オーバーモールド型電子デバイス及びその製造方法
JP2781018B2 (ja) 半導体装置およびその製造方法
US4907061A (en) Electronic device
JP2794262B2 (ja) 電子回路パッケージ
US7084499B2 (en) Semiconductor package and method for making the same
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2823066B2 (ja) Bga型半導体装置
JP2632762B2 (ja) 半導体素子搭載用基板の製造方法
JP3101043B2 (ja) プラスチックicチップキャリア及びその製造方法
JP2810130B2 (ja) 半導体パッケージ
JP2813588B2 (ja) 半導体装置およびその製造方法
KR100195510B1 (ko) 칩 카드
JPH11163197A (ja) 半導体実装用基板
JP2541494B2 (ja) 半導体装置
JP2784248B2 (ja) 半導体装置の製造方法
JP2813587B2 (ja) 半導体装置およびその製造方法
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP2654033B2 (ja) 半導体ic装置
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JP2784209B2 (ja) 半導体装置
JPH07326690A (ja) 半導体装置用パッケージおよび半導体装置
JPS5923432Y2 (ja) 半導体装置
JPH01128892A (ja) 半導体ic装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees