JP6500572B2 - 回路構造体 - Google Patents

回路構造体 Download PDF

Info

Publication number
JP6500572B2
JP6500572B2 JP2015082806A JP2015082806A JP6500572B2 JP 6500572 B2 JP6500572 B2 JP 6500572B2 JP 2015082806 A JP2015082806 A JP 2015082806A JP 2015082806 A JP2015082806 A JP 2015082806A JP 6500572 B2 JP6500572 B2 JP 6500572B2
Authority
JP
Japan
Prior art keywords
electronic component
groove
circuit structure
molded body
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015082806A
Other languages
English (en)
Other versions
JP2016201521A (ja
Inventor
若浩 川井
若浩 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2015082806A priority Critical patent/JP6500572B2/ja
Application filed by Omron Corp filed Critical Omron Corp
Priority to PCT/JP2016/058891 priority patent/WO2016167081A1/ja
Priority to KR1020197037715A priority patent/KR102163907B1/ko
Priority to US15/562,921 priority patent/US10334733B2/en
Priority to EP16779872.7A priority patent/EP3285287A4/en
Priority to CN201680017265.XA priority patent/CN107431046B/zh
Priority to KR1020177026486A priority patent/KR102062065B1/ko
Priority to TW105109375A priority patent/TWI677266B/zh
Publication of JP2016201521A publication Critical patent/JP2016201521A/ja
Application granted granted Critical
Publication of JP6500572B2 publication Critical patent/JP6500572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、電子部品が埋設されている樹脂成型体を有する回路構造体に関する。
近年、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）を、薄型、軽量、小型、かつ高耐水性のウエアラブルな製品として低コストで実現する需要が高まっている。
通常、このような電子機器は、受動部品（抵抗、コンデンサ等）、能動部品（ＬＳＩ、ＩＣ等）、電源装置（電池等）、表示装置（ＬＥＤ等）、それからその他の電子部品（センサ、スイッチ等）を、プリント回路基板上に組み込むことによって構築されている。従来、このようなプリント回路基板は、ガラス繊維によって強化されたエポキシ樹脂製の板（ガラスエポキシ基板）上、またはポリイミド製のシート（フレキシブルプリント基板）上に積層された銅箔をエッチングすることによって配線回路を形成する方法によって製造される。さら、この基板上の配線回路に、はんだ、導電性接着剤、または金属ワイヤ等を用いることによって、他の電子部品が実装される。
しかし、ガラスエポキシ基板またはフレキシブルプリント基板に積層された銅箔をエッチングすることによって配線回路が形成される従来のプリント回路基板では、材料費および加工費等のコストが高くなる課題がある。さらに、エッチング加工による廃液が環境に与える負荷も大きい。また、はんだ、導電性接着剤、または金属ワイヤ等を用いた電子部品の実装でも、材料費および加工費等のコストが高価になる課題がある。
さらに、このようなプリント回路基板上に複数の電子部品を実装するためには、各電子部品間に一定以上のスペースを設ける必要があるので、基板が大型化する課題がある。また、プリント基板を樹脂製筐体などの構造部品に取り付ける際、基板−構造部品間にある程度のスペースを要するので、製品の厚みが増したり、あるいは製品の小型化に限界が生じたりするといった課題がある。
以上のように、電子機器の薄型、小型化、および低コスト化を実現するためには、従来の常用されていたプリント回路基板を使わずに済む電子部品の組み立て方法が必要である。
従来、このようなプリント回路基板を不要とする電子機器を実現するための技術の例が、特許文献１〜３に開示されている。これらの文献に開示された技術の概要を以下に記す。
特許文献１：電子部品、回路素子等を電極面が露出する様成形樹脂に埋設し、該成形樹脂に成形した配線パターンで回路構成したことを特徴とする電子回路パッケージ。
特許文献２：携帯型電子機器の外装部品であって、外装本体と、前記外装本体の内側面側に電極が露出する状態で埋め込まれた電子部品と、前記内側面に配置されて前記電子部品の電極に接続された回路と、を備えることを特徴とする外装部品。
特許文献３：少なくとも一部が樹脂成形品で構成された筐体と、該筐体内に実装される電子部品と、を備える電子部品実装装置であって、前記電子部品は、該電子部品の電極が露出された状態で、前記樹脂成形品内に埋め込まれており、露出した電極に配線が電気的に接続されていることを特徴とする電子部品実装装置。
特開平成７−６６５７０号公報（１９９５年３月１０日公開） 特開２００４−１１１５０２号公報（２００４年４月日公開） 特開２０１０−２７２７５６号公報（２０１０年１２月２日公開）
これらの従来技術が抱える課題について、図６を参照して以下に説明する。図６は、従来技術の課題を説明するための図である。図６の（ａ）に、従来技術に係る回路構造体１０１の構成を示す。回路構造体１０１は、樹脂製の樹脂成型体１０２、電子部品１０３、および配線１４１，１４２を備えている。電子部品１０３は２つの電極１３１，１３２を備えており、樹脂成型体１０２に埋設されている。電極１３１に配線１４１が接続され、電極１３２に配線１４２が接続されている。配線１４１，１４２はいずれも金属製である。
図６の（ｂ）に、従来技術に係る回路構造体１０１における配線１４１，１４２の断線発生を示す。一般に樹脂および金属は互いに異なる線膨張係数を有する。図６の（ｂ）に示すような膨張または収縮の形状変化１５１，１５２が樹脂成型体１０２に生じると、樹脂製の樹脂成型体１０２と金属製の電極１３１，１３２との間に亀裂１６１，１６２が生じる。これにより、配線１４１における亀裂１６１と重畳する箇所に断線が生じ、同様に、配線１４２における亀裂１６２に重畳する箇所にも断線が生じる。
本発明は前記の課題を解決するためになされたものである。そしてその目的は、樹脂成型体に形状変化による配線の断線が生じ難い回路構造体を提供することにある。
本発明に係る回路構造体は、上記の課題を解決するために、電極を有する電子部品と、前記電子部品が埋設された樹脂成型体と、前記電極に接続される配線とを有する回路構造体であって、前記樹脂成型体における前記電子部品の周囲に溝が形成されており、前記配線は、前記溝内を通過するように設けられていることを特徴としている。
上記の構成によれば、樹脂成型体における配線の下部に、膨張または収縮の形状変化が生じても、それに追随して溝の形状が追随して変化する。そのため、樹脂成型体の形状変化によって生じた力が溝の形状変化によって分散され、配線における一点に集中して作用することがない。これにより配線の断線発生を生じ難くすることができる。
本発明に係る回路構造体では、前記配線は、前記溝内に充填されるように設けられていることが好ましい。
上記の構成によれば、樹脂成型体における配線の下部に、膨張または収縮の形状変化が生じても、それに追随して配線における溝への充填箇所の形状が配線材料の展性によって、樹脂成型体の形状変化に追随して変化する。したがって、樹脂成型体の形状変化による配線の断線が生じ難くなる。
本発明に係る回路構造体では、前記配線における前記溝に対応する位置に、前記溝の底部に向かう凹み部が形成されていることが好ましい。
上記の構成によれば、樹脂成型体の形状変化に追随して凹み部の形状も変化するので、樹脂成型体の形状変化による配線の断線をさらに生じ難くすることができる。
本発明の態様４に係る回路構造体は、上記態様１〜３のいずれかにおいて、前記溝内において前記配線と前記電子部品との間に設けられる少なくとも１つの導電層をさらに備えていることが好ましい。
上記の構成によれば、配線と電極との直接接続に難がある場合でも、導電層を介して配線を電極に問題なく接続することができる。
本発明に係る製造方法は、上記の課題を解決するために、電極を有する電子部品を接着性の液状層が表面に塗布されたシートに配置した際の前記液状層の濡れ上がりによって、前記電子部品の周囲に濡れ上がり部を形成する工程と、前記濡れ上がり部を硬化する工程と、前記濡れ上がり部が硬化された後、前記シートにおける前記電子部品の配置面に樹脂材料を射出成型する工程と、前記シートと共に前記濡れ上がり部を剥離することによって、前記電子部品の周囲に前記濡れ上がり部に応じた溝が配置された樹脂成型体を形成する工程と、前記電極に接続される配線を、前記溝を通過するように形成する工程とを有することを特徴としている。
上記の構成によれば、樹脂成型体の形状変化による配線の断線が生じ難い回路構造体を製造することができる。
本発明の一態様によれば、樹脂成型体の形状変化による配線の断線が生じ難い回路構造体を提供することができる。
本発明の実施形態１に係る回路構造体の要部構成を示す図である。 本発明の実施形態１に係る回路構造体の製造方法を示す図である。 本発明の実施形態２に係る回路構造体の要部構成を示す図である。 本発明の実施形態２に係る回路構造体の製造方法を示す図である。 本発明の実施形態３に係る回路構造体の要部構成を示す図である。 従来技術の課題を説明するための図である。
〔実施形態１〕
本発明の実施形態１について、図１および２に基づいて以下に説明する。
（回路構造体１の構成）
図１は、本発明の実施形態１に係る回路構造体１の要部構成を示す図である。図１の（ａ）は回路構造体１の上面図であり、（ｂ）は回路構造体１の側部断面図である。図１の（ａ）に示すように、回路構造体１は、樹脂成型体２、電子部品３、および配線４１，４２を備えている。
回路構造体１は、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）などの各種の機器に組み込まれ、当該機器の主要なまたは補助的な機能を担う部分である。回路構造体１には複数の電子部品３を組み込むことができるので、同等の機能を実現する従来のプリント基板ベースの回路構造に比べて、そのサイズを小さくすることができる。これにより回路構造体１は、それが組み込まれる各種機器を、薄型、軽量、かつ小型のウエアラブルな製品として実現することに寄与する。
樹脂成型体２は、ＡＢＳ樹脂（アクリロニトリル・ブタジエン・スチレン樹脂）などの樹脂材料によって構成される樹脂製の基体であり、その表面に、電子部品３が埋設される形で配置されている。
電子部品３は、回路構造体１に形成される１つの電子回路を構成する回路要素である。電子部品３は、受動部品（たとえば抵抗、コンデンサ等）または能動部品（ＬＳＩ、ＩＣ等）であり得る。電子部品３は、樹脂成型体２のある面における各端部から一定距離を置いた箇所に埋設されている。電子部品３は一対の電極３１，３２を備えている。樹脂成型体２における電子部品３の埋設箇所の周囲に、一定の幅および深さの溝２１が形成されている。溝２１の幅および深さは、回路構造体１を構成する電子部品３および樹脂成型体２の種類およびサイズに応じて適宜定められる。電極３１，３２の一面は樹脂成型体２から露出しており、それらの露出面において電極３１，３２が配線４１，４２の一端に接続されている。
配線４１，４２は、樹脂成型体２における電子部品３の埋設面に形成される。配線４１，４２は各種の導電性材料（金、銀、銅等）によって構成された導電性の配線である。図１の（ｂ）では、配線４１は、溝２１における電極３１に対向するいずれかの箇所を充填するように、樹脂成型体２上に形成されている。一方、配線４２は、溝２１における電極３２に対向するいずれかの箇所を充填するように、樹脂成型体２上に形成されている。
本実施形態では、溝２１における、樹脂成型体２の表面と同一面に当たる位置よりも深い箇所には、配線４１，４２の材料が隙間なく充填されている。すなわち、配線４１，４２はさらに、溝２１の表面および電極３１，３２の表面との間に隙間を作ることなく、樹脂成型体２上に形成されている。この結果として、配線４１，４２の表面（露出面）は、配線４１，４２の下部に溝２１が位置するか否かに関わらず、一様に平らである。さらには、配線４１，４２における溝２１に対応する箇所の厚みは、配線４１，４２におけるその他の箇所（樹脂成型体２における溝２１のない表面に対向する箇所）の厚みよりも、大きい。
配線４１，４２の他端は、回路構造体１における図示しない他の電子部品の電極に接続される。これにより電子部品３は、他の電子部品と電気的かつ機能的に接続される。
図１の（ｃ）に、樹脂成型体２の形状変化５１，５２が生じた状態の回路構造体１を示す。樹脂成型体２における配線４１の下部に、何らかの原因（熱衝撃、周囲温度の変化、機械的負荷等）によって膨張または収縮の形状変化５１が生じても、配線４１における溝２１に充填された箇所の形状が、配線４１の材料の展性によって、樹脂成型体２の形状変化５１に追随して変化する。すなわち配線４１は、樹脂成型体２における形状変化５１によって受ける力を吸収するように機能する。たとえば図１の（ｃ）では形状変化５１は樹脂成型体２の膨張であり、これによって溝２１の幅が広がる。このとき、配線４１における溝２１への充填個所もその広がりに追随して広がるので、配線４１の断線発生を生じ難くすることができる。同様に、形状変化５２によって溝２１の幅が広がった際、配線４２における溝２１への充填個所もその広がりに追随して広がるので、配線４２の断線発生を生じ難くすることができる。
（回路構造体１の製造方法）
図２は、本発明の実施形態１に係る回路構造体１の製造方法を示す図である。以下に、この図を参照して回路構造体１の製造方法を説明する。
（仮固定工程）
図２の（ａ）に示すように、まず、電子部品３を仮固定するためのシート５を用意する。シート５の基材シートの材料としては、紫外線を透過できる透明性と、後で説明する剥離時の工程を確実にできるようにする柔軟性とを有している材料が好ましく、たとえば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＰＳ（ポリフェニレンサルファイド）等を用いることができる。本実施形態ではシート５は５０μｍの厚さのＰＥＴシートである。
シート５の片面に、接着性の液状層６が塗布されている。液状層６としては、硬化時間が短いものが好ましく、たとえば、紫外線硬化型の接着剤を用いることができる。紫外線硬化型の接着剤は、紫外線が照射されると、硬化し、基材シートと電子部品とを接着する。そのため、紫外線を接着剤が塗布されている表面から照射した場合は、電子部品自身が接着剤に紫外線が照射されるのを阻害する障壁となり、硬化（接着）が不十分となってしまう可能性がある。そこで、基材シートに紫外線を透過する材料を用い、基材シートの接着剤が塗布されていない表面から紫外線を照射することで、接着剤を十分に硬化させ、電子部品を短時間で確実に基材シートに固定することができる。本実施形態では液状層６は２〜３μｍの厚さの紫外線硬化型接着剤（クルーラボ製ＧＬ−３００５Ｈ）である。
シート５における液状層６が塗布された表面に、電子部品３を位置合わせして配置する。具体的には、電子部品３を、シート５における、樹脂成型体２の表面の各端部から一定距離を置いた位置に対応する位置に配置する。このとき、図２の（ｂ）に示すように、液状層６がその表面張力によって電子部品３の表面を濡れ上がることによって、電子部品３の周囲に濡れ上がり部６１が形成される。濡れ上がり部６１の形成後、シート５における電子部品３の配置面の反対側の面から３０００ｍＪ／ｃｍ２の紫外線を照射する。この結果、液状層６が硬化することによって、電子部品３がシート５に接着固定される。このとき濡れ上がり部６１も硬化され、紫外線の照射後もその形状を維持する。濡れ上がり部６１は後で説明する射出工程において、溝２１を形成するための中子（鋳型）として機能する。
濡れ上がり部６１の形状（幅および高さ）は、液状層６の表面張力に応じて決まる。液状層６の表面張力を調整すれば、所望の高さの濡れ上がり部６１を形成することができる。この結果として、後の工程において形成される樹脂成型体２の溝２１を所望の深さにすることができる。
（射出工程）
シート５に電子部品３を仮固定した後、回路構造体１を製造するための金型にシート５を配置する。この金型は、電子部品３が埋設された樹脂成型体２を射出成型するための金型である。シート５における電子部品３が仮固定された表面の裏側の表面が、金型における対応する表面に接するように、シート５を配置する。シート５は、金型における樹脂成型体２の表面の形成位置に配置される。この状態で、ＡＢＳ樹脂等の樹脂材料を、金型温度８０℃、射出樹脂温度１８０℃、かつ射出圧力２０ｋｇ／ｃｍ２の条件で射出する。これにより、電子部品３が樹脂成型体２に埋設される。
樹脂材料内には熱伝導性フィラーが予め充填されていることが好ましい。これにより、射出成型時に電子部品３から発生する熱を外部に逃し易くすることができる。熱伝導性フィラーとして、銅などの金属粉末、あるいは窒化アルミニウまたは酸化アルミニウムなどの無機材料粉末などが挙げられる。
（電極露出工程）
前記の射出成型によって得られる成形物から、シート５を剥離することによって、樹脂成型体２の表面に電子部品３の電極３１，３２を露出させる。仮固定工程において形成される濡れ上がり部６１も、シート５と共に樹脂成型体２から剥離される。この結果、電子部品３の周囲に溝２１が配置された樹脂成型体２が形成される。
（配線形成工程）
最後に、樹脂成型体２の表面から露出する電極３１，３２を接続するための配線４１，４２を、当該表面に形成する。その際、たとえば、配線４１，４２の材料である導電性の銀ナノインクを噴射する方法（たとえばインクジェット印刷）が用いられる。配線４１，４２の形成時、インクジェットヘッドの噴出口が、溝２１上を通過するように移動する。これにより配線４１，４２が溝２１内を通過するように形成される。より詳細には、配線４１，４２は、樹脂成型体２における平らな表面および溝２１の表面を連続的に覆うように形成される。
本実施形態では、配線４１，４２が、溝２１における電極３１，３２に対向する箇所に充填されるように、銀ナノインクが噴射される。これは、単位時間当たりの銀ナノインクの噴出量を、樹脂成型体２の表面形状に応じて適宜変化することによって行われる。たとえば、樹脂成型体２における溝２１の表面への銀ナノインクの単位時間当たりの噴出量を、樹脂成型体２における平らな表面への銀ナノインクの単位時間当たりの噴出量をよりも多くすればよい。配線４１，４２の形成が終わると、電子部品３が埋設された回路構造体１が完成する。なお、インクジェット印刷の代わりに、スクリーン印刷または銀めっきを用いてもよい。
以上のようにに説明した製造方法によって、樹脂成型体２の形状変化による配線４１，４２の断線が生じ難い回路構造体１を製造することができる。
〔実施形態２〕
本発明に係る実施形態２について、図３および４に基づいて以下に説明する。上述した実施形態１と共通する各部材には同じ符号を付し、詳細な説明を省略する。
（回路構造体１ａの構成）
図３は、本発明の実施形態１に係る回路構造体１ａの要部構成を示す図である。図３の（ａ）は回路構造体１ａの上面図であり、（ｂ）は回路構造体１ａの側部断面図である。図３の（ａ）に示すように、回路構造体１ａは、本発明の実施形態１に係る回路構造体１と同様に、樹脂成型体２、電子部品３、および配線４１，４２を備えている。しかし本実施形態に係る回路構造体１ａは、配線４１，４２に凹み部４３，４４が形成されている点において、実施形態１に係る回路構造体１と異なっている。
図３の（ｂ）に示すように、配線４１における溝２１への充填箇所に、一定の深さを有する凹み部４３が形成されている。また、配線４２における溝２１への充填箇所に、一定の深さを有する凹み部４４が形成されている。このように、配線４１，４２の露出表面は一様に平らではなく、凹み部４３，４４の形成箇所において樹脂成型体２の底の方に陥没するような形状を有している。凹み部４３，４４は、配線４１，４２における溝２１に対応する位置に形成された別の溝であるとも言える。
図３の（ｃ）に、樹脂成型体２の形状変化５１，５２が生じた状態の回路構造体１ａを示す。樹脂成型体２における配線４１の下部に膨張または収縮の形状変化５１が生じても、配線４１における溝２１に充填された箇所が実施形態１と同様に形状変化し、さらに、当該箇所に形成された凹み部４３の形状も、樹脂成型体２の形状変化５１に追随して変化する。たとえば図１の（ｃ）では形状変化５１は樹脂成型体２の膨張であり、これによって溝２１の幅が広がる。このとき配線４１における溝２１に充填された箇所および当該箇所に形成された凹み部４３の双方が、その広がりに追随していずれも広がるので、配線４１の断線発生を、実施形態１よりもさらに生じ難くすることができる。同様に、形状変化５２によって溝２１の幅が広がった際、配線４２における溝２１への充填箇所および当該箇所に形成された凹み部４４の双方がその広がりに追随していずれも広がるので、配線４２の断線発生を実施形態１よりもさらに生じ難くすることができる。
（回路構造体１ａの製造方法）
図４は、本発明の実施形態２に係る回路構造体１ａの製造方法を示す図である。以下に、この図を参照して回路構造体１ａの製造方法を説明する。
本実施形態における仮固定工程、射出工程、電極露出工程は、実施形態１と同一であるため、その詳細な説明を省略する。配線形成工程に、実施形態１と一部異なる点がある。本実施形態では、配線形成工程において、配線４１，４２における溝２１への充填箇所に凹み部４３，４４が形成されるように、銀ナノインクが噴射される。これは、たとえば、単位時間当たりの銀ナノインクの噴出量を、樹脂成型体２の表面形状に関わらず一定にすることによって行われる。たとえば、樹脂成型体２における溝２１の表面への銀ナノインクの単位時間当たりの噴出量を、樹脂成型体２における平らな表面への銀ナノインクの単位時間当たりの噴出量に等しくすればよい。これにより、均一な厚さの配線４１，４２が樹脂成型体２における平らな表面から、溝２１の形成位置における湾曲した表面に連続的に形成される。その結果、樹脂成型体２における溝２１の形成位置の湾曲形状に沿って、凹み部４３，４４が形成される。
凹み部４３，４４の形状（幅、深さ）は、仮固定工程における濡れ上がり部６１の形状の調整（濡れ上がり量の調整）によって、調整することができる。さらには、配線形成工程における銀ナノインクの塗布量によっても調整することができる。
〔実施形態３〕
本発明に係る実施形態３について、図５に基づいて以下に説明する。上述した実施形態１または２と共通する各部材には同じ符号を付し、詳細な説明を省略する。
（回路構造体１ｂの構成）
図５は、本発明の実施形態３に係る回路構造体１ｂの要部構成を示す図である。図５の（ａ）は回路構造体１ｂの上面図であり、（ｂ）は回路構造体１ｂの側部断面図である。図５の（ａ）に示すように、回路構造体１ｂは、本発明の実施形態２に係る回路構造体１ａと同様に、樹脂成型体２、電子部品３、および配線４１，４２を備えている。さらに、図５の（ｂ）に示すように、本実施形態に係る回路構造体１ｂにおいても、実施形態２に係る回路構造体１ａと同様に、配線４１，４２に凹み部４３，４４が形成されている。しかし本実施形態に係る回路構造体１ｂは、追加の導電層７１，７２をさらに備えている点において、実施形態２に係る回路構造体１ａと異なっている。
図５の（ｂ）に示すように、導電層７１は配線４１と電極３１との間に形成されている。一方、導電層７２は、配線４２と電極３２との間に形成されている。したがって配線４１は電極３１に直接的には接しておらず、また、配線４２は電極３２に直接には接していない。配線４１，４２は、電極３１，３２における露出表面および溝２１に対向する表面を連続的に覆うように設けられている。本実施形態では導電層７１，７２は溝２１の底部まで達するように形成されているが、必ずしもこれに限られない。
導電層７１，７２の形成後に配線４１，４２を形成する。導電層７１，７２は、配線４１，４２を形成するための手法と同一内容の手法によって形成することができる。たとえば、インクジェットで配線４１，４２を形成する場合、同じくインクジェットで導電層７１，７２を形成する。これにより、導電層７１，７２を形成するための別の手法を用いる必要がないので、回路構造体１ｂの製造コストをより抑えることができる。
導電層７１，７２の材料は、導電性であれば任意のものでよい。回路構造体１ｂのその他の構成要素の形状、大きさ、または材料の種類に応じて、最適な材料を選択して導電層７１，７２の形成に用いればよい。たとえば次の通り、導電層７１，７２の形成に可能な材料は多様にある。
（１）溝２１が深いために配線４１，４２の材料（銀ナノインク等）の供給不足によって配線４１，４２が溝２１の底部において形成時に断線する恐れがある場合、導電層７１，７２の製造に配線４１，４２の材料と同じ材料を用いればよい。これにより、配線４１，４２の形成時に溝２１の底部において配線４１，４２の断線が発生したとしても、配線４１，４２は事前に形成されている導電層７１，７２を介して電極３１，３２に接続されることができる。
（２）配線４１，４２の材料が電極３１，３２との濡れ性が悪いものであるために配線４１，４２と電極３１，３２との接合不足になる恐れがある場合、導電層７１，７２の材料に、配線４１，４２の材料とは特性が異なる材料（アルコール系材料、水系材料等）を用いればよい。これにより接合不足を解消することができる。
（３）配線４１，４２の材料と電極３１，３２の材料との間に、がルバニック腐食等による接続抵抗の上昇が生じる恐れがある場合、導電層７１，７２の材料に、このような上昇を抑えることができる材料を用いる。たとえば、配線４１，４２の材料が銀ナノインクであり、電子部品３がスズでできているのなら、導電層７１，７２の材料として銅を用いればよい。これにより接続抵抗の上昇を抑えることができる。
導電層７１，７２に加えて、さらに別の導電層が溝に形成されていてもよい。たとえば、電極３１上に金製の導電層７１が形成され、その上に銀製の他の導電層が形成され、さらにその上に配線４１が形成されてもよい。このように、配線４１，４２と電極３１，３２と間には、少なくとも１つの導電層が形成されればよい。
配線４１，４２の形成後、保護レジスト（図示せず）を、配線４１，４２および導電層７１，７２を少なくとも覆うように、樹脂成型体２における電子部品３の埋設面に形成することが好ましい。これにより、少なくとも配線４１，４２および導電層７１，７２が外部環境から遮断されるので、外部の悪因子（水分、湿気等）から配線４１，４２および導電層７１，７２を保護することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることによって、新しい技術的特徴を形成することができる。
本発明は、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）などの各種の機器に組み込まれる回路構造体として、好適に利用することができる。
１，１ａ，１ｂ 回路構造体
２ 樹脂成型体
３ 電子部品
５ シート
６ 液状層
３１，３２ 電極
４１，４２ 配線
７１，７２ 導電層

Claims (4)

  1. 電極を有する電子部品と、前記電子部品が埋設された樹脂成型体と、前記電極に接続される配線とを有する回路構造体であって、
    前記樹脂成型体における前記電子部品の周囲に溝が形成されており、前記配線は、前記溝内を通過するように設けられており、
    前記配線における前記溝に対応する位置に、前記溝の底部に向かう凹み部が形成されていることを特徴とする回路構造体。
  2. 電極を有する電子部品と、前記電子部品が埋設された樹脂成型体と、前記電極に接続される配線とを有する回路構造体であって、
    前記樹脂成型体における前記電子部品の周囲に溝が形成されており、前記配線は、前記溝内を通過するように設けられており、
    前記溝内において前記配線と前記電子部品との間に設けられる少なくとも１つの導電層をさらに備えていることを特徴とする回路構造体。
  3. 前記配線は、前記溝内に充填されるように設けられていることを特徴とする請求項２に記載の回路構造体。
  4. 電極を有する電子部品を接着性の液状層が表面に塗布されたシートに配置した際の前記液状層の濡れ上がりによって、前記電子部品の周囲に濡れ上がり部を形成する工程と、
    前記濡れ上がり部を硬化する工程と、
    前記濡れ上がり部が硬化された後、前記シートにおける前記電子部品の配置面に樹脂材料を射出成型する工程と、
    前記シートと共に前記濡れ上がり部を剥離することによって、前記電子部品の周囲に前記濡れ上がり部に応じた溝が配置された樹脂成型体を形成する工程と、
    前記電極に接続される配線を、前記溝を通過するように形成する工程とを有することを特徴とする製造方法。
JP2015082806A 2015-04-14 2015-04-14 回路構造体 Expired - Fee Related JP6500572B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2015082806A JP6500572B2 (ja) 2015-04-14 2015-04-14 回路構造体
KR1020197037715A KR102163907B1 (ko) 2015-04-14 2016-03-22 회로 구조체
US15/562,921 US10334733B2 (en) 2015-04-14 2016-03-22 Circuit structure
EP16779872.7A EP3285287A4 (en) 2015-04-14 2016-03-22 Circuit structure
PCT/JP2016/058891 WO2016167081A1 (ja) 2015-04-14 2016-03-22 回路構造体
CN201680017265.XA CN107431046B (zh) 2015-04-14 2016-03-22 电路结构体
KR1020177026486A KR102062065B1 (ko) 2015-04-14 2016-03-22 회로 구조체
TW105109375A TWI677266B (zh) 2015-04-14 2016-03-25 電路結構體以及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015082806A JP6500572B2 (ja) 2015-04-14 2015-04-14 回路構造体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019038023A Division JP6658935B2 (ja) 2019-03-01 2019-03-01 回路構造体

Publications (2)

Publication Number Publication Date
JP2016201521A JP2016201521A (ja) 2016-12-01
JP6500572B2 true JP6500572B2 (ja) 2019-04-17

Family

ID=57126551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015082806A Expired - Fee Related JP6500572B2 (ja) 2015-04-14 2015-04-14 回路構造体

Country Status (7)

Country Link
US (1) US10334733B2 (ja)
EP (1) EP3285287A4 (ja)
JP (1) JP6500572B2 (ja)
KR (2) KR102163907B1 (ja)
CN (1) CN107431046B (ja)
TW (1) TWI677266B (ja)
WO (1) WO2016167081A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP2021048225A (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102646U (ja) * 1977-12-28 1979-07-19
JPS59182545A (ja) * 1983-03-31 1984-10-17 Nec Home Electronics Ltd 混成集積回路
JP2794262B2 (ja) 1993-08-30 1998-09-03 国際電気株式会社 電子回路パッケージ
JPH08130356A (ja) * 1994-10-31 1996-05-21 Kinseki Ltd 部品の搭載構造
JP3947030B2 (ja) 2002-04-11 2007-07-18 日本ジーイープラスチックス株式会社 充填材強化ポリエーテルイミド系樹脂組成物およびその成形品
JP2004111502A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 外装部品および携帯型電子機器
JP4276881B2 (ja) * 2003-04-30 2009-06-10 日本圧着端子製造株式会社 多層プリント配線板の接続構造
KR100598275B1 (ko) 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP2006165057A (ja) 2004-12-02 2006-06-22 Nitto Denko Corp 半導体モジュールの製造方法
US8390107B2 (en) 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
KR20100117975A (ko) 2009-04-27 2010-11-04 삼성테크윈 주식회사 임베디드 회로 기판 및 그 제조 방법
JP5359550B2 (ja) 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
JP5182421B2 (ja) 2009-06-01 2013-04-17 株式会社村田製作所 基板の製造方法
JP5355363B2 (ja) 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法
US20140299362A1 (en) * 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20190143476A (ko) 2019-12-30
TWI677266B (zh) 2019-11-11
JP2016201521A (ja) 2016-12-01
CN107431046B (zh) 2020-04-14
EP3285287A1 (en) 2018-02-21
TW201644341A (zh) 2016-12-16
KR102062065B1 (ko) 2020-01-03
KR102163907B1 (ko) 2020-10-12
US10334733B2 (en) 2019-06-25
CN107431046A (zh) 2017-12-01
US20180092215A1 (en) 2018-03-29
KR20170120143A (ko) 2017-10-30
EP3285287A4 (en) 2018-12-26
WO2016167081A1 (ja) 2016-10-20

Similar Documents

Publication Publication Date Title
US9922932B2 (en) Resin structure having electronic component embedded therein, and method for manufacturing said structure
JP6358132B2 (ja) 立体回路構造体
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
CN111919520A (zh) 电子电路装置以及电路基板的制造方法
US9704770B2 (en) Electronic component module
JP6500572B2 (ja) 回路構造体
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JPWO2009037833A1 (ja) 立体プリント配線板およびその製造方法ならびに電子部品モジュール
JPWO2011062252A1 (ja) 部品内蔵モジュールの製造方法および部品内蔵モジュール
US10879145B2 (en) Electronic device and method of manufacture therefor
JP6658935B2 (ja) 回路構造体
JP2010141158A (ja) 電子装置
CN110024493B (zh) 电子装置及其制造方法
CN112447777A (zh) 集成电路封装结构及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees