TWI677266B - 電路結構體以及其製造方法 - Google Patents

電路結構體以及其製造方法 Download PDF

Info

Publication number
TWI677266B
TWI677266B TW105109375A TW105109375A TWI677266B TW I677266 B TWI677266 B TW I677266B TW 105109375 A TW105109375 A TW 105109375A TW 105109375 A TW105109375 A TW 105109375A TW I677266 B TWI677266 B TW I677266B
Authority
TW
Taiwan
Prior art keywords
wiring
circuit structure
groove
molded body
resin molded
Prior art date
Application number
TW105109375A
Other languages
English (en)
Other versions
TW201644341A (zh
Inventor
川井若浩
Wakahiro Kawai
Original Assignee
日商歐姆龍股份有限公司
Omron Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商歐姆龍股份有限公司, Omron Corporation filed Critical 日商歐姆龍股份有限公司
Publication of TW201644341A publication Critical patent/TW201644341A/zh
Application granted granted Critical
Publication of TWI677266B publication Critical patent/TWI677266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種難以產生因樹脂成型體的形狀變化造成的配線斷線的電路結構體。電路結構體(1)具備：具有電極(31、32)的電子零件(3)、埋設著電子零件(3)的樹脂成型體(2)、以及連接於所述電極(31、32)的配線(41、42)。在樹脂成型體(2)中的電子零件(3)的周圍形成有槽(21)，配線(41、42)以通過槽(21)內的方式而設置。

Description

電路結構體以及其製造方法
本發明是有關於一種電路結構體，其具有埋設著電子零件的樹脂成型體。
近年來，對於行動用電子機器、小型感測器(sensor)或健康機器(電子體溫計、血壓計等)，作為薄型、輕量、小型且高耐水性的可穿戴式(wearable)的製品而以低成本來實現的需求正在提高。
通常，此種電子機器是藉由將被動零件(電阻、電容器(condenser)等)、主動零件(大規模積體電路(Large Scale Integration，LSI)、積體電路(Integrated circuit，IC)等)、電源裝置(電池等)、顯示裝置(發光二極體(Light Emitting Diode，LED)等)、及其他電子零件(感測器(sensor)、開關(switch)等)組裝至印刷(print)電路基板上而構建。以往，此種印刷電路基板是藉由下述方法來製造，即，對積層於經玻璃纖維(glass fiber)強化的環氧(epoxy)樹脂製的板(玻璃環氧基板)上、或聚醯亞胺(polyimide)製的片材(sheet)(可撓性(flexible)印刷基板)上的銅箔進行蝕刻(etching)，從而形成配線電路。進而，在該基板上的配線電路上，藉由使用焊料、導電性黏著劑或金屬引線（wire）等，安裝其他電子零件。
然而，在藉由對積層於玻璃環氧基板或可撓性印刷基板上的銅箔進行蝕刻而形成配線電路的以往的印刷電路基板中，存在材料費及加工費等成本（cost）變高的課題。進而，蝕刻加工時產生的廢液對環境造成的負荷亦大。而且，在使用焊料、導電性黏著劑或金屬引線等來安裝電子零件時，亦存在材料費及加工費等成本變得昂貴的課題。
進而，為了在此種印刷電路基板上安裝多個電子零件，必須在各電子零件間設置一定以上的空間（space），因此存在基板大型化的課題。而且，在將印刷基板安裝於樹脂製框體等構成零件時，基板-結構零件間需要一定程度的空間，因此存在製品的厚度增加，或者製品的小型化存在極限的課題。
如上所述，為了實現電子機器的薄型、小型化及低成本化，需要不使用以往常用的印刷電路基板亦可裝配電子零件的方法。
用於實現不需要此種印刷電路基板的電子機器的現有技術的示例在專利文獻1～專利文獻3中有所揭示。以下記述該些文獻中揭示的技術概要。
專利文獻1：一種電子電路封裝體，其特徵在於：以電極面露出的方式將電子零件、電路元件等埋設於成形樹脂中，由形成於該成形樹脂中的配線圖案構成電路。
專利文獻2：一種外裝零件，為行動型電子機器的外裝零件，其特徵在於包括：外裝本體；電子零件，以電極露出的狀態而埋入至所述外裝本體的內側面側；以及電路，配置於所述內側面，且連接於所述電子零件的電極。
專利文獻3：一種電子零件安裝裝置，其包括至少一部分由樹脂成形品構成的框體、及安裝於該框體內的電子零件，所述電子零件安裝裝置的特徵在於，所述電子零件是以該電子零件的電極露出的狀態而埋入至所述樹脂成形品內，且在露出的電極上電性連接有配線。 現有技術文獻 專利文獻
專利文獻1：日本公開專利公報「日本專利特開平成7-66570號公報（1995年3月10日公開）」 專利文獻2：日本公開專利公報「日本專利特開2004-111502號公報（2004年4月日公開）」 專利文獻3：日本公開專利公報「日本專利特開2010-272756號公報（2010年12月2日公開）」
[發明所欲解決之課題] 對於該些現有技術存在的課題，以下參照圖6（a）、圖6（b）來進行說明。圖6（a）、圖6（b）是用於說明現有技術的課題的圖。圖6（a）表示現有技術的電路結構體101的構成。電路結構體101具備樹脂製的樹脂成型體102、電子零件103及配線141、142。電子零件103具備兩個電極131、132，且被埋設於樹脂成型體102中。電極131上連接有配線141，電極132上連接有配線142。配線141、142均為金屬製。
圖6（b）表示現有技術的電路結構體101中的配線141、142的斷線產生。一般而言，樹脂及金屬具有互不相同的線膨脹係數。若樹脂成型體102產生圖6（b）所示般的膨脹或收縮的形狀變化151、152，則會在樹脂製的樹脂成型體102與金屬製的電極131、132之間產生龜裂161、162。由此會在配線141中的與龜裂161重疊的部位產生斷線，同樣，亦會在配線142中的與龜裂162重疊的部位產生斷線。
本發明是為了解決所述課題而完成。並且，其目的在於提供一種難以產生因樹脂成型體的形狀變化造成的配線斷線的電路結構體。 [解決課題之手段]
為了解決所述課題，本發明的電路結構體包括具有電極的電子零件、埋設著所述電子零件的樹脂成型體、及連接於所述電極的配線，所述電路結構體的特徵在於，在所述樹脂成型體中的所述電子零件的周圍形成有槽，所述配線是以通過所述槽內的方式而設置。
根據所述構成，在樹脂成型體中的配線的下部，即使產生膨脹或收縮的形狀變化，亦會追隨於此，從而槽的形狀追隨地發生變化。因此，因樹脂成型體的形狀變化所產生的力將藉由槽的形狀變化被分散，從而不會集中作用於配線中的一點。藉此，可使配線難以產生斷線。
本發明的電路結構體中，較佳為，所述配線是以填充於所述槽內的方式而設置。
根據所述構成，在樹脂成型體中的配線的下部，即使產生膨脹或收縮的形狀變化，亦會追隨於此，從而配線中的在槽內的填充部位的形狀藉由配線材料的延展性，追隨於樹脂成型體的形狀變化而發生變化。因此，難以產生因樹脂成型體的形狀變化造成的配線斷線。
本發明的電路結構體中，較佳為，在所述配線中的與所述槽對應的位置，形成有朝向所述槽的底部的凹陷部。
根據所述構成，凹陷部的形狀亦追隨於樹脂成型體的形狀變化而發生變化，因此更難產生因樹脂成型體的形狀變化造成的配線斷線。
本發明的電路結構體中，較佳為更包括：至少一個導電層，在所述槽內，設置於所述配線與所述電子零件之間。
根據所述構成，即使在配線與電極的直接連接存在困難的情況下，亦可經由導電層來將配線無問題地連接於電極。
為了解決所述課題，本發明的製造方法的特徵在於包括如下步驟：藉由將具有電極的電子零件配置於表面塗佈有黏著性液狀層的片材上時的所述液狀層的浸潤，在所述電子零件的周圍形成浸潤部的步驟；使所述浸潤部固化的步驟；在所述浸潤部經固化後，將樹脂材料射出成型至所述片材上的所述電子零件的配置面的步驟；將所述浸潤部與所述片材一同剝離，藉此形成在所述電子零件的周圍配置有與所述浸潤部相應的槽的樹脂成型體的步驟；以及以通過所述槽的方式來形成連接於所述電極的配線的步驟。
根據所述構成，可製造難以產生因樹脂成型體的形狀變化造成的配線斷線的電路結構體。 （發明的效果）
根據本發明的一形態，可提供難以產生因樹脂成型體的形狀變化造成的配線斷線的電路結構體。
[實施形態1] 以下，基於圖1（a）～圖1（c）及圖2（a）～圖2（e）來說明本發明的實施形態1。
（電路結構體1的構成） 圖1（a）～圖1（c）是表示本發明的實施形態1的電路結構體1的主要部分構成的圖。圖1（a）是電路結構體1的俯視圖，圖1（b）是電路結構體1的側部剖面圖。如圖1（a）所示，電路結構體1具備樹脂成型體2、電子零件3及配線41、42。
電路結構體1是被組裝至行動用電子機器、小型感測器或健康機器（電子體溫計、血壓計等）等各種機器中，且擔負該機器的主要或輔助功能的部分。由於可在電路結構體1中組裝多個電子零件3，因此與實現同等功能的以往的以印刷基板為基礎（base）的電路結構相比，可減小其尺寸。藉此，電路結構體1有助於將組裝有其的各種機器作為薄型、輕量且小型的可穿戴式的製品而實現。
樹脂成型體2是包含丙烯睛-丁二烯-苯乙烯樹脂（Acrylonitrile Butadiene Styrene resin，ABS樹脂）等樹脂材料的樹脂製的基體，在其表面，以埋設的形式配置有電子零件3。
電子零件3是構成電路結構體1中形成的一個電子電路的電路要素。電子零件3可為被動零件（例如電阻、電容器等）或主動零件（LSI、IC等）。電子零件3被埋設在樹脂成型體2的某個面上的與各端部隔開一定距離的部位。電子零件3具備一對電極31、32。在樹脂成型體2中的電子零件3的埋設部位的周圍，形成有一定寬度及深度的槽21。槽21的寬度及深度是根據構成電路結構體1的電子零件3及樹脂成型體2的種類及尺寸來適當決定。電極31、32的一面從樹脂成型體2露出，在它們的露出面上，電極31、32連接於配線41、42的一端。
配線41、42形成於樹脂成型體2中的電子零件3的埋設面。配線41、42是包含各種導電性材料（金、銀、銅等）的導電性配線。圖1（b）中，配線41是以對槽21中的與電極31相向的任一部位進行填充的方式，而形成於樹脂成型體2上。另一方面，配線42是以對槽21中的與電極32相向的任一部位進行填充的方式，而形成於樹脂成型體2上。
本實施形態中，在槽21中的、較相當於與樹脂成型體2的表面為同一面的位置更深的部位，無間隙地填充有配線41、42的材料。即，配線41、42進而不會在槽21的表面及電極31、32的表面之間形成間隙地形成於樹脂成型體2上。作為其結果，配線41、42的表面（露出面）無論槽21是否位於配線41、42的下部均為一樣平坦。進而，配線41、42中的與槽21對應的部位的厚度大於配線41、42中的其他部位（樹脂成型體2中的與無槽21的表面相向的部位）的厚度。
配線41、42的另一端連接於電路結構體1中的未圖示的其他電子零件的電極。藉此，電子零件3電性且功能性地連接於其他電子零件。
圖1（c）表示產生了樹脂成型體2的形狀變化51、52的狀態的電路結構體1。在樹脂成型體2中的配線41的下部，即便因某些原因（熱衝擊、周圍溫度的變化、機械負載等）產生了膨脹或收縮的形狀變化51，配線41中的填充於槽21內的部位的形狀亦會藉由配線41的材料的延展性，來追隨於樹脂成型體2的形狀變化51而發生變化。即，配線41發揮功能，以吸收因樹脂成型體2中的形狀變化51而受到的力。例如圖1（c）中，形狀變化51為樹脂成型體2的膨脹，由此，槽21的寬度變寬。此時，配線41中的對槽21的填充部位亦追隨於該變寬而變寬，因此可使配線41難以產生斷線。同樣，當因形狀變化52而槽21的寬度變寬時，配線42中的對槽21的填充部位亦追隨於該變寬而變寬，因此可使配線42難以產生斷線。
（電路結構體1的製造方法） 圖2（a）～圖2（e）是表示本發明的實施形態1的電路結構體1的製造方法的圖。以下，參照該圖來說明電路結構體1的製造方法。
（臨時固定步驟） 如圖2（a）所示，首先，準備用於臨時固定電子零件3的片材5。作為片材5的基材片材的材料，較佳為具有可使紫外線透射的透明性與可確實地實施後文說明的剝離時的步驟的柔軟性的材料，例如可使用聚對苯二甲酸乙二酯（Polyethylene Terephthalate，PET）、聚萘二甲酸乙二酯（Polyethylene Naphthalate，PEN）、聚苯硫醚（Polyphenylene Sulfide，PPS）等。本實施形態中，片材5為50 μm厚度的PET片材。
在片材5的單面，塗佈有黏著性的液狀層6。作為液狀層6，較佳為固化時間短者，例如可使用紫外線固化型的黏著劑。紫外線固化型的黏著劑在被照射紫外線時會固化，從而將基材片材與電子零件予以黏著。因此，在從塗佈有黏著劑的表面照射紫外線時，電子零件自身會成為阻礙紫外線照射至黏著劑的障壁，從而有可能導致固化（黏著）變得不夠充分。因此，藉由對基材片材使用使紫外線透射的材料，並從基材片材的未塗佈有黏著劑的表面照射紫外線，從而可使黏著劑充分固化，以將電子零件短時間且確實地固定於基材片材。本實施形態中，液狀層6為2 μm～3 μm厚度的紫外線固化型黏著劑（古魯萊博（gluelabo）製造的GL-3005H）。
在片材5中的塗佈有液狀層6的表面，位置對準地配置電子零件3。具體而言，將電子零件3配置在片材5中的、和樹脂成型體2表面的與各端部隔開一定距離的位置對應的位置處。此時，如圖2（b）所示，液狀層6藉由其表面張力而浸潤電子零件3的表面，藉此在電子零件3的周圍形成浸潤部61。在浸潤部61形成後，從片材5中的與電子零件3的配置面為相反側的面照射3000 mJ/cm2 的紫外線。其結果，液狀層6固化，藉此將電子零件3黏著固定於片材5。此時，浸潤部61亦受到固化，在紫外線照射後亦維持其形狀。浸潤部61在後文說明的射出步驟中，作為用於形成槽21的模芯（鑄模）發揮功能。
浸潤部61的形狀（寬度及高度）是根據液狀層6的表面張力來決定。只要調整液狀層6的表面張力，便可形成所需高度的浸潤部61。作為其結果，可使在後續步驟中形成的樹脂成型體2的槽21成為所需的深度。
（射出步驟） 將電子零件3臨時固定於片材5之後，將片材5配置於用於製造電路結構體1的金屬模具。該金屬模具是用於對埋設有電子零件3的樹脂成型體2進行射出成型的金屬模具。以片材5中的臨時固定有電子零件3的表面的背側的表面接觸至金屬模具中的對應的表面的方式，來配置片材5。片材5被配置在金屬模具中的樹脂成型體2表面的形成位置。在此狀態下，以金屬模具溫度80℃、射出樹脂溫度180℃、且射出壓力20 kg/cm2 的條件來射出ABS樹脂等樹脂材料。藉此，將電子零件3埋設於樹脂成型體2中。
較佳為在樹脂材料內預先填充有導熱性填料（filler）。藉此，可使射出成型時從電子零件3產生的熱容易地逸散至外部。作為導熱性填料，可列舉銅等金屬粉末或者氮化鋁或氧化鋁等無機材料粉末等。
（電極露出步驟） 從藉由所述射出成型而獲得的成形物剝離片材5，藉此使電子零件3的電極31、32露出於樹脂成型體2的表面。在臨時固定步驟中的形成的浸潤部61亦與片材5一同從樹脂成型體2剝離。其結果，形成在電子零件3的周圍配置有槽21的樹脂成型體2。
（配線形成步驟） 最後，在該樹脂成型體2的表面，形成用於將從樹脂成型體2的表面露出的電極31、32予以連接的配線41、42。此時，例如使用對配線41、42的材料即導電性的銀奈米油墨（silver nano ink）進行噴射的方法（例如噴墨（inkjet）印刷）。在配線41、42的形成時，噴墨頭（inkjet head）的噴出口以通過槽21上的方式進行移動。藉此，以通過槽21內的方式形成配線41、42。更詳細而言，配線41、42是以連續覆蓋樹脂成型體2中的平坦的表面及槽21的表面的方式而形成。
本實施形態中，以配線41、42填充至槽21中的與電極31、32相向的部位的方式，來噴射銀奈米油墨。這是藉由根據樹脂成型體2的表面形狀而適當改變每單位時間的銀奈米油墨的噴出量來進行。例如，只要使對樹脂成型體2中的槽21表面的銀奈米油墨的每單位時間的噴出量，多於對樹脂成型體2中的平坦表面的銀奈米油墨的每單位時間的噴出量即可。當配線41、42的形成結束時，埋設有電子零件3的電路結構體1完成。另外，亦可取代噴墨印刷而使用網版印刷或鍍銀。
藉由如上所述般說明的製造方法，可製造難以產生因樹脂成型體2的形狀變化造成的配線41、42的斷線的電路結構體1。
[實施形態2] 以下，基於圖3（a）～圖3（c）及圖4（a）～圖4（e）來說明本發明的實施形態2。對於與所述實施形態1共同的各構件標註相同的符號，並省略詳細說明。
（電路結構體1a的構成） 圖3（a）～圖3（c）是表示本發明的實施形態1的電路結構體1a的主要部分構成的圖。圖3（a）是電路結構體1a的俯視圖，圖3（b）是電路結構體1a的側部剖面圖。如圖3（a）所示，電路結構體1a是與本發明的實施形態1的電路結構體1同樣，具備樹脂成型體2、電子零件3及配線41、42。然而，本實施形態的電路結構體1a與實施形態1的電路結構體1的不同之處在於，在配線41、42上形成有凹陷部43、44。
如圖3（b）所示，在配線41中的對槽21的填充部位，形成有具有一定深度的凹陷部43。而且，在配線42中的對槽21的填充部位，形成有具有一定深度的凹陷部44。如此，配線41、42的露出表面並非一樣平坦，在凹陷部43、44的形成部位，具有向樹脂成型體2的底側陷落的形狀。凹陷部43、44亦可以說是在配線41、42中的與槽21對應的位置形成的其他槽。
圖3（c）表示產生了樹脂成型體2的形狀變化51、52的狀態的電路結構體1a。在樹脂成型體2中的配線41的下部，即使產生了膨脹或收縮的形狀變化51，配線41中的填充於槽21內的部位亦會與實施形態1同樣地發生形狀變化，進而，形成於該部位的凹陷部43的形狀亦會追隨於樹脂成型體2的形狀變化51而發生變化。例如圖1（c）中，形狀變化51為樹脂成型體2的膨脹，由此，槽21的寬度變寬。此時，配線41中的填充於槽21內的部位及形成於該部位的凹陷部43這兩者均追隨於該變寬而變寬，因此可使配線41的斷線較實施形態1更難以產生。同樣，當因形狀變化52而槽21的寬度變寬時，配線42中的對槽21的填充部位及形成於該部位的凹陷部44這兩者均追隨於該變寬而變寬，因此可使配線42的斷線較實施形態1更難以產生。
（電路結構體1a的製造方法） 圖4（a）～圖4（e）是表示本發明的實施形態2的電路結構體1a的製造方法的圖。以下，參照該圖來說明電路結構體1a的製造方法。
本實施形態中的臨時固定步驟、射出步驟、電極露出步驟與實施形態1相同，因此省略其詳細說明。在配線形成步驟中，存在與實施形態1局部不同之處。本實施形態中，在配線形成步驟中，以在配線41、42中的對槽21的填充部位形成凹陷部43、44的方式，來噴射銀奈米油墨。這是藉由例如無論樹脂成型體2的表面形狀如何均使每單位時間的銀奈米油墨的噴出量一定來進行。例如，只要使對樹脂成型體2中的槽21表面的銀奈米油墨的每單位時間的噴出量，與對樹脂成型體2中的平坦表面的銀奈米油墨的每單位時間的噴出量相等即可。藉此，均勻厚度的配線41、42從樹脂成型體2中的平坦表面連續形成至槽21的形成位置處的彎曲表面。其結果，沿著樹脂成型體2中的槽21的形成位置的彎曲形狀而形成凹陷部43、44。
凹陷部43、44的形狀（寬度、深度）可藉由臨時固定步驟中的浸潤部61的形狀調整（浸潤量的調整）來調整。進而，亦可藉由配線形成步驟中的銀奈米油墨的塗佈量來調整。
[實施形態3] 以下，基於圖5（a）、圖5（b）來說明本發明的實施形態3。對於與所述實施形態1或實施形態2共同的各構件標註相同的符號，並省略詳細說明。
（電路結構體1b的構成） 圖5（a）、圖5（b）是表示本發明的實施形態3的電路結構體1b的主要部分構成的圖。圖5（a）為電路結構體1b的俯視圖，圖5（b）為電路結構體1b的側部剖面圖。如圖5（a）所示，電路結構體1b是與本發明的實施形態2的電路結構體1a同樣，具備樹脂成型體2、電子零件3及配線41、42。進而，如圖5（b）所示，在本實施形態的電路結構體1b中，亦與實施形態2的電路結構體1a同樣，在配線41、42上形成有凹陷部43、44。然而，本實施形態的電路結構體1b與實施形態2的電路結構體1a的不同之處在於，更包括追加的導電層71、72。
如圖5（b）所示，導電層71是形成於配線41與電極31之間。另一方面，導電層72是形成於配線42與電極32之間。因此，配線41並非直接接觸至電極31，而且，配線42並非直接接觸至電極32。配線41、42是以連續覆蓋電極31、32中的露出表面及與槽21相向的表面的方式而設置。本實施形態中，導電層71、72以直達槽21底部的方式而形成，但未必限定於此。
在導電層71、72的形成後，形成配線41、42。導電層71、72可藉由與用於形成配線41、42的方法為相同內容的方法來形成。例如，在利用噴墨來形成配線41、42的情況下，同樣利用噴墨來形成導電層71、72。藉此，無須使用用於形成導電層71、72的其他方法，因此可進一步抑制電路結構體1b的製造成本。
導電層71、72的材料只要為導電性，便可為任意者。只要根據電路結構體1b的其他構成要素的形狀、大小或材料的種類，來選擇最佳的材料而用於導電層71、72的形成即可。例如，如下所述，可用於形成導電層71、72的材料多種多樣。
（1）在因槽21深而有可能因配線41、42的材料（銀奈米油墨等）的供給不足導致配線41、42在槽21的底部形成時發生斷線的情況下，只要在導電層71、72的製造時使用與配線41、42的材料相同的材料即可。藉此，即使在配線41、42的形成時配線41、42於槽21的底部發生斷線，配線41、42亦可經由事先形成的導電層71、72而連接於電極31、32。
（2）在因配線41、42的材料與電極31、32的潤濕性差而有可能造成配線41、42與電極31、32接合不足的情況下，只要對導電層71、72的材料使用特性與配線41、42的材料不同的材料（醇（alcohol）系材料、水系材料等）即可。藉此，可解決接合不足的問題。
（3）在配線41、42的材料與電極31、32的材料之間有可能產生因電蝕（galvanic）腐蝕等造成的連接電阻上升的情況下，對於導電層71、72的材料，使用可抑制此種上升的材料。例如，若配線41、42的材料為銀奈米油墨，且電子零件3利用錫來形成，則使用銅來作為導電層71、72的材料即可。藉此，可抑制連接電阻的上升。
除了導電層71、72以外，亦可進而在槽中形成有其他導電層。例如，亦可在電極31上形成金製的導電層71，在其上形成銀製的其他導電層，進而在其上形成配線41。如此，在配線41、42與電極31、32之間，只要形成至少一個導電層即可。
較佳為，在配線41、42的形成後，將保護抗蝕劑（resist）（未圖示）以至少覆蓋配線41、42及導電層71、72的方式，而形成於樹脂成型體2中的電子零件3的埋設面。藉此，至少配線41、42及導電層71、72與外部環境隔絕，因此可保護配線41、42及導電層71、72不受外部的不良因素（水分、濕氣等）影響。
本發明並不限定於所述的各實施形態，可在申請專利範圍所示的範圍內進行各種變更。在不同的實施形態中分別適當組合所揭示的技術方案而獲得的實施形態亦包含於本發明的技術範圍內。進而，藉由在各實施形態中分別組合所揭示的技術方案，從而可形成新的技術特徵。 [產業上之可利用性]
本發明可適合用作組裝至行動用電子機器、小型感測器或健康機器（電子體溫計、血壓計等）等各種機器中的電路結構體。
1、1a、1b、101‧‧‧電路結構體
2、102‧‧‧樹脂成型體
3、103‧‧‧電子零件
5‧‧‧片材
6‧‧‧液狀層
21‧‧‧槽
31、32、131、132‧‧‧電極
41、42、141、142‧‧‧配線
43、44‧‧‧凹陷部
51、52、151、152‧‧‧形狀變化
61‧‧‧浸潤部
71、72‧‧‧導電層
161、162‧‧‧龜裂
圖1（a）～圖1（c）是表示本發明的實施形態1的電路結構體的主要部分構成的圖。 圖2（a）～圖2（e）是表示本發明的實施形態1的電路結構體的製造方法的圖。 圖3（a）～圖3（c）是表示本發明的實施形態2的電路結構體的主要部分構成的圖。 圖4（a）～圖4（e）是表示本發明的實施形態2的電路結構體的製造方法的圖。 圖5（a）、圖5（b）是表示本發明的實施形態3的電路結構體的主要部分構成的圖。 圖6（a）、圖6（b）是用於說明現有技術的課題的圖。

Claims (4)

  1. 一種電路結構體，包括具有電極的電子零件、埋設著所述電子零件的樹脂成型體、及連接於所述電極的配線，所述電路結構體的特徵在於，在所述樹脂成型體中的所述電子零件的周圍形成有槽，所述配線是以通過所述槽內的方式而設置，所述電路結構體更包括至少一個導電層，在所述槽內，設置於所述配線與所述電子零件之間。
  2. 如申請專利範圍第1項所述的電路結構體，其中在所述配線中的與所述槽對應的位置，形成有朝向所述槽的底部的凹陷部。
  3. 如申請專利範圍第1項所述的電路結構體，其中所述配線是以填充於所述槽內的方式而設置。
  4. 一種電路結構體的製造方法，其特徵在於包括如下步驟：藉由將具有電極的電子零件配置於表面塗佈有黏著性液狀層的片材上時的所述液狀層的浸潤，在所述電子零件的周圍形成浸潤部的步驟；使所述浸潤部固化的步驟；在所述浸潤部經固化後，將樹脂材料射出成型至所述片材上的所述電子零件的配置面的步驟；將所述浸潤部與所述片材一同剝離，藉此形成在所述電子零件的周圍配置有與所述浸潤部相應的槽的樹脂成型體的步驟；以通過所述槽的方式來形成連接於所述電極的配線的步驟；以及在形成所述配線前，形成至少一個導電層的步驟，所述導電層在所述槽內，設置於所述配線與所述電子零件之間。
TW105109375A 2015-04-14 2016-03-25 電路結構體以及其製造方法 TWI677266B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015082806A JP6500572B2 (ja) 2015-04-14 2015-04-14 回路構造体
JP2015-082806 2015-04-14

Publications (2)

Publication Number Publication Date
TW201644341A TW201644341A (zh) 2016-12-16
TWI677266B true TWI677266B (zh) 2019-11-11

Family

ID=57126551

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105109375A TWI677266B (zh) 2015-04-14 2016-03-25 電路結構體以及其製造方法

Country Status (7)

Country Link
US (1) US10334733B2 (zh)
EP (1) EP3285287A4 (zh)
JP (1) JP6500572B2 (zh)
KR (2) KR102163907B1 (zh)
CN (1) CN107431046B (zh)
TW (1) TWI677266B (zh)
WO (1) WO2016167081A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法
JP2021048225A (ja) * 2019-09-18 2021-03-25 オムロン株式会社 回路構造体の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098251A1 (ja) * 2003-04-30 2004-11-11 J.S.T. Mfg. Co., Ltd. プリント配線板の接続構造
US20060054352A1 (en) * 2004-09-15 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded passive component and method of fabricating same
JP2006165057A (ja) * 2004-12-02 2006-06-22 Nitto Denko Corp 半導体モジュールの製造方法
US20090085186A1 (en) * 2007-09-28 2009-04-02 Infineon Technologies Ag Semiconductor Device and Methods of Manufacturing Semiconductor Devices
KR20100117975A (ko) * 2009-04-27 2010-11-04 삼성테크윈 주식회사 임베디드 회로 기판 및 그 제조 방법
US20110127656A1 (en) * 2009-11-30 2011-06-02 Shinko Electric Industries Co., Ltd. Semiconductor-device mounted board and method of manufacturing the same
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54102646U (zh) * 1977-12-28 1979-07-19
JPS59182545A (ja) * 1983-03-31 1984-10-17 Nec Home Electronics Ltd 混成集積回路
JP2794262B2 (ja) 1993-08-30 1998-09-03 国際電気株式会社 電子回路パッケージ
JPH08130356A (ja) * 1994-10-31 1996-05-21 Kinseki Ltd 部品の搭載構造
JP3947030B2 (ja) 2002-04-11 2007-07-18 日本ジーイープラスチックス株式会社 充填材強化ポリエーテルイミド系樹脂組成物およびその成形品
JP2004111502A (ja) 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 外装部品および携帯型電子機器
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
JP5359550B2 (ja) 2009-05-22 2013-12-04 オムロン株式会社 電子部品実装装置の製造方法
WO2010140335A1 (ja) 2009-06-01 2010-12-09 株式会社村田製作所 基板の製造方法
US20140299362A1 (en) * 2013-04-04 2014-10-09 Electronics And Telecommunications Research Institute Stretchable electric device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004098251A1 (ja) * 2003-04-30 2004-11-11 J.S.T. Mfg. Co., Ltd. プリント配線板の接続構造
US20060054352A1 (en) * 2004-09-15 2006-03-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded passive component and method of fabricating same
JP2006165057A (ja) * 2004-12-02 2006-06-22 Nitto Denko Corp 半導体モジュールの製造方法
US20090085186A1 (en) * 2007-09-28 2009-04-02 Infineon Technologies Ag Semiconductor Device and Methods of Manufacturing Semiconductor Devices
KR20100117975A (ko) * 2009-04-27 2010-11-04 삼성테크윈 주식회사 임베디드 회로 기판 및 그 제조 방법
US20110127656A1 (en) * 2009-11-30 2011-06-02 Shinko Electric Industries Co., Ltd. Semiconductor-device mounted board and method of manufacturing the same
JP2012089568A (ja) * 2010-10-15 2012-05-10 Murata Mfg Co Ltd 有機多層基板及びその製造方法

Also Published As

Publication number Publication date
TW201644341A (zh) 2016-12-16
EP3285287A1 (en) 2018-02-21
US20180092215A1 (en) 2018-03-29
US10334733B2 (en) 2019-06-25
KR102062065B1 (ko) 2020-01-03
CN107431046A (zh) 2017-12-01
JP2016201521A (ja) 2016-12-01
JP6500572B2 (ja) 2019-04-17
WO2016167081A1 (ja) 2016-10-20
CN107431046B (zh) 2020-04-14
EP3285287A4 (en) 2018-12-26
KR20190143476A (ko) 2019-12-30
KR102163907B1 (ko) 2020-10-12
KR20170120143A (ko) 2017-10-30

Similar Documents

Publication Publication Date Title
US9922932B2 (en) Resin structure having electronic component embedded therein, and method for manufacturing said structure
KR101976602B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR20150035251A (ko) 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법
WO2016140023A1 (ja) 立体回路構造体
JP2016058509A (ja) 補強板付きフレキシブルプリント配線板の製造方法およびフレキシブルプリント配線板中間体
TWI677266B (zh) 電路結構體以及其製造方法
US10879145B2 (en) Electronic device and method of manufacture therefor
JP6658935B2 (ja) 回路構造体
US11542152B2 (en) Semiconductor package with flexible interconnect
TWI735166B (zh) 電子模組、電子裝置以及該些的製造方法
TWI683405B (zh) 電子裝置及其製造方法
JP5146358B2 (ja) 電子装置
TWI657723B (zh) 電子裝置及其製造方法
CN112447777A (zh) 集成电路封装结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees