CN112447777A - 集成电路封装结构及其形成方法 - Google Patents
集成电路封装结构及其形成方法 Download PDFInfo
- Publication number
- CN112447777A CN112447777A CN201910818863.2A CN201910818863A CN112447777A CN 112447777 A CN112447777 A CN 112447777A CN 201910818863 A CN201910818863 A CN 201910818863A CN 112447777 A CN112447777 A CN 112447777A
- Authority
- CN
- China
- Prior art keywords
- substrate layer
- integrated circuit
- package structure
- layer
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 133
- 239000000945 filler Substances 0.000 claims abstract description 35
- 229910000679 solder Inorganic materials 0.000 claims abstract description 30
- 238000005516 engineering process Methods 0.000 claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 21
- 239000011889 copper foil Substances 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000011253 protective coating Substances 0.000 claims description 9
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- KKEYFWRCBNTPAC-UHFFFAOYSA-N Terephthalic acid Chemical compound OC(=O)C1=CC=C(C(O)=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-N 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 230000008054 signal transmission Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 239000011368 organic material Substances 0.000 claims description 5
- 229920001187 thermosetting polymer Polymers 0.000 claims description 5
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 239000000835 fiber Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000003365 glass fiber Substances 0.000 claims description 4
- 230000009477 glass transition Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 4
- 229920000728 polyester Polymers 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 113
- 239000010408 film Substances 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000004643 cyanate ester Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
- G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
- G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
- G06V40/12—Fingerprints or palmprints
- G06V40/13—Sensors therefor
- G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14632—Wafer-level processed structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Multimedia (AREA)
- Theoretical Computer Science (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种集成电路封装结构及其形成方法，其包含：第一基材层，具有第一顶面与第一底面，其中多个导线电路形成于所述第一顶面与所述第一底面上；集成电路，具有至少一镀金芯片焊垫于所述集成电路顶面，其中所述至少一镀金芯片通过表面贴装技术连接到所述第一基材层的所述第一底面对应的导线电路；第二基材层，具有第二顶面与第二底面，其中多个导线电路形成于所述第二底面上，且所述导线电路的部分被防焊油墨覆盖而其它部分露出于外部；以及填料层，形成于所述第一基材层与所述第二基材层之间并环绕所述集成电路。
Description
技术领域
本发明涉及电路封装领域，特别是关于一种集成电路封装结构及其形成方法。
背景技术
电子产品的趋势是使其尺寸小且厚度紧凑，然而存在许多问题，例如散热，需要在设计过程中解决；其中一个问题是如何将必要的元件合并到集成电路或印刷电路板中。在印刷电路板的制造过程里，电子元件可以嵌入印刷电路板中，该技术始于OhmegaTechnologies,Inc.的埋入式电阻器技术。虽然它开始仅能使用被动元件，但现在工业上已经广泛地接受主动元件可以通过各种修改和发明来应用。
在所有集成电路中，有几种具有特定功能并且需要与外部环境交互工作，例如电荷耦合器件(CCD)和互补式金属氧化物半导体(CMOS)影像传感器，相机传感器和鼠标传感器分别是CCD和CMOS影像传感器的典型产品。电容式指纹侦测器是另一个例子。指纹侦测器的传感器需要检测电容的变化，鼠标传感器需要接收表面上的光变化。即使那些集成电路嵌入到印刷电路板中，也要求集成电路的适当布置和配置以便暴露到外部环境。然而，集成电路工作的良好设计也很重要。
回顾已知技术，有几项发明聚焦于上述一些需求。美国专利第8083954号、美国专利第8302299号，及美国专利申请第20130092420号为电子设备嵌入印刷电路板提供了很好的解决方案。然而，它们不适合用于感测的主动电子设备，诸如CCD/CMOS影像传感器，或电容式指纹传感器暴露或接近外部环境。
美国专利第7090139号揭露一种集成电路卡及其制造方法。依照美国专利第7090139号，电子装置是通过各向异性导电膜连接到布线中，该方法显著地将封装的总厚度减小到集成电路卡的厚度要求。然而，当设备是暴露于环境或靠近外部环境放置的传感器时，提供对传感器的静电放电保护是一个重要的议题。各向异性导电膜的有限载流能力将限制保护电路耗散静电放电电流的能力，进而导致传感器损坏。
为了减小具有电子装置(芯片)的封装厚度，本发明的发明人还在美国专利第9295198号中公开了一种方法。依照美国专利第9295198号，可以制造嵌入芯片的3层印刷电路板结构而没有接合线。然而，封装的总厚度可进一步减小以适应卡、卡式装置或可穿戴设备的要求。
为此，需要我们提供一种改进的方法来封装上述装置。
发明内容
基于此，为了满足上述要求并解决上述问题，提出一种集成电路封装结构。
一种集成电路封装结构包含：第一基材层，具有第一顶面与第一底面，其中多个导线电路形成于所述第一顶面与所述第一底面上；集成电路，具有至少一镀金芯片焊垫在所述集成电路顶面，其中所述至少一镀金芯片焊垫通过表面贴装技术连接到所述第一基材层的所述第一底面对应的导线电路；第二基材层，具有第二顶面与第二底面，其中多个导线电路形成于所述第二底面上，且所述导线电路的部分被防焊油墨覆盖而其它部分露出于外部；以及填料层，形成于所述第一基材层与所述第二基材层之间并环绕所述集成电路，黏附所述第一基材层和所述第二基材层，且固定所述第一基材层和所述第二基材层之间的所述集成电路。至少一镀通孔穿过所述第二基材层、所述填料层及所述第一基材层而形成，连接形成所述第二基材层与所述第一基材层上的导线电路。
在其中一个实施例中，所述集成电路可被保护涂层覆盖但所述镀金芯片焊垫未被所述保护涂层覆盖。所述保护涂层可包含绝缘和钝化有机材料。所述绝缘和钝化有机材料可为聚酰亚胺。
在其中一个实施例中，多个主动元件与被动元件可固定于所述填料层中，且每一元件通过表面贴装技术连接到所述第一基材层的所述第一底面对应的导线电路。所述填料层可由热固性材料制成。所述热固性材料可为树脂或预浸渍黏合片。
在其中一个实施例中，所述集成电路封装结构还包含防焊油墨，所述防焊油墨形成于所述第一顶面上，其中所述第一顶面上的部分导线电路被防焊油墨覆盖。
在其中一个实施例中，所述集成电路封装结构还包含金属表圈或金属框，连接到所述第一基材层的所述第一顶面上的部分导线电路，用以提高所述集成电路封装结构的结构强度和/或用以作为信号传输接口。所述金属表圈可不覆盖集成电路的顶部投射区域。所述金属表圈连接到所述第一基材层的所述第一顶面上的部分导线电路可由焊锡或导电胶来实现。
在其中一个实施例中，所述集成电路可为影像传感器。一部分所述第一基材层可被移除以形成开口来暴露所述影像传感器的感测部。坝结构可形成于所述第一基材层的所述第一底面上且环绕所述开口，以防止所述填料层的填料由所述开口溢出。所述影像传感器可为指纹传感器或互补金属氧化物半导体传感器。所述第二基材层或所述第一基材层上的导线电路可进一步形成线路天线。所述第一基材层与所述第二基材层的材料可为高玻璃化转变温度材料。所述第一基材层与所述第二基材层可由FR4或FR5的玻璃纤维增强环氧树脂层压材料、聚酯纤维或聚对苯二甲酸所制成。所述第一基材层可具有的厚度小于或等于75um。所述集成电路封装结构的总厚度可小于550μm。
在其中一个实施例中，提出一种集成电路封装结构的形成方法。该方法包含步骤：a.提供一第一基材层，所述第一基材层为编织玻璃环氧基材料，用铜箔包覆其一底面；b.固定第一铜箔于一载体上；c.在所述载体上，固定所述第一基材层的顶面于所述第一铜箔上；d.通过表面贴装技术安装集成电路及主动与被动元件到所述第一基材层；e.贴覆第二基材层到所述第一基材层与所述集成电路；f.贴覆第二铜箔到所述第二基材层上；g.在真空或低压环境中层压以上步骤所形成的封装结构；h.蚀刻所述第一铜箔与所述第二铜箔以形成特定电路，并涂布防焊油墨到所述第一基材层的顶面及所述第二基材层的底面；i.移除所述防焊油墨不必要的部分。
在其中一个实施例中，提出另一种集成电路封装结构的形成方法。该方法包含步骤：a.提供一第一基材层；b.移除一部分所述第一基材层以形成开口；c.形成一坝结构于该第一基材层的底面上且环绕所述开口；d.固定所述第一基材层于一载体上；e.通过表面贴装技术安装集成电路与主动及被动元件到所述第一基材层，所述集成电路的感测部通过所述开口暴露于外部；f.施加填料环绕所述集成电路及所述主动及被动元件；g.贴覆第二基材层于填料上；h.在真空或低压环境中层压以上步骤所形成的封装结构以完成封装程序；i.涂布防焊油墨到所述第一基材层的顶面及所述第二基材层的底面，并接着移除所述防焊油墨不必要的部分。
附图说明
图1为本申请一个实施例提供的集成电路封装结构的横截面示意图；
图2为本申请一个实施例提供的金属表圈俯视图的示意图；
图3为本申请一个实施例提供的集成电路封装结构的两个不同俯视图，其中在第一基材层上形成线路天线；
图4为本申请一个实施例提供的集成电路封装结构的形成方法的流程图；
图5为本申请一个实施例提供的集成电路封装结构的横截面示意图；
图6为本申请一个实施例提供的集成电路封装结构的形成方法的流程图；
图7为本申请一个实施例提供的集成电路封装结构的横截面示意图；
图8为本申请一个实施例提供的集成电路封装结构的横截面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
如图1所示，本申请提供一种集成电路封装结构，所述集成电路封装结构10具有第一基材层100、集成电路200、第二基材层300、填料层400与金属表圈500。要注意的是，纵向与横向的比率可能使实施的集成电路封装结构10不同，放大的纵向能够显示集成电路封装结构10的更多细节。下面的说明将对每个要件进行详尽描述。
第一基材层100具有第一顶面110及第一底面120。一些导线电路130形成于第一底面120上，一些导线电路131形成于第一顶面110上。第一基材层100可由FR4或FR5的玻璃纤维增强环氧树脂层压材料、基于氰酸酯的树脂(Cyanate Ester-based resin)层压材料、双马来酰亚胺三嗪基(Bismaleimide Triazine-based)层压材料、聚酯纤维或聚对苯二甲酸(polyethylene terephthalate，PET)所制成，第一基材层100也可是高玻璃化转变温度(high Tg)材料。
集成电路200具有至少一镀金芯片焊垫210在集成电路顶面上，且由填料层400所固定。镀金芯片焊垫210可以是镀金或金合金以增加其可焊性(或焊料润湿性)。在本实施例中，图1中仅设置了两个镀金芯片焊垫。集成电路200具有需要与外部物体一起运作或感知外部能量变化并受薄型保护装置保护的特征。例如，集成电路200可以是影像传感器，特别，影像传感器可以是指纹传感器或互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor，CMOS)传感器。集成电路200可以用不同的形式制造，例如，芯片或封装芯片。集成电路200由一保护涂层220覆盖，但两个镀金芯片焊垫210未由保护涂层220覆盖。保护涂层220可包含绝缘和钝化有机材料，诸如聚酰亚胺(Polyimide，PI)。通过表面贴装技术(Surface-Mount Technology，SMT)，两个镀金芯片焊垫210连接到第一基材层100的第一底面120对应的导线电路130上。
第二基材层300具有第二顶面310与第二底面320。第一基材层100有一些导线电路330形成于第二底面320上。第二基材层300与第一基材层100间唯一的不同在于导线电路可不形成于第二顶面310上。如图1所示，部分导线电路330由防焊油墨340覆盖而其它部分暴露。第二基材层300可由FR4或FR5的玻璃纤维增强环氧树脂层压材料、基于氰酸酯的树脂层压材料、双马来酰亚胺三嗪基层压材料、聚酯纤维或聚对苯二甲酸所制成。可选的，第二基材层300也可以使用高玻璃化转变温度(high Tg)材料。
为了正确地运作集成电路200，可有主动元件和/或被动元件(主动元件A与被动元件P如图1所示)固定于填料层400中。每一元件通过表面贴装技术连接到第一基材层100的第一底面120对应的导线电路130上。在图1中可以很容易地看出防焊油墨140一部分形成于第一顶面110上。第一基材层100的部分第一顶面110由防焊油墨140覆盖。防焊油墨140能保护导线电路130，避免侵蚀。
填料层400形成于第一基材层100与第二基材层300间，环绕集成电路200。填料层400黏接两个基材层并固定其中的集成电路200。填料层400由热固性材料制成，热固性材料可以是树脂或预浸渍黏合片(Pre-Preg)。要注意的是填料层400是在负压环境下形成于第一基材层100与第二基材层300间，使得填充材料可以流动以占据其间的位置。在层压程序中，负压环境有助于消除第一基材层100和第二基材层300之间的空隙(气孔)以形成集成电路封装结构10。在其它实施例中，当填料层400是Pre-Preg片时，一部分的Pre-Preg可以在贴覆到第一基材层100之前将其除去。被移除的部分对应于集成电路200、主动元件和/或被动元件的尺寸和位置。因此，完成的封装可以更薄，并且可以有更少的空隙环绕集成电路200、主动元件和被动元件。
至少一镀通孔600(两个镀通孔600如图1所述)通过第二基材层300、填料层400与第一基材层100而形成。镀通孔600连接到第二基材层300与第一基材层100形成的导线电路上，用于电信号的内部传导。
金属表圈500(或金属框)连接到第一基材层100的第一顶面110的部分导线电路130上，金属表圈500也能提高集成电路封装结构10的结构强度和/或用以作为信号传输接口(即，从/向集成电路200传送信号)。在某些例子中，金属表圈500能进一步形成天线，作为信号传输媒体。在一例子中，当集成电路200是指纹传感器时，金属表圈500不覆盖集成电路200感测部的顶部投射区域。为了更好地理解，请见图2，金属表圈500在集成电路200上(用虚线矩形框标记)，部分横跨(覆盖)集成电路200的一块。以集成电路200作为电容式指纹传感器，金属表圈500的中空部分留给集成电路200的感测部230，通过测量感测部230的每个像素处的电位或电流值来获取放置其上手指的图像。在这种情况下，金属表圈500可用于向手指提供电信号(电压变化)。为了增加灵敏度，集成电路200上第一顶面110的区域(金属表圈500的空心部分)可不被防焊油墨覆盖。金属表圈500连接到第一基材层100的第一顶面110上的部分导线电路130，可由焊锡或导电胶510来实现。
在其它实施例中，金属表圈500不存在而由第一顶面110上的一个电路代替，以用作信号传输介质。在又一其它实施例中，一个第二基材层300上的导线电路330或一个第一基材层100上的导线电路130能进一步形成线路天线。为了更好地理解，请见图3，其中在第一基材层100上形成有线路天线150。线路天线150可以帮助集成电路200发送和接收无线电波并与其他设备进行通信。
要强调的是，对集成电路200而言封装结构“超薄”是因为封装结构形成的元件非常薄。依照本发明，第一基材层100具有的厚度小于或等于75μm。然而，集成电路封装结构的整体厚度小于550μm。
在本实施例中，提供了一种用于集成电路200的集成电路封装结构10的形成方法，其流程图如图4所示。请注意，这里描述的“顶面”和“底面”用于描述完成的封装结构，这可能与制造过程不同。第一步骤是提供第一基材层100，其为编织玻璃环氧基材料，用铜箔包覆本身的底面(S01)。底面上的铜已蚀刻以形成导线电路。接着，固定第一铜箔，这将在之后于第一顶面形成导线电路，于一载体(在图中未画出)上(S02)。接着，在该载体上，固定第一基材层100的顶面于该第一铜箔上(S03)。当第一基材层100耦合到以上其它的元件时，该载体用于固定第一基材层100以防止第一基材层100变形。第四步骤为通过表面贴装技术安装集成电路200及主动与被动元件到第一基材层100的底面(S04)。在第四步骤后，贴覆第二基材层300到第一基材层100与集成电路200(S05)。此处，填料是预浸在第二基材层300中的环氧树脂，并在压力和热量的层压过程中，激活并“熔化”流出以填充环绕集成电路200的空间。第六步骤为贴覆第二铜箔，这将之后在第二底面320上形成导线电路330，到第二基材层300上(S06)。第七步骤为在真空或低压(气压)环境中层压以上步骤所形成的封装结构(S07)。第八步骤为蚀刻该第一与第二铜箔以形成特定电路，并涂布防焊油墨到第一顶面110与第二底面320(S08)。最后，移除防焊油墨不必要的部分(S09)。可以有将金属表圈附接到第一基材层100的第一顶面110的附加步骤。
对于集成电路200需要向外部暴露以实现某些特定功能的要求，如CMOS传感器感测光束，本发明也能应用。为了更好地理解，请参阅图5以及下面另一实施例的描述。
为了简化对集成电路封装结构20的说明，一些使用的元件与前一实施例的图1中的元件相同，相同的符号具有相同的功能。在本实施例中，一部分第一基材层100被移除形成开口102，以暴露集成电路200(影像传感器)的感测部。此外，一坝结构104形成于第一基材层100的第一底面120上并环绕开口102。集成电路200的感测部230被坝结构104包围，以防止填料在制造过程中从开口102溢出。坝结构104的高度足够低，以便在表面贴装技术过程中正确焊接集成电路200。由于CMOS传感器不需要信号传输接口，因此金属表圈500不包含在封装中。可以在CMOS传感器的顶表面上和开口102内部形成额外的保护层(图中未画出)，附加保护层可以是透明涂层膜，或附着在其上的透明玻璃。
在本实施例中也提供用于集成电路200的超薄封装结构20的形成方法。流程图如图6所示，第一步骤为提供第一基材层100(S11)。与前一实施例不同，第一基材层100是FR4板，用铜箔包覆顶面与底面。第二步骤为移除一部分第一基材层100以形成开口102，并蚀刻铜箔以形成导线电路于其两面(S12)。接着，第三步骤为形成坝结构104于第一基材层100的第一底面120上且环绕开口102(S13)。第四步骤为在步骤S13后，固定第一基材层100于一载体上(S14)，载体的功能与前一实施例中的相同，并且可以进一步具有矩形凸起以防止开口的形状在后续过程中变形。第五步骤为通过表面贴装技术安装集成电路200与主动及被动元件到第一基材层100，该集成电路200的感测部通过开口102暴露于外部(S15)。第六步骤为施加填料环绕集成电路200及主动和被动元件(S16)，第七步骤为贴覆第二基材层300于填料上(S17)。第二基材层300是FR4板，用铜箔包覆其底面上，而铜箔已被蚀刻以形成导线电路。填料可以是环氧树脂或Pre-Preg。当Pre-Preg用作填料时，一部分对应到集成电路200和/或辅助元件的Pre-Preg可以被移除以适应第一基材层与第二基材层之间的空间。Pre-Preg的厚度可以比普通的厚度薄得多以维持低厚度。第八步骤为在真空或低压环境中层压以上步骤所形成的封装结构以完成封装程序(S18)。第九步骤为涂布防焊油墨到第一顶面110与第二底面320，并接着移除该防焊油墨不必要的部分(S19)。步骤S13和S14可以交换，这不会影响结果。
在其它实施例中，坝结构104可以用黏合剂代替，该黏合剂使用流体分配器精确控制。请参阅图7。除黏合剂104a外，图7中的所有元件与图5中的相同。在表面贴装技术步骤之后施加黏合剂104a，所有镀金芯片焊垫210和与镀金芯片焊垫210连接的一部分导线电路130，用粘合剂密封。开口102和集成电路200之间的空间全部用黏合剂104a填充，以防止填料在层压过程中从开口102溢出。
在又一实施例中，坝结构104可以由在开口102处形成的薄膜104b代替。请参阅图8，除薄膜104b外，图8中的所有元件与图5中的相同。薄膜104b在表面贴装技术步骤之后施加，用于防止填料在层压过程中从开口102溢出。在一例子中，薄膜104b可以通过贴覆预切薄膜形成，然后压下预切薄膜以黏附到集成电路200的顶面。在另一例子中，薄膜104b可以通过喷涂涂布并固化而形成。在另一例子中，薄膜104b可以覆盖开口和第一顶面110的大部分，并且仅暴露需要暴露的部分，例如用于电连接到外部设备的接点。在这个例子中可能不需要防焊油墨140。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (22)
1.一种集成电路封装结构，其特征在于，包括：
第一基材层，具有第一顶面与第一底面，其中多个导线电路形成于所述第一顶面与所述第一底面；
集成电路，具有至少一镀金芯片焊垫在所述集成电路顶面，其中所述至少一镀金芯片焊垫通过表面贴装技术连接到所述第一基材层的所述第一底面对应的导线电路；
第二基材层，具有第二顶面与第二底面，其中多个导线电路形成于所述第二底面，且所述导线电路的部分被防焊油墨覆盖而其它部分露出于外部；
填料层，形成于所述第一基材层与所述第二基材层之间并环绕所述集成电路，黏附所述第一基材层和所述第二基材层，且固定所述第一基材层和所述第二基材层之间的所述集成电路；
其中至少一镀通孔穿过所述第二基材层、所述填料层及所述第一基材层而形成，连接形成所述第二基材层与所述第一基材层的导线电路。
2.根据权利要求1所述的集成电路封装结构，其特征在于，所述集成电路被保护涂层覆盖，但所述镀金芯片焊垫未被所述保护涂层覆盖。
3.根据权利要求2所述的集成电路封装结构，其特征在于，所述保护涂层包含绝缘和钝化有机材料。
4.根据权利要求3所述的集成电路封装结构，其特征在于，所述绝缘和钝化有机材料为聚酰亚胺。
5.根据权利要求4所述的集成电路封装结构，其特征在于，多个主动元件与被动元件固定于所述填料层中，且每一元件通过表面贴装技术连接到所述第一基材层的所述第一底面对应的导线电路。
6.根据权利要求1所述的集成电路封装结构，其特征在于，所述填料层由热固性材料制成。
7.根据权利要求6所述的集成电路封装结构，其特征在于，所述热固性材料为树脂或预浸渍黏合片。
8.根据权利要求1所述的集成电路封装结构，其特征在于，还包含防焊油墨，所述防焊油墨形成于所述第一顶面，其中所述第一顶面的部分导线电路被防焊油墨覆盖。
9.根据权利要求1所述的集成电路封装结构，其特征在于，还包含金属表圈或金属框，所述金属表圈连接到所述第一基材层的所述第一顶面的部分导线电路，用以提高所述集成电路封装结构的结构强度，和/或用以作为信号传输接口。
10.根据权利要求9所述的集成电路封装结构，其特征在于，所述金属表圈不覆盖所述集成电路的顶部投射区域。
11.根据权利要求9所述的集成电路封装结构，其特征在于，所述金属表圈连接到所述第一基材层的所述第一顶面的部分导线电路是由焊锡或导电胶来实现。
12.根据权利要求1所述的集成电路封装结构，其特征在于，所述集成电路为影像传感器。
13.根据权利要求12所述的集成电路封装结构，其特征在于，一部分所述第一基材层被移除以形成一开口来暴露所述影像传感器的感测部。
14.根据权利要求13所述的集成电路封装结构，其特征在于，坝结构形成于所述第一基材层的所述第一底面，且环绕所述开口以防止所述填料层的填料由所述开口溢出。
15.根据权利要求12所述的集成电路封装结构，其特征在于，所述影像传感器为指纹传感器或互补金属氧化物半导体传感器。
16.根据权利要求1所述的集成电路封装结构，其特征在于，所述第二基材层或所述第一基材层的导线电路进一步形成线路天线。
17.根据权利要求1所述的集成电路封装结构，其特征在于，所述第一基材层与所述第二基材层的材料为高玻璃化转变温度材料。
18.根据权利要求1所述的集成电路封装结构，其特征在于，所述第一基材层与所述第二基材层由FR4或FR5的玻璃纤维增强环氧树脂层压材料、聚酯纤维或聚对苯二甲酸所制成。
19.根据权利要求1所述的集成电路封装结构，其特征在于，所述第一基材层具有的厚度小于或等于75um。
20.根据权利要求1所述的集成电路封装结构，其特征在于，所述集成电路封装结构的总厚度小于550μm。
21.一种如权利要求5的所述集成电路封装结构的形成方法，其特征在于，包含步骤：
a、提供一第一基材层，所述第一基材层为编织玻璃环氧基材料，用铜箔包覆其一底面；
b、固定第一铜箔于一载体上；
c、在所述载体上，固定所述第一基材层的顶面于所述第一铜箔上；
d、通过表面贴装技术安装集成电路及主动与被动元件到所述第一基材层；
e、贴覆第二基材层到所述第一基材层与所述集成电路；
f、贴覆第二铜箔到所述第二基材层上；
g、在真空或低压环境中层压以上步骤所形成的封装结构；
h、蚀刻所述第一铜箔与所述第二铜箔以形成特定电路，并涂布防焊油墨到所述第一基材层的顶面及所述第二基材层的底面；
i、移除所述防焊油墨不必要的部分。
22.一种如权利要求4的所述集成电路封装结构的形成方法，其特征在于，包含步骤：
a、提供一第一基材层；
b、移除一部分所述第一基材层以形成开口；
c、形成一坝结构于所述第一基材层的第一底面且环绕所述开口；
d、固定所述第一基材层于一载体上；
e、通过表面贴装技术安装集成电路与主动及被动元件到所述第一基材层，所述集成电路的感测部通过所述开口暴露于外部；
f、施加填料环绕所述集成电路及所述主动及被动元件；
g、贴覆第二基材层于填料上；
h、在真空或低压环境中层压以上步骤所形成的封装结构以完成封装程序；
i、涂布防焊油墨到所述第一基材层的顶面及所述第二基材层的底面，并接着移除所述防焊油墨不必要的部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818863.2A CN112447777A (zh) | 2019-08-30 | 2019-08-30 | 集成电路封装结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910818863.2A CN112447777A (zh) | 2019-08-30 | 2019-08-30 | 集成电路封装结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112447777A true CN112447777A (zh) | 2021-03-05 |
Family
ID=74733847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910818863.2A Withdrawn CN112447777A (zh) | 2019-08-30 | 2019-08-30 | 集成电路封装结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112447777A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080409A1 (en) * | 2001-10-31 | 2003-05-01 | Jyunichi Nakamura | Multilayered substrate for semiconductor device |
| KR20080061816A (ko) * | 2006-12-28 | 2008-07-03 | 엘지디스플레이 주식회사 | 인쇄회로기판 및 그의 제조방법 |
| TW201330727A (zh) * | 2011-07-08 | 2013-07-16 | Panasonic Corp | 配線基板及立體配線基板之製造方法 |
| WO2015024821A1 (fr) * | 2013-08-23 | 2015-02-26 | Gemalto Sa | Dispositif electronique a memoire |
| US20150084207A1 (en) * | 2013-09-26 | 2015-03-26 | General Electric Company | Embedded semiconductor device package and method of manufacturing thereof |
| US20150124416A1 (en) * | 2013-11-05 | 2015-05-07 | Sunasic Technologies, Inc. | Printed circuit board having electronic component embedded and manufacturing method thereof |
-
2019
- 2019-08-30 CN CN201910818863.2A patent/CN112447777A/zh not_active Withdrawn
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030080409A1 (en) * | 2001-10-31 | 2003-05-01 | Jyunichi Nakamura | Multilayered substrate for semiconductor device |
| KR20080061816A (ko) * | 2006-12-28 | 2008-07-03 | 엘지디스플레이 주식회사 | 인쇄회로기판 및 그의 제조방법 |
| TW201330727A (zh) * | 2011-07-08 | 2013-07-16 | Panasonic Corp | 配線基板及立體配線基板之製造方法 |
| WO2015024821A1 (fr) * | 2013-08-23 | 2015-02-26 | Gemalto Sa | Dispositif electronique a memoire |
| US20150084207A1 (en) * | 2013-09-26 | 2015-03-26 | General Electric Company | Embedded semiconductor device package and method of manufacturing thereof |
| US20150124416A1 (en) * | 2013-11-05 | 2015-05-07 | Sunasic Technologies, Inc. | Printed circuit board having electronic component embedded and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100793468B1 (ko) | 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈 | |
| US8110896B2 (en) | Substrate structure with capacitor component embedded therein and method for fabricating the same | |
| US9760754B2 (en) | Printed circuit board assembly forming enhanced fingerprint module | |
| US9490233B2 (en) | Fingerprint recognition semiconductor device and semiconductor device | |
| EP1069616A2 (en) | Multi-layer flexible printed wiring board | |
| KR20000010668A (ko) | 성형된 유연 회로 볼 그리드 어레이 및 그 제조방법 | |
| US11646331B2 (en) | Package substrate | |
| US10653012B2 (en) | Electronic device and manufacturing method thereof | |
| US20070164449A1 (en) | Build-up package of optoelectronic chip | |
| JP2004128418A (ja) | 半導体装置およびその製造方法 | |
| KR20150035251A (ko) | 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법 | |
| JP4487883B2 (ja) | 電子部品内蔵モジュールの製造方法 | |
| KR19980063532A (ko) | 반도체 장치와 그의 제조방법 및 필름 캐리어 테이프와 그의 제조방법 | |
| US20110100549A1 (en) | Method for manufacturing component-embedded module | |
| EP1076361A2 (en) | Chip assembly module of bump connection type using a multi-layer printed circuit substrate | |
| US10356909B1 (en) | Embedded circuit board and method of making same | |
| JPWO2009037833A1 (ja) | 立体プリント配線板およびその製造方法ならびに電子部品モジュール | |
| US20210104563A1 (en) | Ultra-thin package structure for integrated circuit having sensing function and method forming the same | |
| KR100923542B1 (ko) | 이형재를 이용한 임베디드 반도체 패키지 장치 및 그 제조 방법 | |
| JP5484694B2 (ja) | 半導体モジュールおよび半導体モジュールを備える携帯機器 | |
| CN112447777A (zh) | 集成电路封装结构及其形成方法 | |
| US9711445B2 (en) | Package substrate, package structure including the same, and their fabrication methods | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| CN111508903A (zh) | 电子装置的封装基板结构及其制造方法 | |
| KR101130608B1 (ko) | 반도체 패키지 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20210305 |