TW201330727A - 配線基板及立體配線基板之製造方法 - Google Patents

配線基板及立體配線基板之製造方法 Download PDF

Info

Publication number
TW201330727A
TW201330727A TW101124280A TW101124280A TW201330727A TW 201330727 A TW201330727 A TW 201330727A TW 101124280 A TW101124280 A TW 101124280A TW 101124280 A TW101124280 A TW 101124280A TW 201330727 A TW201330727 A TW 201330727A
Authority
TW
Taiwan
Prior art keywords
substrate
resist
wiring
cavity
surface layer
Prior art date
Application number
TW101124280A
Other languages
English (en)
Inventor
Takayuki Kita
Tadashi Nakamura
Isamu Morita
Yuji Fuwa
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW201330727A publication Critical patent/TW201330727A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係使具有開口部與被配置於表層的第1表層配線之第1基板，與具有被配置於表層的第2表層配線之第2基板中介著接著部貼合之配線基板，開口部係形成以第2基板為底面之空腔。阻劑部之至少一部分，被形成於第1基板與第2基板對向，且包圍空腔的區域。接著部之一部分不會有往空腔側中介著第1基板與第2基板之間隙而伸出之可能性，可以實現為了實現行動機器的小型化、薄型化、輕量化、高精細化、多機能化等所必要的立體配線基板。

Description

配線基板及立體配線基板之製造方法
本發明係關於個人電腦，移動體通訊用電話機，攝影機等各種電子機器所廣泛使用的配線基板及其製造方法。
最近，作為可攜商品，有個人電腦、數位相機、行動電話等逐漸普及，特別是小型、薄型、輕量、高精細、多機能化等需求強勁，為了對應於此之半導體的實裝型態，也進行著封裝的小型、低背化，與三次元實裝化。作為容易實現這樣的半導體封裝的低背化、三次元實裝化之一法，作為使用具有空腔的立體配線基板的方法，例如專利文獻1係屬已知。
此外，作為防止被充填於接續部的導電糊流動的方法，例如專利文獻2係屬已知。
〔先前技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本專利特開2004-253774號公報
〔專利文獻2〕日本專利特開2009-28364號公報
專利文獻1所揭示的從前的立體配線基板，於接著部一般使用玻璃纖維膠片，但是因為玻璃纖維膠片包含織布、不織布、膜等芯材，所以特別對於由導電性糊所構成 的通孔的形狀保持為有效的，但是要埋入被形成於上側及下側的印刷電路板表面之配線圖案則是困難的。
此外，於接著部使用黏結片(bonding sheet)的場合，配線圖案的埋入雖然容易，但是有被充填於接著部的導電糊流動的課題。
對於這樣的課題，將2枚配線基板(一方具有空腔)彼此，以接著部貼附，成為立體配線基板之後，以鑽頭等在此例體配線基板形成貫通孔，對此貫通孔以電鍍形成通孔的技術也被提出來，但是在此場合，通孔共同貫通2枚配線基板的緣故(或者是因為非IVH構造的緣故，其中IVH意味著組織間隙通孔(Interstitial Via Hole))，對於立體配線基板的配線圖案的設計自由度造成影響，而有無法對應於高密度實裝的課題。
本發明係有鑑於前述課題而完成的發明，係以接著部接續第1基板與第2基板而成的配線基板，且作為防止往此接著部的空腔內之流出之配線基板。因而，是達成往空腔內之半導體等的高密度實裝或提高配線密度者。
為了達成前述目的，本發明之一局面之配線基板，係具有具開口部與被配置於表層的第1表層配線之第1基板，與具有被配置於表層的第2表層配線之第2基板的配線基板。接著，於第1基板與第2基板之間被配置接著部，相互接著第1基板與第2基板。進而，於第1基板與第2基板之間配置阻劑部，阻劑部與第1基板與第2基板連接。進而，開口部形成以第2基板為底面的空腔，接著 部具有被充填於形成在接著部的孔之導電糊所構成的通孔。接著，通孔導電連接第1表層配線與第2表層配線，阻劑部的至少一部分，被形成於第1基板與第2基板對向，且包圍空腔的區域。
從而可以防止接著部之往空腔內的流出，實現立體配線基板之更為小型化、薄型化、輕量化、高精細化、多機能化等。
此外，本發明之其他局面之立體配線基板的製造方法，可以製造前述配線基板。
(實施型態1) <實施型態1之構造>
以下，參照圖面說明本發明之實施型態1。
圖1係本發明的實施型態1之擴大立體配線基板的一部分之剖面圖。於圖1，立體配線基板110，係以接著部140貼合第1基板120、第2基板130而形成的。第1基板120，係以絕緣層160，與被形成於絕緣層160的表面之第1表層配線170來形成。進而，第2基板130，係以絕緣層160，與被形成於絕緣層160的表面之第2表層配線180來形成。於接著部140被形成孔(孔未被賦予編號；此外在後述的圖4(B)係圖示為孔270)，於該孔填充導電糊150。此外，導電糊150作為通孔發揮機能，導電連接第1表層配線170與第2表層配線180。於第1基 板120有開口部，該開口部成為空腔190。又，針對空腔的構成，參照圖2、圖3稍後詳述。阻劑220，被配置於第1基板120與第2基板130對向，且包圍空腔190的區域(周緣部200)，上面接於第1基板，下面接於第2基板。又，在本實施型態使用含有金屬粉的導電糊150。
其次，參照圖2及圖3同時說明本發明的實施型態1之第1基板120及第2基板130全體的構成。圖2係模式顯示本發明的實施型態1之立體配線基板形成的狀況之立體圖。圖3係模式顯示本發明的實施型態1之立體配線基板的全體之立體圖。
如圖2所示，於第1基板120，被形成開口部290。接著，使第1基板120與第2基板130，透過接著部(於圖2、圖3未圖示)，如箭頭280所示使其一體化。結果，如圖3所示，形成具有空腔190的立體配線基板(以下，稱為立體配線基板)。又，雖把本實施型態這樣的具有空腔的配線基板稱為立體配線基板，但稱為配線基板也沒有問題。
又，在圖2及圖3，省略圖1所示的接著部140、導電糊150、絕緣層160、第1表層配線170、第2表層配線180等之記載。
<實施型態1之具體的材料及尺寸之例>
於參照圖1同時說明的實施型態1之配線構造，具體的材料及尺寸之例說明如下。
作為第1基板120、第2基板130，可以使用把市售的玻璃環氧樹脂(使用了把環氧樹脂含浸於玻璃纖維而成的絕緣層者)作為絕緣層160之配線基板(所謂已完成的基板)。又，在第1基板120、第2基板130之中介著接著部140而對向的面被形成第1表層配線170、第2表層配線180。又，作為第1表層配線170、第2表層配線180，可以使用將市售的銅箔(例如厚度為18~36μm等)進行了蝕刻者。此外作為第1基板120、第2基板130，使用ALIVH基板(ALIVH為Panasonic公司之登錄商標)是有用的。ALIVH基板具有”Any Layer Interstitial Via Hole”，所以提高了立體配線基板110的配線設計的自由度。此外，於ALIVH基板的層間接續使用通孔糊(於圖1等未圖示)，所以對於使用了通常的電鍍通孔的配線基板，在壓縮時的通孔部分的可信賴性很高。因此，為了提高第1表層配線170、第2表層配線180，與導電糊150之密著而加壓、加熱的場合，第1基板120、第2基板130不容易受到加壓、加熱的影響。
此外，作為阻劑220，可以使用市售的抗焊劑。
<實施型態1之配線基板的製造方法之一例>
其次，參照圖面同時說明參照圖1所說明的實施型態1之立體配線基板110的製造方法之一例。
圖4A~圖4D、圖5A、圖5B、圖6係顯示立體配線基板110的製造方法之一例之剖面圖。
又，與參照圖1同時說明的立體配線基板110相同的構成被賦予相同的符號而省略說明。
如圖4A所示，於接著部140的兩面被形成保護膜260。作為保護膜260，例如可以使用PET膜等厚度為5~50微米的樹脂膜。
作為接著部140，例如可以使用包含熱硬化樹脂與熱膨脹係數調整用之無機填料之，厚度5~200微米的接著部。
其次，如圖4B所示，於保護膜260與接著部140開了孔270。於孔270的形成，可以使用鑽頭或雷射。
其後，如圖4C所示，於孔270被填充導電糊150。於導電糊150的填充，例如可以使用市售的網版印刷機等。
其後，如圖4D所示，於接著部140及保護膜260，被形成開口部290b。作為開口部290b的形成方法，可以選擇使用了模具或雷射的打穿，或者切除方法。接著把接著部140的一部分如箭頭280所示地除去，也於接著部140設開口部290。其後，除去保護膜260。(在圖4未圖示除去保護膜260的步驟)
又，針對開口部290等的形成方法，參照圖4A~圖4D同時進行了說明，但開口部290的形成方法並不以此為限定，針對各步驟的順序也不以此為限定。
其次，說明貼附第1基板120與第2基板130的方法。
如圖5A所示，由圖4D所示的構造物除去保護膜260者，為圖5A所示的接著部140及導電糊150。除去保護膜之後的痕跡，成為導電糊150由接著部140的表面突出的部分(突出部300)。突出部300的厚度，能夠以保護膜260的厚度來調整。
第1基板120具有開口部290a，於表層具有第1表層配線170。此外，第2基板130具有表層之第2表層配線180。接著，於第2表層配線180上被形成阻劑220。阻劑220，被形成於第1基板120與第2基板130對向，且在第1基板120的開口部之周邊部(周緣部200)。阻劑220，被形成於比接著部140更接近空腔的位置。
又，在圖1等，阻劑220被形成於第2表層配線180之上，但於阻劑220之下沒有必要一定得形成表層配線，被形成於絕緣層160之上亦可。
接著，於第1基板120與第2基板130之間，設置具有圖4D所示的接著部140及突出部300的導電糊150。
又，比起設於第1基板120的開口部290a，設於接著部140的開口部290b比較大。接著，形成於接著部140的開口部290b，設於比阻劑220更為外側(或者是比這些被層積而成的空腔190更為遠側)。藉由如此進行，可以減低接著部140與阻劑220之重疊。
接著，衝壓圖5A，於圖5B顯示在途中夾著第1基板120、第2基板130而以接著部140一體化的模樣，衝壓後的結果顯示於圖6。又，衝壓裝置或模具皆未圖示。
於圖5B，於衝壓過程形成間隙310，通氣箭頭320，顯示例如殘留於第1基板120、第2基板130或接著部140的間隙的空氣往外部逃逸(或者通氣)的模樣。藉由使此通氣箭頭320所示般的通氣性在層積時設於空腔190的側面，可以得到抑制接著部140與第1基板120、第2基板130等之界面的空孔(void)發生之抑制效果。
最終，如圖6所示，在第1基板120與第2基板130對向的區域(周緣部200)，形成阻劑220與第1基板120密著而成的密著部(或者密著面)。密著部(或密著面)在圖6以虛線330表示。
如虛線330所示，因應於第1基板120的表面狀態(或者第1基板120的表面的凹凸或波浪起伏等)，藉由形成阻劑220的表面之一部分彼此密著而成的密著部，可以確實防止加壓、加熱而軟化的(進而，埋設第1表層配線170、第2表層配線180的)接著部140，由阻劑220的間隙流入空腔190的內部。
圖6之空腔190，側面係以第1基板120的開口部、阻劑220形成，底面以第2基板130形成。
以上，根據參照圖1~圖6說明的實施型態1之配線基板的話，於空腔周邊部，藉由阻劑220接續第1基板120及第2基板130之間。從而，可以更為確實地防止由接著部140往空腔190之流出。
又，藉由接著部140等的形狀，即使不一定把阻劑220形成為包圍空腔190的周邊區域之全部，也可以得到 防止接著部140之往空腔190內流入的效果。
此外，在本實施型態，設於第2基板130的表層的第2表層配線180，藉由拉出制空腔190之中，於空腔190的周緣部200，非常容易形成扇出(fanout)形的繞拉圖案。總之，於空腔190中，可以使設於第2基板130的表層之第2表層配線180直接以最短距離拉出，可以在此第2表層配線180直接實裝半導體晶片等。結果，可以使配線的線路長，不透過通孔等而在同一平面上保持於最短，可以減少立體配線基板110的ESR(等價串聯電阻)或ESL(等價串聯電感)。
此外，在本實施型態，第1表層配線170與第2表層配線180之間的電氣接續藉由填充的導電糊來進行，所以可提高形成於第1表層配線170、第2表層配線180的內層等的配線圖案或通孔(於圖1皆未圖示)之設計自由度。設計自由度變高的理由，是因為可以使導電糊150所構成的通孔，作為IVH。
(實施型態2) <實施型態2之構造>
以下，參照圖面說明本發明之實施型態2。
圖7係本發明的實施型態2之擴大立體配線基板的一部分之剖面圖。與參照圖1同時說明的實施型態1相同的構成被賦予相同的符號而省略說明。
實施型態1與實施型態2的構造不同之處在於阻劑部 的構造，僅在於圖1所示的實施型態1為阻劑220，但在圖7所示的實施型態2，阻劑部係以第1阻劑220a及220b來形成這一點而已。針對立體圖，與參照圖2及圖3同時說明的實施型態1為相同，所以省略說明。
此外，具體的材料及尺寸之例，也與實施型態1同樣所以省略說明。
<實施型態2之配線基板的製造方法之一例>
其次，參照圖面同時說明參照圖7所說明的實施型態2之立體配線基板110的製造方法之一例。與參照圖3~圖6同時說明的實施型態1的配線基板之製造方法相同的構成被賦予相同的符號而省略說明。
又，參照圖4A~圖4D同時說明的實施型態1之接著部140及導電糊150的製造方法，與實施型態1同樣所以省略圖式。
圖8A、圖8B、圖9A係實施型態2之立體配線基板110的製造方法之一例之剖面圖。
與實施型態1不同之處，僅在於在形成第1基板120的絕緣層160被形成第1阻劑220a，在形成第2基板130的絕緣層160被形成第2阻劑220b這一點而已。
其次，參照圖9B同時說明第1阻劑220a及第2阻劑220b之密著部。
藉由第1阻劑220a及第2阻劑220b相互被加熱、加壓而密著，使相互的表面形狀配合而成(或者是嵌合而成 的面)，相互密著之痕跡以相互對應於其形狀的方式殘留下來。這是因為加壓、加熱時，第1阻劑220a、第2阻劑220b一起軟化的緣故。又，痕跡部340即使相互接觸，相互離開，都對於接著部140之往空腔190中的流入防止效果沒有影響。對於流入防止效果沒有影響的理由，是因為即使構成痕跡部340的第1阻劑220a、第2阻劑220b相互離開，其距離為約略一定(進而於空腔190的全周)為充分狹窄的緣故。
針對前述之實施型態2，可得到與實施型態1同樣的效果。
以下，針對阻劑彼此之接合面，參照圖2、圖7及圖10~圖12進而更為詳細地說明。
圖10係顯示圖2之箭頭10之剖面的一部分之模式圖。圖10相當於將空腔190的側面由空腔190的內側來觀察之擴大立體圖。於圖10，未變形阻劑370，例如相當於設在圖7所示的空腔190的周緣部200之第1阻劑220a。凹凸阻劑380，相當於覆蓋設於第2基板130的表層之第2表層配線180之一部分的第2阻劑220b。
凹凸阻劑380之凹凸，起因於被埋入第2阻劑220b的第2表層配線(例如扇出配線)的厚度。第2表層配線的厚度對於確保層積時的通氣性是有效的。此外凹凸沒有必要僅僅依存於各個第2表層配線的厚度。除了因表層配線的有無而產生的凹凸以外，即使是起因於第2基板的波浪起伏等之凹凸，對於層積時之通氣性確保也是有效的。
如此於空腔190的周緣部200，藉由在第2表層配線180之上重疊第2阻劑220b，對於把因應於此第2表層配線180的厚度之凹凸形狀設於其表面是有用的。箭頭280，顯示在第1阻劑220a、第2阻劑220b相互對向的狀態係被加壓、加熱而密著的模樣。
圖11A係模式顯示設於第1基板120、第2基板130之空腔190的周緣部200之，相互對向的第1阻劑220a、第2阻劑220b接觸的模樣之立體圖。圖11A之通氣箭頭320，顯示內部空氣由起因於第2阻劑220b埋設的第2表層配線180的凹凸的間隙310，往外部逃逸(通氣)的模樣。如圖11A所示，對於把第2表層配線180，作為由空腔190的外側，往空腔190的內部伸展的配線圖案(所謂的扇出配線，或者FANOUT配線)是有用的。
圖11B係模式顯示設於第1基板120、第2基板130之空腔190的周緣部200之，相互對向的第1阻劑220a、第2阻劑220b相互密著的模樣之立體圖。如圖11B所示，第1阻劑220a與第2阻劑220b相互密著的場合，也可能有第2阻劑220b的表面凹凸的間隙，如通氣箭頭320所示地保持通氣性。其後，進而可以藉由將這些加壓、加熱而相互密著。
圖12A、圖12B都是模式顯示第1阻劑220a、第2阻劑220b藉由在相互被加熱、軟化的狀態下進行密著，而防止軟化的接著部140之往空腔190側的流出的模樣之立體圖。於圖12A390a、390b皆為已變形阻劑，加熱狀態之 第1阻劑220a、第2阻劑220b被相互壓抵，互使變形。
圖12A顯示即使完成後(一及接著部140熱硬化之後)，第1阻劑220a、第2阻劑220b仍保持已變形阻劑390a、390b互為密著狀態的模樣。密著面於圖12A以虛線330表示。
圖12B係於完成後(亦即接著部140熱硬化之後)，相互密著的第1阻劑220a、第2阻劑220b，中介著相互軟化而成的已變形阻劑390a、390b之相當於相互密著而成的密著面(或者密著面之痕跡)的痕跡部而形成間隙310的場合之立體圖。如圖12B所示，例如，即使第1阻劑220a、第2阻劑220b相互離開其間隙310也為均一，且充分地狹窄，所以可防止接著部140之往空腔190側之流出。這是因為藉由第1阻劑220a、第2阻劑220b相互被加熱密著，而形成對方形狀被轉印到自身構成的複製品狀態的緣故。因此，第1阻劑220a及第2阻劑220b的密接面變形了。此變形了的密著面稱為變形部。
接著參照圖13~圖15同時進而詳細說明。
圖13A~13C，係顯示第1阻劑220a的一部分，與第2阻劑220b的一部份相互密著或者固著的模樣之剖面圖。
於圖13A，接著部140，尚未流動到第1阻劑220a、第2阻劑220b的附近。此外箭頭SR1顯示第1阻劑220a的厚度，箭頭SR2顯示第2阻劑220b的厚度，箭頭T顯示接著部140的厚度。於圖13A，最好成立「(SR1+SR2)≦T」之關係式。
如圖13B、圖13C所示，如箭頭280所示，加壓、加熱第1基板120、第2基板130。藉由如此，第1阻劑220a的一部分，與第2阻劑220b的一部分，被形成相互密著或者固著而成的密著面或固著面。於圖12A，密著面或固著面以虛線330表示。又，所謂密著面試只第1阻劑220a與第2阻劑220b相互密著而成，藉由相互密著，受到相互之表面形狀的影像，而有相互變形的情形。此外，密著的場合，即使要將密著的對方彼此剝開，也有不發生凝集破壞的情形。此外所謂固著是在密著下的狀態，其一部分為物理上，化學上之一體化的狀態。因此要剝開固著的對方彼此時，其一部分會發生凝集破壞。又，沒有必要限定第1阻劑220a的一部分與第2阻劑220b的一部份直接密著或固著。這是因為第1阻劑220a的一部分與前述第2阻劑220b的一部份中介著接著部140密著或固著也可得到同樣的效果。
此外第1阻劑220a的一部分與第2阻劑220b的一部分，相互固著一體化的場合，或者第1阻劑220a的一部分與第2阻劑220b的一部分，中介著接著部140相互固著一體化的場合，都把這些作為固著阻劑400。
圖14(a)、(b)，分別為針對第1阻劑的一部分與第2阻劑的一部分，相互固著一體化的場合，或者第1阻劑的一部分與第2阻劑的一部分，中介著接著部相互固著一體化的場合之固著面進行說明之剖面圖，與其介面部分之俯視圖。
固著阻劑400，係第1阻劑220a的一部分與第2阻劑220b的一部分，相互固著一體化者，或者第1阻劑220a的一部分與第2阻劑220b的一部分，中介著接著部140相互固著一體化者所形成的。
圖14(b)係固著阻劑400的虛線330(亦即，密著面或固著面)之剝離部分之一例之俯視圖。固著阻劑400的剝離面，例如可藉由相互剝離構成立體配線基板110的第1基板120，與第2基板130而得。
圖14(b)係剝離面之一例。如圖14(b)所示，於剝離面，可以觀察成為下底的第2阻劑220b，或液狀接著部410、痕跡部(或凝集部)340。所謂液狀接著部410，是指包含於接著部140的無機填料等，如箭頭380所示侵入第1阻劑220a與第2阻劑220b之間隙時，在其間隙無機填料等被濾取而成的液狀樹脂成分的硬化物。此外，將痕跡部340作為凝集部亦可。在此場合，所謂凝集部340，是第1阻劑220a的一部分，或第2阻劑220b的一部分、液狀接著部410、或接著部140的一部分剝離而成的剝離面(相互密著的場合)，或者被凝集破壞的部分(相互固著的場合)。又，痕跡部340亦可為被凝集破壞而成的凝集部340。因為是痕跡部，或是凝集部都沒有差別。
如圖14(b)所示，藉由以衝壓進行加壓、加熱，使第1阻劑220a與第2阻劑220b，一部分彼此，或者是全面與一部分，或者是全面彼此密著、固著而形成固著阻劑 400。此外此固著阻劑400所形成的固著面，防止構成接著部140的樹脂成分的染出或者滲出。此外由接著部140染出的液狀成分(例如，液狀接著部410)對於這樣的固著阻劑400的形成也是有用的。
圖15係顯示發明人實際作成的樣本之剝離面的顯微鏡照片。此外，圖16係模式顯示圖15之顯微鏡照片之平面圖。
圖15、圖16之箭頭480所示的區域，相當於第1阻劑220a與第2阻劑220b之剝離部分。於圖15、圖16之箭頭480所示的區域，如在前述圖14所說明的，這些構建殘留下固著(或者密著)而成的痕跡。又，固著阻劑400，以各構件固著為較佳，但是密著的狀態亦可。這是因為密著的狀態，如圖14、圖15所示剝離這些構件的場合，會殘留相互固著而成的痕跡的緣故。因此以顯微鏡或SEM觀察這些構件的剝離部分的介面，只要觀察到這些之固著(或者密著)之痕跡的話，即已足夠。這是因為以顯微鏡或SEM觀察到的痕跡部分，在區別其為固著，或者是密著者之間，照進行會殘留下痕跡的密著(或固著)的話，就可以發揮本發明的作用效果。此外，為了區別密著與固著，必須要特殊而且昂貴的分析方法，在本發明，不管是密著或是固著都可以發揮同樣的作用效果。
如此，至少第1阻劑220a的一部分，與第2阻劑220b的一部分相互密著或者固著，或者是第1阻劑220a的一部分，與第2阻劑220b的一部分中介著前述接著部 相互密著或者固著的畫，可以發揮本發明之優異的作用效果。
此外在實施型態1，是接著著阻劑與絕緣層160，在本實施型態2是密著阻劑彼此，所以與實施型態1相比密著性更高。從而，在實施型態2，與實施型態1相比，可以更為確實地防止接著部往空腔流出。
(實施型態2之變形例)
其次針對實施型態2之變形例，參照圖17進行說明。圖17係本發明的實施型態2之變形例之擴大立體配線基板的一部分之剖面圖。
與實施型態2不同之處，在於阻劑220a伸出至空腔內這一點。如圖17所示，藉由阻劑220的一部分，伸出至空腔190之中，可得到吸收與第1基板120的周緣部200之對準誤差之效果。
又，本實施型態，可得到與實施型態2同樣的效果。此外針對製造方法，也可以藉由與實施型態2同樣的方法來製造。
(實施型態3) <實施型態3之構造>
以下，參照圖面說明本發明之實施型態3。
圖18係本發明的實施型態3之擴大立體配線基板的一部分之剖面圖。與參照圖7同時說明的實施型態2相同 的構成被賦予相同的符號而省略說明。
與實施型態2的構成不同之處，在於圖7所示的實施型態2於第1阻劑220a與絕緣層160之間第1表層配線170並未伸入。另一方面，在圖18所示的實施型態3，於第1阻劑220a與絕緣層160之間被形成第1表層配線170a這一點。立體圖以及具體的材料及尺寸之例，也與實施型態2同樣所以省略說明。
此外，實施型態3的製造方法，與實施型態1及實施型態2的立體配線基板的製造方法同樣所以省略說明。
其次，針對阻劑彼此的接合面，參照圖18~圖20進而詳細說明。
如圖18所示，針對在周緣部200，設有第1阻劑220a、與重疊於第1阻劑220a的第1表層配線170，在構成空腔190的周緣部200的第2基板130，設有第2阻劑220b、與重疊於第2阻劑220b的第2表層配線的場合。
於圖18，在構成空腔190的周緣部200的第1基板120，設有第1阻劑220a、與重疊於第1阻劑220a的第1表層配線170，在構成空腔190的周緣部200的第2基板130，設有第2阻劑220b、與重疊於第2阻劑220b的第2表層配線。如此，藉由對於在空腔190的周緣部對向的阻劑，以重疊的方式設置表層配線，可以減低接著部140之往空腔190側的滲出。
圖19係說明以重疊於在空腔190的周緣部對向的阻劑的方式，設置線條狀的表層配線的場合之剖面圖。於圖 19，在第2基板130側以使扇出(fanout)配線所構成的第2表層配線180重疊於第2阻劑220b的方式設置，在第1基板120側以使線狀配線的第1表層配線170重疊於第1阻劑220a的方式設置。又，線狀的第1表層配線170，以正交於扇出配線所構成的第2表層配線180的方式設置為較佳。
圖20係說明以重疊於在空腔190的周緣部對向的阻劑的方式，設置反轉狀(例如、負正狀之逆圖案)的表層配線的場合之剖面圖。於圖20，在第2基板130側以使扇出(fanout)配線所構成的第2表層配線180重疊於第2阻劑220b的方式設置，在第1基板120側以使線狀配線的第1表層配線170重疊於第1阻劑220a的方式設置。又，線狀的第1表層配線170，以掩埋扇出配線所構成的第2表層配線180的凹凸的方式(或者是反轉的方式)設置為較佳。
(第4實施型態) <實施型態4之構造>
參照圖21同時說明實施型態4。
圖21所示之實施型態，係在參照圖7說明的立體配線基板110之空腔190的內部實裝半導體元件230的立體配線基板。又，以下，把在配線基板被接續半導體元件的半導體實裝物，稱為半導體實裝構造物250。
在設於圖7所示的立體配線基板110的空腔190內露 出的第2表層配線180上被實裝半導體元件230。在本實施型態，作為實裝部240例如使用焊錫凸塊。半導體元件230，沒有必要限定於矽半導體，也包含裸晶、晶片零件、透鏡等光學元件，或者光電元件等。作為實裝部240，使用線結合等亦可。此外於空腔190內，實裝半導體元件230等之後，因應必要而使用市售的結合樹脂(密封樹脂)等，樹脂密封半導體元件230亦可。
於配線基板實裝半導體元件230的半導體實裝構造物250，可以對於行動電話等各種可攜式終端的小型化、高性能化有所貢獻。
(其他實施型態) <導電糊面接觸之模樣>
其次，參照圖22A、圖22B，同時作為導電糊150，使用含金屬粉之導電糊，顯示金屬粉相互變形、面接觸之模樣。
圖22A、圖22B，均為模式說明導電糊150所含有的金屬粉彼此，藉由突出部300的作用效果而相互被壓縮、變形的模樣之剖面圖。
圖22A，為導電糊150被加壓壓縮前的剖面圖，圖22B為導電糊150被加壓壓縮後的剖面圖。
在圖22B，導電糊150中所含的金屬粉350變形形成面接觸部而成為變形粉360。於導電糊150，除了金屬粉350以外，可以因應必要而添加環氧樹脂等熱硬化樹脂、 分散劑、添加劑、溶劑等。又，這些熱硬化樹脂等之各種構件，於圖22A、圖22B並未圖示。箭頭280a，相當於壓縮前的導電糊150的厚度。其次，此導電糊，因突出部300或者突出於第1基板200、第2基板130的表面的方式設置的第1表層配線170、第2表層配線180的厚度部分，而受到更強的壓縮，成為圖22B所示的狀態。
如圖22B所示，複數之金屬粉350，相互被加壓變形而成為中介著以虛線330所示的面接觸部(或者面接觸面)而面接觸之變形粉360。此外，在變形粉360與變形粉360之界面，被形成以虛線330所示的面接觸部(或者面接觸之界面)。接著，中介著以此虛線330所示的面接觸部，複數金屬粉350導電連接，減少第1表層配線170、第2表層配線180之間的通孔電阻。圖22B之箭頭280b，顯示被壓縮後的導電糊150的厚度。如以上所述，當然顯示出「280a>280b」之關係。
<導電糊的流出之比較例>
其次，為了確認本發明之優位性，分別針對空腔190內配置第1比較阻劑430的試作品(以下，稱為「比較基板1」)，與本發明之實施型態2之試作品，說明接著部140之染出狀況的結果。又，試作結果之一例顯示於圖23。
以下，參照圖24~圖26同時說明比較基板1之試作品。
圖24係針對第1比較基板420進行說明之立體圖。第1比較阻劑430，被配置於空腔內。如箭頭280所示，加壓密著第1基板120與第2基板130，成為圖25的狀態。
圖25係擴大說明第1比較基板420的空腔190附近之立體圖。如圖25所示，在第1比較阻劑430與第1基板120之間被形成間隙310a。此外，在第1基板120與第2基板130之間，被形成起因於第2表層配線180的厚度之間隙310b。通氣箭頭320，顯示內部空氣中介著間隙310b、310a，往外部漏出的模樣。
圖26，係模式顯示於第1比較基板420接著部440流入空腔側的模樣之立體圖。被加熱軟化的接著部440，透過圖24所示的間隙310b、310a，往外部伸出。
其次，使用顯示圖23之試作結果之一例之表來進行說明。圖23所示之本發明的試作品，為使用在外型尺寸約300×300mm之中，被形成數十個約10mm正方之空腔190之測試圖案之試作結果。於第1基板120、第2基板130，使用4層之ALIVH基板(ALIVH為Panasonic公司之登錄商標)。此ALIVH基板，與使用一般的貫孔電鍍之剝離環氧樹脂之多層板相比，對於加壓、加熱有較強的耐性。此外，於接著部140，使用對ALIVH基板使熱膨脹係數匹配之薄板狀的接著層(無機填料與環氧樹脂之混練物)。此外，作為導電糊150，使用的是：金屬粉350是把銅粉(3~10微米)混練於環氧樹脂中而成的ALIVH基 板用之導電糊。此外，第1基板120、第2基板130、與接著部140之加壓，係使用真空衝壓裝置，在室溫(20℃)~約200℃為止，在保持於加壓的狀態下階段性地調整加壓壓力或加熱條件之歷程。第1阻劑220a、第2阻劑220b使用負型阻劑。此外，此負型阻劑選用Tg在200℃以下(較佳者為150℃以下)者。接著，將導電糊150由室溫(20℃)附近開始加壓，成為圖8B的狀態之後，將這些構件加熱，軟化到第1阻劑220a、第2阻劑220b相互接觸也不會破裂的程度，使其相互密接，而使接著部140軟化。
圖23所示之本案的試作品，相當於參照圖7所說明之實施型態2。第1比較基板，相當於前述之圖24~圖26所示的第1比較基板420。第1基板120、第2基板130或是接著部140、導電糊150等，均為共通。
此外，空腔的有無，為觀察試作之各樣品的一部份之剖面的結果。此外，接著部的伸出，是以實體顯微鏡觀察插入第1基板120、第2基板130間的接著部140之一部分，是否染入空腔190內的結果，一例顯示於圖23。
如圖23所示，本案之試作品，第1比較基板沒有發生空孔(void)。這因該是在第1基板120、第2基板130使用對加熱、加壓性優異的ALIVH基板的緣故。此外，接著部140之往空腔190內部之伸出，在第1比較基板420的場合有被觀察到。另一方面，本案試作品(立體配線基板110)，未觀察到接著部140之往空腔190內之 伸出。這應該是本案發明，如圖5B、圖11A所示，對於成為空孔(void)的發生原因之空氣由間隙往外不知排出性相當優異，而且接著部140軟化，在提高其流動性的溫度區域(或者加壓條件)，藉由使第1阻劑220a、第2阻劑220b彼此密接，而制止接著部140往空腔190側伸出的緣故。
<製造方法之其他例(立體配線基板的第2製造方法)>
其次，參照圖26同時說明實施型態1~3之第2立體配線基板之製造方法。
在前述實施型態參照圖4~圖6說明的立體配線基板的製造方法，採取貼合具有第1開口部290a的第1基板，與第2基板的方法，在以下說明的立體配線基板的第2製造方法，於貼合後形成空腔。
首先，如圖27A所示，在第1基板120與第2基板130之間設置具有導電糊150的接著部140。又，具有導電糊150的接著部140的製造方法，與參照圖4A~圖4D說明之立體配線基板的製造方法相同，所以在此省略說明。接著如箭頭340a所示，將這些構件加壓一體化。其後，如圖27B之箭頭340b所示，除去第1基板120，或第2基板130之任一個以上之一部分。除去可以使用機械方法(槽刨(router))，雷射等。此外，使用雷射的場合，於空腔190的表面(或底面)以不殘留雷射加工痕的方式，把銅箔(例如表層配線的一部份)當作對雷射加工 之停止件是有用的。其後，如圖27C之箭頭340c所示，藉由除去不要部分，形成空腔190。
如圖27A~圖27C所示，將第1基板120、第2基板130，以第1阻劑220a的一部分與第2阻劑220b的一部份在空腔的周緣部相互為對向的狀態一體化之後，形成空腔190，而可以提高空腔190之實裝面之共平面性(所謂Coplanarity是指對於安裝面之零件的各端子或電極的最下面之均一性，例如在日本電子機械工業會規格EIAJ則為端子最下面均一性)。
又，前述之第2製造方法當然可以適用於實施型態1~4之全部。
又，於實施型態1~4，阻劑220，以覆蓋空腔190的周圍一周為佳。然而，於阻劑設開口部等，即使沒有完全繞行空腔190一周，只要能夠防止接著部140之流出，也沒有必要一定得完全繞行周圍一周。
又，在本實施型態1~4所記載的配線基板形成的阻劑，通常可以被配置於空腔的周緣部之多餘的區域，所以不會增加配線基板的面積，可以具有相同的機能，而且防止接著部之流出。例如在圖25所示的第1比較基板420，於空腔內形成第1比較阻劑430，所以影響空腔內的面積。總之，空腔內形成第1比較阻劑的場合，於空腔內例如配置半導體元件的場合，需要使空腔的面積比本案的實施型態1~4更大。
此外，第1表層配線170與第2表層配線180之間的 電氣接續藉由填充於接著部內的導電糊150來進行，可提高形成於第1表層配線170、第2表層配線180的內層等的配線圖案或通孔(於圖1皆未圖示)之設計自由度。這是因為可以使導電糊150所構成的通孔，作為IVH的緣故。又，隨著用途不同，以鑽頭等形成貫通立體配線基板110的孔，對此貫通孔適用電鍍技術，同時形成貫孔也沒有任何問題。
又，於實施型態1~4，空腔190內被拉出第2表層配線180，但沒有必要一定把第2表層配線180拉出至空腔190內。
又，在本實施型態，設於周緣部200的阻劑220的圖案，在本實施型態為四角形，但不以此形狀為限。空腔190為四角形的場合，阻劑220的圖案以四角形為較佳。
又，阻劑220的圖案寬幅以50微米以上(進而100微米以上)2000微米以下即可，可以任意設計。
又，第1基板120的周緣部200與阻劑220相互對向的狀態下，相互重疊的寬幅以50微米以上為較佳。阻劑220的圖案寬幅(特別是最細部分的圖案寬幅)未滿50微米的場合，會有第1基板120的周緣部200與阻劑220重疊部分的寬幅不足的情形。此外，超過2000微米的場合，只要使阻劑220的圖案寬幅具有變化(使圖案寬幅局部變寬，局部變窄)的話就沒有問題。這樣的圖案設計，只要適用抗焊劑的設計手法即可。
又，在本實施型態，於第1基板120的周緣部200形 成阻劑220，所以一般藉由擴展在周緣部200不存在表層配線的第1阻劑，沒有必要擴大基板的面積，就可以容易確保配置阻劑220的區域。
又，第2表層配線180的厚度，依存於使用在第2表層配線180的銅箔的厚度(例如，9~36微米)。使阻劑220的厚度比第2表層配線180的厚度更厚為較佳。此外，藉由使阻劑220的厚度為100微米以下，可以減低對立體配線基板110的總厚造成影響的可能性。
又，因應必要，僅於孔腔190的一部份(例如，被形成扇出配線的部分，或者是接近於空腔190的底部的實裝區域之區域，例如由實裝區域起2mm以內)使阻劑220對向於第1基板120的周緣部亦可。這樣形成的阻劑220的位置，亦可成為在空腔190的全周(或者全周緣部)，或者於空腔190的一部份(至少空腔190全周的50%以上，進而為60%以上，未滿50%的場合有對接著部140之防止往空腔190內流入的效果造成影響的情形)。
又，作為第1基板120、第2基板130，採用市售的玻璃環氧樹脂之多層配線基板(通孔可以為電鍍通孔或是糊通孔)是有用的。此外，亦可於第1基板120、第2基板130的表層作為積累層(積累層，為具有盲通孔等的多層基板之一種)。此外，於圖1，把具有積累層的配線基板作為第1基板120，將此積累層的表層配線作為第1基板120的第1表層配線170，具有其他積累層的配線基板作為第2基板130，將此其他的積累層之表層配線作為第 2基板130之第2表層配線180，將這些以填充於形成在導電糊150的孔之導電糊150進行IVH接續，作為立體配線基板110亦為有用的。藉由如此進行，可以使露出於立體配線基板110的空腔190的底面之第2基板130的第2表層配線180更為機能化(精細圖案化)。如此，使配線基板的堆積層彼此對向，中介著接著部140層積、一體化而作為立體配線基板110的場合，也可以藉由設於相互對向的積累層之阻劑220而有效果地阻止接著部140之往空腔190內之流入。
〔產業上利用可能性〕
藉由相關於本發明的立體配線基板與半導體實裝構造物及其製造方法，可以使個人電腦、數位相機、行動電話等更為小型化、薄型化、輕量化、高精細化、多機能化。
110‧‧‧立體配線基板
120‧‧‧第1基板
130‧‧‧第2基板
140‧‧‧接著部
150‧‧‧導電糊
160‧‧‧絕緣層
170‧‧‧第1表層配線
180‧‧‧第2表層配線
190‧‧‧空腔
200‧‧‧周緣部
220、220a、220b‧‧‧阻劑
230‧‧‧半導體元件
240‧‧‧實裝部
250‧‧‧半導體實裝構造物
260‧‧‧保護膜
270‧‧‧孔
280、280a、280b‧‧‧箭頭
290、290a、290b‧‧‧開口部
300‧‧‧突出部
310、310a、310b‧‧‧間隙
320‧‧‧通氣箭頭
330‧‧‧虛線
350‧‧‧金屬粉
360‧‧‧變形粉
370‧‧‧未變形阻劑
380‧‧‧凹凸阻劑
420‧‧‧第1比較基板
430‧‧‧第1比較阻劑
圖1係擴大本發明的實施型態1之立體配線基板的一部分之剖面圖。
圖2係模式顯示本發明的實施型態1之立體配線基板形成的狀況之立體圖。
圖3係模式顯示本發明的實施型態1之立體配線基板的全體之立體圖。
圖4係實施型態1之一例，A係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。B係本發明 的實施型態1之立體配線基板的製造方法之一例之剖面圖。C係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。D係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。
圖5係實施型態1之一例，A係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。B係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。
圖6係本發明的實施型態1之立體配線基板的製造方法之一例之剖面圖。
圖7係擴大本發明的實施型態2之立體配線基板的一部分之剖面圖。
圖8係實施型態2之一例，A係本發明的實施型態2之立體配線基板的製造方法之一例之剖面圖。B係本發明的實施型態2之立體配線基板的製造方法之一例之剖面圖。
圖9係實施型態2之一例，A係本發明的實施型態2之立體配線基板的製造方法之一例之剖面圖。B係本發明的實施型態2之立體配線基板的製造方法之一例之剖面圖。
圖10係模式顯示圖2之箭頭10之剖面的一部分之立體圖。
圖11係圖3之箭頭11之剖面的一部分，A係模式顯示圖3之箭頭11之剖面的一部分之立體圖。B係模式顯 示圖3之箭頭11之剖面的一部分之立體圖。
圖12係防止流出之模樣，A係模式顯示接著層之防止往空腔側流出的模樣之立體圖。B係模式顯示接著層之防止往空腔側流出的模樣之立體圖。
圖13係顯示阻劑的模樣，A係顯示阻劑相互密著或固著的模樣之剖面圖。B係顯示阻劑相互密著或固著的模樣之剖面圖。C係顯示阻劑相互密著或固著的模樣之剖面圖。
圖14係固著面之圖，(a)係顯示固著面的模樣之剖面圖，(b)係固著面的界面部分的上面圖。
圖15係顯示實際作成的樣本之剝離面的顯微鏡照片。
圖16係模式顯示圖15之顯微鏡照片之平面圖。
圖17係擴大本發明的實施型態2的變形例之立體配線基板的一部分之剖面圖。
圖18係擴大本發明的實施型態3之立體配線基板的一部分之剖面圖。
圖19係模式顯示本發明的實施型態3之立體配線基板的剖面的一部分之立體圖。
圖20係模式顯示本發明的實施型態3之立體配線基板的剖面的一部分之立體圖。
圖21係本發明之實施型態4之擴大顯示半導體實裝構造物的一部分之剖面圖。
圖22係金屬粉彼此變形的模樣，A係模式說明金屬 粉彼此變形的模樣之剖面圖。B係模式說明金屬粉彼此變形的模樣之剖面圖。
圖23係顯示試作結果之一例。
圖24係針對第1比較基板進行說明之立體圖。
圖25係針對第1比較基板進行說明之立體圖。
圖26係針對第1比較基板進行說明之立體圖。
圖27係第2製造方法之圖，A係顯示立體配線基板的第2製造方法之剖面圖。B係顯示立體配線基板的第2製造方法之剖面圖。C係顯示立體配線基板的第2製造方法之剖面圖。
110‧‧‧立體配線基板
120‧‧‧第1基板
130‧‧‧第2基板
140‧‧‧接著部
150‧‧‧導電糊
160‧‧‧絕緣層
170‧‧‧第1表層配線
180‧‧‧第2表層配線
190‧‧‧空腔
200‧‧‧周緣部

Claims (9)

  1. 一種配線基板，其特徵為具有：具有開口部與被配置於表層的第1表層配線之第1基板、具有被配置於表層的第2表層配線的第2基板、被配置於前述第1基板與前述第2基板之間，相互接著前述第1基板與前述第2基板之接著部、以及被配置於前述第1基板與前述第2基板之間，接於前述第1基板與前述第2基板的阻劑部，且前述開口部形成以前述第2基板為底面的空腔，前述接著部具有由被填充於形成在前述接著部的孔之導電糊所構成的通孔，前述通孔使前述第1表層配線與前述第2表層配線導電連接，前述阻劑部之至少一部分，被形成於前述第1基板與前述第2基板對向，且包圍前述空腔的區域。
  2. 如申請專利範圍第1項之配線基板，其中前述阻劑部，係以第1阻劑及第2阻劑形成，前述第1阻劑接於前述第1基板，前述第2阻劑接於前述第2基板。
  3. 如申請專利範圍第2項之配線基板，其中在前述第1基板及前述第2基板對向，且包圍前述空腔的區域，被形成前述第1阻劑及前述第2阻劑相互密接而成的密著部。
  4. 如申請專利範圍第3項之配線基板，其中前述密著部為變形部。
  5. 如申請專利範圍第2項之配線基板，其中在前述第1基板與前述第2基板對向的空腔的周緣區域，前述第1阻劑之至少一部分，與前述第2阻劑之至少一部分，係直接或者中介著前述接著部而密接或者是固著著。
  6. 如申請專利範圍第2項之配線基板，其中前述第1阻劑與前述第1基板係中介著表層配線而連接。
  7. 如申請專利範圍第1項之配線基板，其中進而具有被配置於前述空腔內的半導體元件，前述半導體元件，與被配置於前述空腔內的前述第2基板的表層之表層配線連接。
  8. 一種配線基板的製造方法，其特徵為具有：在表面被貼上保護膜的接著部開口出孔之第1步驟，對在前述第1步驟開口的前述接著部之孔填充導電糊的第2步驟，剝離前述保護膜的第3步驟，以及使具有開口部與被配置於表層的第1表層配線之第1基板，與具有被配置於表層的第2表層配線之第2基板中介著前述接著部貼合，而被形成以前述第1基板的開口部為側面且以前述第2基板為底面的空腔之第4步驟；在前述第4步驟貼合前述第1基板與前述第2基板 時，前述阻劑部之至少一部分，被形成於前述第1基板與前述第2基板對向，且包圍前述空腔的區域。
  9. 一種配線基板的製造方法，其特徵為具有：在表面被貼上保護膜的接著部開口出孔之第1步驟，對在前述第1步驟開口的前述接著部之孔填充導電糊的第2步驟，剝離前述保護膜的第3步驟，及使具有被配置於表層的第1表層配線之第1基板，與具有被配置於表層的第2表層配線之第2基板中介著前述接著部貼合之第4步驟，以及除去前述第1基板或前述第2基板之至少任一之一部分而形成空腔之第5步驟；在前述第4步驟貼合前述第1基板與前述第2基板時，前述阻劑部之至少一部分，被形成於前述第1基板與前述第2基板對向，且包圍前述空腔的區域。
TW101124280A 2011-07-08 2012-07-05 配線基板及立體配線基板之製造方法 TW201330727A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011151568 2011-07-08
JP2011151570 2011-07-08
JP2011151569 2011-07-08
JP2011228581 2011-10-18

Publications (1)

Publication Number Publication Date
TW201330727A true TW201330727A (zh) 2013-07-16

Family

ID=47505725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101124280A TW201330727A (zh) 2011-07-08 2012-07-05 配線基板及立體配線基板之製造方法

Country Status (2)

Country Link
TW (1) TW201330727A (zh)
WO (1) WO2013008415A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797703A (zh) * 2014-09-30 2017-05-31 株式会社藤仓 印刷布线板
CN112447777A (zh) * 2019-08-30 2021-03-05 旭景科技股份有限公司 集成电路封装结构及其形成方法
TWI802081B (zh) * 2020-11-16 2023-05-11 日商藤倉股份有限公司 配線板以及配線板之製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5377792B1 (ja) * 2013-07-08 2013-12-25 株式会社イースタン 回路基板の製造方法
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11309249B2 (en) * 2020-05-04 2022-04-19 Nanya Technology Corporation Semiconductor package with air gap and manufacturing method thereof
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
CN112216656B (zh) * 2020-09-02 2021-07-06 珠海越亚半导体股份有限公司 一种具有定向光电传输通道的空腔基板及其制造方法
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997964A (ja) * 1995-09-29 1997-04-08 Sony Corp プリント配線板及びその製造方法
JP3391996B2 (ja) * 1996-12-13 2003-03-31 新光電気工業株式会社 半導体パッケージの製造方法
JP2002141664A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 多層プリント基板及びシート接着剤
JP4098183B2 (ja) * 2003-08-18 2008-06-11 シャープ株式会社 構造層数が異なるフレキシブル多層プリント配線板の製造方法
JP2006228887A (ja) * 2005-02-16 2006-08-31 Fujikura Ltd リジッド−フレックス多層プリント配線板の製造方法
KR100633850B1 (ko) * 2005-09-22 2006-10-16 삼성전기주식회사 캐비티가 형성된 기판 제조 방법
JP2009038362A (ja) * 2007-07-09 2009-02-19 Panasonic Corp 立体プリント配線板とその製造方法
US8278565B2 (en) * 2008-01-18 2012-10-02 Panasonic Corporation Three-dimensional wiring board

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106797703A (zh) * 2014-09-30 2017-05-31 株式会社藤仓 印刷布线板
TWI625075B (zh) * 2014-09-30 2018-05-21 Fujikura Ltd Printed wiring board
US10123411B2 (en) 2014-09-30 2018-11-06 Fujikura Ltd. Printed wiring board
CN106797703B (zh) * 2014-09-30 2019-03-29 株式会社藤仓 印刷布线板
CN112447777A (zh) * 2019-08-30 2021-03-05 旭景科技股份有限公司 集成电路封装结构及其形成方法
TWI802081B (zh) * 2020-11-16 2023-05-11 日商藤倉股份有限公司 配線板以及配線板之製造方法

Also Published As

Publication number Publication date
WO2013008415A1 (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
TW201330727A (zh) 配線基板及立體配線基板之製造方法
TWI393511B (zh) Dimensional printed wiring board and manufacturing method thereof
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
WO2009110376A1 (ja) リードフレーム基板、半導体モジュール、及びリードフレーム基板の製造方法
JP6139653B2 (ja) 部品内蔵樹脂多層基板
KR100723493B1 (ko) 와이어 본딩 및 플립 칩 본딩이 가능한 스마트 카드 모듈기판 및 이를 포함하는 스마트 카드 모듈
US10593621B2 (en) Semiconductor device with barrier layer
WO2014065035A1 (ja) 電子部品内蔵モジュール
US10477704B2 (en) Multilayer board and electronic device
JP2008103536A (ja) 半導体パッケージおよびその製造方法
TWI806814B (zh) 多層基板
JP5562551B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
CN214101885U (zh) 树脂多层基板以及电子设备
JP2016025281A (ja) 半導体装置及びその製造方法
TWI513387B (zh) 電路元件內藏基板之製造方法
JP5286988B2 (ja) リジッドフレキシブルプリント配線板とその製造方法
JP6387226B2 (ja) 複合基板
JP5516830B2 (ja) 部品内蔵樹脂基板
JP2004006542A (ja) 配線基板の製造方法
JP2009038362A (ja) 立体プリント配線板とその製造方法
KR101151347B1 (ko) 칩 내장형 인쇄회로기판 제조방법
JP2004311668A (ja) 半導体装置及び電子装置、ならびに封止用金型
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
US9859632B2 (en) Composite substrate and rigid substrate