JP2004311668A - 半導体装置及び電子装置、ならびに封止用金型 - Google Patents
半導体装置及び電子装置、ならびに封止用金型 Download PDFInfo
- Publication number
- JP2004311668A JP2004311668A JP2003102371A JP2003102371A JP2004311668A JP 2004311668 A JP2004311668 A JP 2004311668A JP 2003102371 A JP2003102371 A JP 2003102371A JP 2003102371 A JP2003102371 A JP 2003102371A JP 2004311668 A JP2004311668 A JP 2004311668A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pad portion
- semiconductor chip
- conductor pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
Abstract
【課題】配線板上に半導体チップが実装され、且つ前記半導体チップを実装した領域の外側に外部接続用のパッド部が設けられた半導体装置において、前記半導体チップを実装した領域の外側での配線板の反りや歪みを低減する。
【解決手段】絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記絶縁樹脂は、前記導体パターンの前記パッド部が設けられた領域の外側まで設けられており、且つ前記パッド部と重なる領域が開口している半導体装置である。
【選択図】 図２
【解決手段】絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記絶縁樹脂は、前記導体パターンの前記パッド部が設けられた領域の外側まで設けられており、且つ前記パッド部と重なる領域が開口している半導体装置である。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び電子装置、ならびに半導体装置の製造方法に関し、特に、前記半導体装置を複数個積層して製造する電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、電子装置には、絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップを実装した半導体装置を複数個積層した積層型の電子装置がある（例えば、特許文献１や非特許文献１を参照。）。
【０００３】
前記積層型の電子装置に用いる半導体装置は、例えば、図１７に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３を実装している。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａとは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。また、前記配線板と前記半導体チップ３の間は、絶縁樹脂（アンダーフィル樹脂）６で封止されている。
【０００４】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、他の半導体装置の導体パターンと接続するためのパッド部２Ａが設けられている。また、前記絶縁基板１は、前記導体パターン２のパッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上に、前記パッド部２Ａと電気的に接続された積層用接続導体５が設けられている。
【０００５】
前記半導体装置を積層するときには、例えば、図１８に示すように、第１半導体装置１０の上に第２半導体装置１１を重ね、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせを行った後、例えば、熱プレスを行う。そうすると、前記積層用接続導体５が溶融し、図１９に示すように、前記第１半導体装置１０の導体パターン２のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５が接合し、電気的に接続される。またこのとき、熱プレスの代わりに、例えば、リフロー炉を用いて前記積層用接続導体（はんだボール）５を溶融し、接続してもよい。なお、図１８及び図１９では、第１半導体装置１０と第２半導体装置１１の２個の半導体装置を積層する例を示したが、これに限らず、３個以上の半導体装置を積層することもある。
【０００６】
また、前記積層型の電子装置では、前記積層する各半導体装置の半導体チップ３の機能は同じであってもよいし、異なってもよい。このとき、例えば、前記各半導体装置の半導体チップ３が、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリチップであれば、前記電子装置の実装面積を大きくすることなく、メモリの大容量化ができる。また、３個以上の半導体装置を積層する場合には、前記各半導体装置の半導体チップ３に、前記メモリチップの他、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）等を加えれば、小型で高機能な電子装置を製造することができる。
【０００７】
【特許文献１】
特開平０８−１１１４３３号公報
【非特許文献１】
電子材料、工業調査会、２００２年１月号、ｐ．１５０−１５６
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、図１７に示したように、前記半導体装置の前記半導体チップ３が実装された領域の外側は配線板、すなわち、前記絶縁基板１と導体パターン２のみである。近年、前記積層型の電子装置の薄型化に伴う前記配線板の薄型化が進んでおり、例えば、前記絶縁基板１の薄型化も進んでいる。前記絶縁基板１が薄くなると、その分、前記絶縁基板１の剛性（強度）は低下する。そのため、前記絶縁基板１の薄型化に伴い、前記積層用接続導体５を形成するときの加熱で、前記半導体チップ３を実装した領域の外側で、前記配線板に反りや歪みが生じやすくなるという問題があった。
【０００９】
また、前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じると、例えば、前記半導体装置を積層するときに、下層の第１半導体装置１０のパッド２Ａと上層の第２半導体装置１１の積層用接続端子５の距離にばらつきが生じる。そのため、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の接続不良が起こりやすいという問題があった。
【００１０】
また、前記半導体装置を積層するときには、一般に、光学的な情報に基づいた位置合わせを行う。このとき、前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じ、平坦性が悪いと、前記位置合わせが難しくなる。そのため、積層するときに、下層の第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置がずれて、接合面積が小さくなり、接続強度が低下するという問題があった。また、下層の第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置のずれが大きいと、前記第２半導体装置１１の積層用接続導体５が、あらかじめ定められたパッド部２Ａの隣のパッド部とも接続されてしまう可能性がある。
【００１１】
また、従来の積層型の電子装置に用いる半導体装置は、一般に、図１９に示したように、前記配線板（絶縁基板１）と前記半導体チップ３の間だけを封止している。そのため、前記前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じていると、前記半導体装置を積層するときに、下層の第１半導体装置１０の半導体チップ３の露出面３Ａと、上層の第２半導体装置１１の絶縁基板１が接触したり擦れたりすることがある。そのため、前記半導体チップ３に傷がつきやすいという問題があった。
【００１２】
本発明の目的は、配線板上に半導体チップが実装され、且つ前記半導体チップを実装した領域の外側に外部接続用のパッド部が設けられた半導体装置において、前記半導体チップを実装した領域の外側での配線板の反りや歪みを低減することが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することが可能な技術を提供することにある。
【００１４】
本発明の他の目的は、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、前記半導体チップの故障を低減することが可能な技術を提供することにある。
【００１５】
本発明の目的は、配線板上の、外部接続用のパッド部が設けられた領域の内側に実装された半導体チップを絶縁樹脂で封止する半導体装置の製造方法において、前記パッド部が設けられた領域での配線板の反りや歪みが生じにくい半導体装置を容易に製造することが可能な技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１８】
（１）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記絶縁樹脂は、前記導体パターンの前記パッド部が設けられた領域の外側まで設けられており、且つ前記パッド部と重なる領域が開口している半導体装置である。
【００１９】
前記（１）の手段によれば、前記絶縁樹脂が前記パッド部が設けられている領域の外側まで設けられているので、前記絶縁基板が薄い場合でも、前記半導体チップが設けられた領域の外側で、前記配線板に反りや歪みが生じるのを防ぐことができる。そのため、前記半導体装置を、例えば、マザーボードやドータボードと呼ばれるプリント配線板に実装するとき等の接続不良を低減することができる。
【００２０】
また、前記（１）の手段において、前記絶縁樹脂の前記パッド部と重なる領域を開口させることにより、前記半導体装置の上層、言い換えると前記半導体チップが実装された面上に他の半導体装置を積層し、前記各半導体装置の導体パターン同士を電気的に接続することができる。このとき、前記各半導体装置の導体パターン同士は、例えば、錫鉛はんだや錫銀はんだ等の接合材を接続導体として用いて接続する場合が多いが、前記（１）の手段の半導体装置であれば、前記接合材を加熱溶融させたときに前記配線板に反りや歪みが生じにくいので、前記接合材と前記パッド部の接続不良を低減することができる。
【００２１】
また、前記（１）の手段において、前記パッド部は、例えば、前記絶縁基板の前記半導体チップが設けられた面に設け、前記絶縁基板は、前記パッド部と重なる領域を開口させる。このとき、前記絶縁基板の開口部上に、ボール状の接続導体を設けておけば、容易に複数個の半導体装置を積層することができる。
【００２２】
またこのとき、前記パッド部前記絶縁樹脂の開口した領域内に貫通穴を設けると、前記接続導体を用いて複数個の半導体装置を積層するときに、前記パッド部と前記接続導体との接続信頼性がさらに向上する。
【００２３】
また、前記パッド部は、前記半導体チップが設けられた面ではなく、その裏面に設けてもよい。
【００２４】
また、前記パッド部は、前記絶縁基板の半導体チップが設けられた面に第１パッド部を設け、前記第１パッド部が設けられた面の裏面に、前記第１パッド部と電気的に接続された第２パッド部を設けてもよい。この場合も、例えば、前記第２パッド部に前記接続導体を設けておけば、容易に複数個の半導体装置を積層することができる。
【００２５】
また、前記（１）の手段において、前記絶縁樹脂を、前記半導体チップの前記配線板と向かい合う面の裏面にも設けることにより、例えば、半導体チップの取り扱い時や、複数個の半導体装置を積層するときに、前記半導体チップに傷が付くのを防ぐことができる。
【００２６】
（２）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置が複数個積層され、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンが接続導体で電気的に接続された電子装置であって、前記絶縁樹脂は、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンを電気的に接続する接続導体の周囲まで設けられている電子装置である。
【００２７】
前記（２）の手段は、前記（１）の手段の半導体装置を複数個積層した電子装置である。そのため、前記各半導体装置の導体パターン同士の接続不良が起こりにくく、製造歩留まりが高い。
【００２８】
（３）絶縁基板の表面に導体パターンが設けられた配線板上の、前記導体パターンの外部接続用のパッド部が設けられた領域の内側に実装された半導体チップの周囲を、絶縁樹脂で封止するために用いる封止用金型であって、前記半導体チップが実装された面側の金型は、前記絶縁基板と接触させたときに、前記半導体チップの周囲及び前記導体パターンのパッド部の周囲に空間ができる凹部が設けられ、且つ前記凹部に、前記パッド部と接触する突起が設けられている封止用金型である。
【００２９】
前記（３）の手段は、前記（１）の手段の半導体装置を製造するときに用いる封止用金型である。前記（３）の手段の封止用金型を用いることで、前記半導体チップを実装した領域の外側で、前記配線板の反りや歪みが生じにくい積層用の半導体装置を容易に製造することができる。また、前記封止用金型を用いる場合前記封止工程は、トランスファモールドにより行われるので、前記半導体装置の生産性が向上する。
【００３０】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３１】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３２】
【発明の実施の形態】
（実施例１）
図１乃至図３は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図、図３は図１のパッド周辺の部分拡大図である。
【００３３】
図１乃至図３において、１は絶縁基板、１Ａは絶縁基板の開口部、２は導体パターン、２Ａは導体パターンのパッド部、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００３４】
本実施例１の半導体装置は、図１及び図２に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３が実装されている。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００３５】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、外部接続用のパッド部２Ａが設けられている。また、前記絶縁基板１は、前記パッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上には、錫鉛はんだ、錫銀はんだ等の接合材からなる積層用接続導体５が設けられている。
【００３６】
また、前記半導体チップ３の周囲は、図２に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド２Ａが設けられた領域の外側まで設けられている。またこのとき、前記絶縁樹脂６は、図１乃至図３に示すように、前記パッド２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。また、前記絶縁樹脂６の開口部６Ａの直径は、例えば、図２に示したように、前記絶縁基板１の開口部１Ａの直径より大きくてもよいし、前記絶縁基板１の開口部１Ａの直径とほぼ同じ、あるいは前記絶縁基板１の開口部１Ａの直径より小さくてもよい。またさらに、前記絶縁樹脂６の開口部６Ａの直径は、前記パッド部２Ａの面積より大きくてもよい。
【００３７】
図４乃至図６は、本実施例１の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は配線板を製造する工程の断面図、図４（ｂ）は半導体チップを実装する工程の断面図、図５は半導体チップを封止する工程の断面図、図６は封止後の状態の断面図である。
【００３８】
本実施例１の半導体装置を製造するときには、まず、図４（ａ）に示すように、絶縁基板１の一表面に導体パターン２が形成された配線板７を準備する。前記配線板７は、例えば、ポリイミドテープなどの絶縁基板１に開口部１Ａを形成した後、前記絶縁基板１の一表面に銅箔などの導体膜を張り合わせ、前記導体膜をエッチングして前記導体パターン２を形成しておく。このとき、前記絶縁基板１の開口部１Ａは、例えば、金型を用いた打ち抜き加工で形成する。また、前記開口部１Ａは、半導体チップを実装する領域の外側に形成する。また、前記導体パターン２を形成するときには、前記絶縁基板１の開口部１Ａの一方の開口端を塞ぐ前記パッド部２Ａを形成する。また、前記配線板７には、必要に応じて、前記導体パターン２の表面に、金めっきや錫めっき等の機能めっき（図示しない）を形成しておく。
【００３９】
次に、図４（ｂ）に示すように、前記配線板７上に、半導体チップ３を実装する。このとき、前記半導体チップ３は、例えば、外部電極３Ａ上に、金バンプ等の実装用接続導体４を形成しておき、フリップチップ実装する。
【００４０】
次に、図５に示すように、前記半導体チップ３の周囲を絶縁樹脂６で封止する。このとき、前記絶縁樹脂６は、図５に示したように、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが形成されている領域の外側まで形成する。またこのとき、前記絶縁樹脂６には、前記パッド部２Ａ上に、前記パッド２Ａの面積よりも小さい開口部６Ａを形成する。またこのとき、前記絶縁樹脂６は、例えば、図５に示したように、前記半導体チップ３の前記配線板と向かい合う面の裏面も覆うように形成してもよいし、前記半導体チップ３の裏面が露出するように形成してもよい。
【００４１】
前記半導体チップ３の周囲を前記絶縁樹脂６で封止するときには、例えば、トランスファモールドで行う。前記トランスファモールドを行う際には、図６に示すように、前記半導体チップ３を実装した面側の第１金型８０１と、前記半導体チップ３を実装した面の裏面側の第２金型８０２で前記絶縁基板１（配線板７）を挟み、内部にできた空間９に絶縁樹脂６を流し込む。このとき、前記第１金型８０１には、前記絶縁樹脂６を流し込む空間９を作る凹部８０１Ａが設けられている。またこのとき、前記第１金型８０１の凹部８０１Ａは、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域の外側まで空間９ができるように設ける。
【００４２】
また、本実施例１の半導体装置を製造するときには、図６に示したように、前記第１金型８０１の凹部８０１Ａに、前記導体パターン２のパッド部２Ａと接する突起８０１Ｂを設けておく。このように、前記第１金型８０１に設けた突起８０１Ｂを前記パッド部２Ａに接触（密着）させた状態で、前記空間９に前記絶縁樹脂６を流し込めば、図５に示したように、前記絶縁樹脂６の前記パッド部２Ａ上に開口部６Ａを形成することができる。
【００４３】
前記半導体チップ３の周囲及び前記パッド部２Ａの周囲を前記絶縁樹脂６で封止したら、前記絶縁基板１の開口部１Ａ上に、前記積層用接続導体５を形成すれば、図２に示したような半導体装置が得られる。前記積層用接続導体５は、例えば、錫鉛はんだや錫銀はんだ等の接合材を用いて形成する。このとき、前記接合材を用いると、加熱（リフロー）工程が必要となり、前記配線板（絶縁基板１）が薄いと、前記加熱工程の後、前記半導体チップ３を実装した領域の外側で、前記配線板に反りや歪みが生じる。しかしながら、本実施例１の半導体装置のように、前記半導体チップ３を実装した領域の外側にも前記絶縁樹脂６を設けることで、前記絶縁基板１が、例えば、２５μｍ程度と薄い場合でも、前記半導体チップ３を実装した領域の外側での配線板の反りや歪みを生じにくくすることができる。
【００４４】
図７及び図８は、本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、図７は半導体装置を重ねた状態の断面図、図８は実装用接続端子を接続した後の断面図である。なお、図７及び図８では、説明を簡単にするために、２個の半導体装置を積層する場合の図を示している。
【００４５】
本実施例１の半導体装置を用いて電子装置を製造するときには、例えば、図７に示すように、第１半導体装置１０の上に、第２半導体装置１１を重ねる。ここで、前記第１半導体装置１０及び前記第２半導体装置１１はともに、本実施例１で説明した半導体装置であるとする。
【００４６】
本実施例１の半導体装置は、前記配線板の、前記積層用接続導体５が設けられた領域にも前記絶縁樹脂６が設けられており、前記絶縁基板１が薄くても、前記絶縁樹脂６の厚さを調節することで、前記配線板の反りや歪みを生じにくくすることができる。そのため、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせが容易になる。また、前記配線板の反りや歪みを生じにくくすることができるので、前記第１半導体装置１０上に前記第２半導体装置１１を重ねたときに、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の距離のばらつきを低減することができる。
【００４７】
前記第１半導体装置１０上に前記第２半導体装置１１を重ねたら、加熱して前記積層用接続導体５を溶融させ、図８に示すように、前記第１半導体装置１０の導体パターン２のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５を接合させる。このとき、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせの精度が高く、且つ前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の距離のばらつきが少ないので、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の接続不良が起こりにくい。
【００４８】
なお、図７及び図８では、第１半導体装置１０と第２半導体装置１１の２個の半導体装置の積層例を示したが、３個以上の半導体装置を積層する場合も、同様の方法で積層すればよい。
【００４９】
以上説明したように、本実施例１の半導体装置によれば、前記導体パターン２の外部接続用のパッド部２Ａ及び前記積層用接続導体５が設けられた領域での配線板の反りや歪みを低減することができる。そのため、複数個の半導体装置を積層した電子装置を製造するときに、下層の第１半導体装置１０の導体パターン２のパッド２Ａと上層の第２半導体装置１１の積層用接続導体５の接続不良を低減することができる。
【００５０】
また、前記第１半導体装置１０上に前記第２半導体装置１１を重ねた場合、前記第２半導体装置１１の積層用接続導体５の一部は、図７に示したように、前記第１半導体装置１０の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００５１】
また、前記半導体装置を製造するときに、図６に示したような、前記第１金型８０１及び第２金型８０２を用いたトランスファモールドで前記半導体チップ３の周囲を封止することにより、本実施例１の半導体装置を容易に製造することができる。
【００５２】
図９は、前記実施例１の変形例を説明するための模式図であり、トランスファモールドに用いる金型の概略構成を示す断面図である。
【００５３】
前記実施例１の半導体装置の製造方法では、トランスファモールドを行う際、図６に示したように、前記第２金型８０２は、平板状の金型を用いている。しかしながら、前記第２金型８０２は、平板状に限らず、図９に示すように、前記第１金型８０１の突起８０１Ｂと対向する位置に突起８０２Ａを設けてもよい。このように、前記第２金型８０２にも突起８０２Ａを設け、前記第１金型８０１の突起８０１Ｂと前記第２金型８０２の突起８０２Ａで前記導体パターン２のパッド２Ａを両面で支持することにより、前記第１金型８０１の突起８０１Ｂと前記パッド２Ａの密着度が高くなるので、前記絶縁樹脂６を流し込んだときに、前記絶縁樹脂６が前記第１金型８０１の突起８０１Ｂと前記パッド２Ａとの界面に漏れだすのを防ぐことができる。
【００５４】
（実施例２）
図１０は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１０（ａ）は半導体装置の断面図、図１０（ｂ）は半導体装置に用いる配線板の断面図である。
【００５５】
図１０（ａ）及び図１０（ｂ）において、１は絶縁基板、２は導体パターン、２Ａは第１パッド部、２Ｂは第２パッド部、２Ｃはビア、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００５６】
本実施例２の半導体装置は、図１０（ａ）及び図１０（ｂ）に示すように、絶縁基板１の第１主面に導体パターン２及び第１パッド部２Ａが設けられ、前記絶縁基板１の第１主面の裏面（以下、第２主面と称する）に、第２パッド部２Ｂが設けられた配線板上に、半導体チップ３が実装されている。このとき、前記第１パッド部２Ａと前記第２パッド部２Ｂは、前記絶縁基板１に設けられた開口部内の導体（ビア）２Ｃにより電気的に接続されている。またこのとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００５７】
また、前記導体パターン２の第１パッド部２Ａ及び第２パッド部２Ｂは、前記半導体チップ３を実装した領域の外側に設けられている。また、前記第２パッド部２Ｂの表面には、例えば、錫鉛はんだや錫銀はんだ等の接合材からなる積層用接続導体５が設けられている。
【００５８】
また、前記半導体チップ３の周囲は、図１０（ａ）に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域上まで設けられている。またこのとき、前記絶縁樹脂６は、前記実施例１の半導体装置と同様に、前記パッド部２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。
【００５９】
本実施例２の半導体装置の製造方法は、前記実施例１で説明した方法と同様で、まず、１０（ｂ）に示したような配線板を準備し、前記配線板上に前記半導体チップ３を実装し、図６に示したような第１金型８０１及び第２金型８０２を用いて前記絶縁樹脂６を形成した後、前記第２パッド部２Ｂ上に前記積層用接続導体５を形成すればよいので、詳細な説明は省略する。
【００６０】
また、本実施例２の半導体装置を複数個積層して電子装置を製造するときも、前記実施例１で説明したような方法で積層すればよいので、詳細な説明は省略する。
【００６１】
本実施例２の半導体装置の場合も、前記実施例１の半導体装置と同様で、前記半導体チップ３を実装した領域の外側の配線板上に、前記絶縁樹脂６が設けられている。そのため、前記配線板（絶縁基板１）が、例えば、５０μｍ程度と薄い場合でも、前記積層用接続導体５を形成するときの加熱で反りや歪みが生じるのを防ぐことができる。そのため、前記半導体装置を複数個積層して電子装置を製造するときに、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の位置合わせが容易であるとともに、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の距離のばらつきを低減することができる。そのため、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の接続不良を低減することができる。
【００６２】
以上説明したように、本実施例２の半導体装置によれば、前記第１パッド部２Ａ及び第２パッド２Ｂが設けられた領域の配線板の反りや歪みを低減することができる。そのため、複数の半導体装置を積層したときに、下層の半導体装置の第１パッド部２Ａと、上層の半導体装置の積層用接続導体５の接続不良を低減することができる。
【００６３】
また、本実施例２の半導体装置を複数個積層して電子装置を製造する場合、図７に示したように、上層の半導体装置の積層用接続導体５の一部が、下層の半導体装置の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００６４】
（実施例３）
図１１及び図１２は、本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１１（ａ）は半導体装置の断面図、図１１（ｂ）は半導体装置に用いる配線板の断面図、図１２（ａ）は配線板のパッド部分の拡大平面図、図１２（ｂ）は図１２（ａ）のＢ−Ｂ’線での断面図である。
【００６５】
図１１及び図１２において、１は絶縁基板、１Ａは絶縁基板の開口部、２は導体パターン、２Ａは導体パターンのパッド部、２Ｄはパッド部の貫通穴、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００６６】
本実施例３の半導体装置は、前記実施例１で説明した半導体装置とほぼ同様の構成であり、図１１（ａ）に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３が実装されている。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００６７】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、パッド部２Ａが設けられている。また、前記絶縁基板１は、前記パッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上には、積層用接続導体５が設けられている。
【００６８】
また、前記半導体チップ３の周囲は、図１１（ａ）に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域上まで設けられている。またこのとき、前記絶縁樹脂６は、前記パッド部２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。
【００６９】
また、本実施例３の半導体装置において、前記実施例１の半導体装置と異なる点は、図１１（ｂ）、図１２（ａ）、及び図１２（ｂ）に示すように、前記導体パターン２のパッド部２Ａの中心付近に、貫通穴２Ｄが設けられている点である。前記パッド部２Ａの貫通穴２Ｄは、例えば、直径が５０μｍから１００μｍ程度の小さい穴であるとする。
【００７０】
図１３及び図１４は、本実施例３の半導体装置の製造方法を説明するための模式図であり、図１３（ａ）、図１３（ｂ）、及び図１３（ｃ）は本実施例３の半導体装置に用いる配線板の製造方法を説明するための断面図であり、図１４は積層用接続導体を形成する工程の拡大断面図である。
【００７１】
本実施例３の半導体装置の製造方法も、前記実施例１の半導体装置の製造方法とほぼ同様であり、まず、図１１（ｂ）に示したような配線板を準備する。
【００７２】
図１１（ｂ）に示したような配線板は、まず、図１３（ａ）に示すように、開口部１Ａを形成した絶縁基板１に、銅箔などの導体膜２’を張り合わせる。次に、図１３（ｂ）に示すように、前記導体膜２’上にエッチングレジスト１２を形成する。このとき、前記エッチングレジスト１２は、前記パッド部２Ａの貫通穴２Ｄを形成する部分に開口部１２Ａを設けておく。またこのとき、図示は省略したが、前記絶縁基板１の前記導体膜２’が形成されていない面にも、裏止め用の絶縁膜を形成しておく。
【００７３】
その後、前記導体膜２’をエッチングして、図１３（ｃ）に示すように、導体パターン２を形成し、必要に応じて、前記導体パターン２の表面に、金めっきや錫めっき等の機能めっき（図示しない）を形成すると、本実施例３の半導体装置に用いる配線板が得られる。
【００７４】
前記手順により製造した配線板を用いて半導体装置を製造するときには、前記実施例１で説明したように、まず、前記配線板上に前記半導体チップ３を実装し、図６に示したような前記第１金型８０１及び前記第２金型８０２を用いて前記絶縁樹脂６を形成した後、前記絶縁基板１の開口部１Ａ上に積層用接続導体５を形成すればよい。このとき、前記積層用接続導体５の一部が、図１４に示すように、前記導体パターン２のパッド部２Ａの貫通穴２Ｄに吸い上げられるが、前記貫通穴２Ｄの直径を５０μｍから１００μｍ程度にすることで、前記積層用接続導体５が裏面側、すなわち、前記絶縁樹脂６を形成した面に流れ出るのを防げる。
【００７５】
また、本実施例３の半導体装置を複数個積層して電子装置を製造するときは、前記実施例１で説明したような方法で積層すればよいので、詳細な説明は省略する。
【００７６】
図１５及び図１６は、本実施例３の作用効果を説明するための模式図であり、図１５は半導体装置を重ねた状態での積層用接続導体周辺の拡大断面図であり、図１６は接続後の積層用接続導体周辺の拡大断面図である。なお、図１５及び図１６では、説明を簡単にするために、２個の半導体装置を積層する場合の図を示している。
【００７７】
本実施例３の半導体装置では、前記導体パターン２のパッド部２Ａに貫通穴２Ｄが設けられている。そのため、図１５に示すように、第１半導体装置１０の上に第２半導体装置１１を重ねたとき、前記第２半導体装置１１の積層用接続導体５と接続される前記第１半導体装置１０の導体パターン２のパッド部２Ａ部分には、前記パッド部２Ａと、前記パッド部２Ａに設けた貫通穴２Ｄに吸い込まれた前記第１半導体装置１０の積層用接続導体５がある。このとき、前記第１半導体装置１０の積層用接続導体５は、前記貫通穴２Ｄを完全に埋めていないので、前記貫通穴２Ｄ部分は、底面が前記積層用接続導体５で、側面が前記パッド部２Ａの凹部になっている。
【００７８】
このような状態で加熱し、前記積層用接続導体５を溶融させると、溶融した前記第２半導体装置１１の積層用接続導体５は、前記第１半導体装置１０の導体パターン２のパッド部２Ａの中心にできた凹部（貫通穴２Ｄ）に吸い上げられる。そのため、前記実施例１の場合に比べて、前記第２半導体装置１１の積層用接続導体５と前記第１半導体装置１０の導体パターン２のパッド部２Ａとの接続信頼性が向上する。
【００７９】
また、本実施例３の半導体装置を積層した時には、図１６に示すように、前記第２半導体装置１１の積層用接続導体５は、前記第１半導体装置１０の導体パターン２のパッド部２Ａと接合するとともに、前記第１半導体装置１０の積層用接続導体５とも接続される。そのため、前記実施例１で説明したような、前記積層用接続導体５と導体パターン２のパッド部２Ａの接合だけの場合に比べて、接合強度が高くなる。
【００８０】
以上説明したように、本実施例３の半導体装置によれば、前記パッド部２Ａが設けられた領域の配線板の反りや歪みを低減することができる。そのため、複数の半導体装置を積層したときに、下層の第１半導体装置１０の導体パターン２のパッド部２Ａと、上層の第２半導体装置１１の積層用接続導体５の接続不良を低減することができる。
【００８１】
また、前記第１半導体装置１０上に前記第２半導体装置１１を重ねた場合、前記第２半導体装置１１の積層用接続導体５の一部は、図１５に示したように、前記第１半導体装置１０の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００８２】
また、前記導体パターン２のパッド部２Ａに前記貫通穴２Ｄを設けることにより、前記導体パターン２のパッド部２Ａと前記積層用接続導体５の接続部の接続信頼性が向上する。
【００８３】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００８４】
例えば、前記各実施例では、前記配線板上に前記半導体チップをフリップチップ実装した半導体装置を例に上げて説明したが、これに限らず、他の実装方法で半導体チップを実装した半導体装置であってもよいことはいうまでもない。
【００８５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８６】
（１）配線板上に半導体チップが実装され、且つ前記半導体チップを実装した領域の外側に外部接続用のパッド部が設けられた半導体装置において、前記半導体チップを実装した領域の外側での配線板の反りや歪みを低減することができる。
【００８７】
（２）配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することができる。
【００８８】
（３）配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、前記半導体チップの故障を低減することができる。
【００８９】
（４）配線板上の、外部接続用のパッド部が設けられた領域の内側に実装された半導体チップを絶縁樹脂で封止する半導体装置の製造方法において、前記パッド部が設けられた領域での配線板の反りや歪みが生じにくい半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図であり、半導体装置の平面図である。
【図２】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１のパッド部周辺の部分拡大図である。
【図４】本実施例１の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は半導体装置の製造に用いる配線板の構成を示す断面図、図４（ｂ）は半導体チップを実装する工程の断面図である。
【図５】本実施例１の半導体装置の製造方法を説明するための模式図であり、半導体チップを封止する工程の断面図である。
【図６】本実施例１の半導体装置の製造方法を説明するための模式図であり、半導体チップの封止する工程で用いる封止用金型の概略構成を示す断面図である。
【図７】本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、半導体装置を重ねた状態の断面図である。
【図８】本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、積層用接続導体を接続した後の断面図である。
【図９】前記実施例１の変形例を説明するための模式図であり、半導体チップを封止する工程で用いる封止用金型の変形例を示す断面図である。
【図１０】本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１０（ａ）は半導体装置の断面図、図１０（ｂ）は半導体装置に用いる配線板の断面図である。
【図１１】本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１１（ａ）は半導体装置の断面図、図１１（ｂ）は半導体装置に用いる配線板の断面図である。
【図１２】本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１２（ａ）は配線板のパッド部の拡大平面図、図１２（ｂ）は図１２（ａ）のＢ−Ｂ’線での断面図である。
【図１３】本実施例３の半導体装置の製造方法を説明するための模式図であり、図１３（ａ）、図１３（ｂ）、図１３（ｃ）はそれぞれ、半導体装置に用いる配線板の製造方法を説明するための断面図である。
【図１４】本実施例３の半導体装置の製造方法を説明するための模式図であり、積層用接続導体を形成する工程の拡大断面図である。
【図１５】本実施例３の作用効果を説明するための模式図であり、半導体装置を重ねた状態での積層用接続導体周辺の拡大断面図である。
【図１６】本実施例３の作用効果を説明するための模式図であり、接続後の積層用接続導体周辺の拡大断面図である。
【図１７】従来の積層用の半導体装置の概略構成を示す模式断面図である。
【図１８】図１７に示した半導体装置の積層方法を説明するための模式断面図である。
【図１９】図１７に示した半導体装置の積層方法を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の開口部
２ 導体パターン
２Ａ 導体パターンのパッド部（第１パッド部）
２Ｂ 第２パッド部
２Ｃ ビア
２Ｄ パッド部の貫通穴
３ 半導体チップ
３Ａ 半導体チップの外部電極
４ 実装用接続導体
５ 積層用接続導体
６ 絶縁樹脂
６Ａ 絶縁樹脂の開口部
７ 配線板
８０１ 第１金型
８０１Ａ 第１金型の凹部
８０１Ｂ 第１金型の凹部の突起
８０２ 第２金型
８０２Ａ 第２金型の突起
９ 空間
１０ 第１半導体装置
１１ 第２半導体装置
１２ エッチングレジスト
【発明の属する技術分野】
本発明は、半導体装置及び電子装置、ならびに半導体装置の製造方法に関し、特に、前記半導体装置を複数個積層して製造する電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
従来、電子装置には、絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップを実装した半導体装置を複数個積層した積層型の電子装置がある（例えば、特許文献１や非特許文献１を参照。）。
【０００３】
前記積層型の電子装置に用いる半導体装置は、例えば、図１７に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３を実装している。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａとは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。また、前記配線板と前記半導体チップ３の間は、絶縁樹脂（アンダーフィル樹脂）６で封止されている。
【０００４】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、他の半導体装置の導体パターンと接続するためのパッド部２Ａが設けられている。また、前記絶縁基板１は、前記導体パターン２のパッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上に、前記パッド部２Ａと電気的に接続された積層用接続導体５が設けられている。
【０００５】
前記半導体装置を積層するときには、例えば、図１８に示すように、第１半導体装置１０の上に第２半導体装置１１を重ね、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせを行った後、例えば、熱プレスを行う。そうすると、前記積層用接続導体５が溶融し、図１９に示すように、前記第１半導体装置１０の導体パターン２のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５が接合し、電気的に接続される。またこのとき、熱プレスの代わりに、例えば、リフロー炉を用いて前記積層用接続導体（はんだボール）５を溶融し、接続してもよい。なお、図１８及び図１９では、第１半導体装置１０と第２半導体装置１１の２個の半導体装置を積層する例を示したが、これに限らず、３個以上の半導体装置を積層することもある。
【０００６】
また、前記積層型の電子装置では、前記積層する各半導体装置の半導体チップ３の機能は同じであってもよいし、異なってもよい。このとき、例えば、前記各半導体装置の半導体チップ３が、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のメモリチップであれば、前記電子装置の実装面積を大きくすることなく、メモリの大容量化ができる。また、３個以上の半導体装置を積層する場合には、前記各半導体装置の半導体チップ３に、前記メモリチップの他、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）等を加えれば、小型で高機能な電子装置を製造することができる。
【０００７】
【特許文献１】
特開平０８−１１１４３３号公報
【非特許文献１】
電子材料、工業調査会、２００２年１月号、ｐ．１５０−１５６
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来の技術では、図１７に示したように、前記半導体装置の前記半導体チップ３が実装された領域の外側は配線板、すなわち、前記絶縁基板１と導体パターン２のみである。近年、前記積層型の電子装置の薄型化に伴う前記配線板の薄型化が進んでおり、例えば、前記絶縁基板１の薄型化も進んでいる。前記絶縁基板１が薄くなると、その分、前記絶縁基板１の剛性（強度）は低下する。そのため、前記絶縁基板１の薄型化に伴い、前記積層用接続導体５を形成するときの加熱で、前記半導体チップ３を実装した領域の外側で、前記配線板に反りや歪みが生じやすくなるという問題があった。
【０００９】
また、前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じると、例えば、前記半導体装置を積層するときに、下層の第１半導体装置１０のパッド２Ａと上層の第２半導体装置１１の積層用接続端子５の距離にばらつきが生じる。そのため、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の接続不良が起こりやすいという問題があった。
【００１０】
また、前記半導体装置を積層するときには、一般に、光学的な情報に基づいた位置合わせを行う。このとき、前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じ、平坦性が悪いと、前記位置合わせが難しくなる。そのため、積層するときに、下層の第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置がずれて、接合面積が小さくなり、接続強度が低下するという問題があった。また、下層の第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置のずれが大きいと、前記第２半導体装置１１の積層用接続導体５が、あらかじめ定められたパッド部２Ａの隣のパッド部とも接続されてしまう可能性がある。
【００１１】
また、従来の積層型の電子装置に用いる半導体装置は、一般に、図１９に示したように、前記配線板（絶縁基板１）と前記半導体チップ３の間だけを封止している。そのため、前記前記半導体チップ３を実装した領域の外側で、前記絶縁基板１に反りや歪みが生じていると、前記半導体装置を積層するときに、下層の第１半導体装置１０の半導体チップ３の露出面３Ａと、上層の第２半導体装置１１の絶縁基板１が接触したり擦れたりすることがある。そのため、前記半導体チップ３に傷がつきやすいという問題があった。
【００１２】
本発明の目的は、配線板上に半導体チップが実装され、且つ前記半導体チップを実装した領域の外側に外部接続用のパッド部が設けられた半導体装置において、前記半導体チップを実装した領域の外側での配線板の反りや歪みを低減することが可能な技術を提供することにある。
【００１３】
本発明の他の目的は、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することが可能な技術を提供することにある。
【００１４】
本発明の他の目的は、配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、前記半導体チップの故障を低減することが可能な技術を提供することにある。
【００１５】
本発明の目的は、配線板上の、外部接続用のパッド部が設けられた領域の内側に実装された半導体チップを絶縁樹脂で封止する半導体装置の製造方法において、前記パッド部が設けられた領域での配線板の反りや歪みが生じにくい半導体装置を容易に製造することが可能な技術を提供することにある。
【００１６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１７】
【課題を解決するための手段】
本願において開示される発明の概要を説明すれば、以下の通りである。
【００１８】
（１）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、前記絶縁樹脂は、前記導体パターンの前記パッド部が設けられた領域の外側まで設けられており、且つ前記パッド部と重なる領域が開口している半導体装置である。
【００１９】
前記（１）の手段によれば、前記絶縁樹脂が前記パッド部が設けられている領域の外側まで設けられているので、前記絶縁基板が薄い場合でも、前記半導体チップが設けられた領域の外側で、前記配線板に反りや歪みが生じるのを防ぐことができる。そのため、前記半導体装置を、例えば、マザーボードやドータボードと呼ばれるプリント配線板に実装するとき等の接続不良を低減することができる。
【００２０】
また、前記（１）の手段において、前記絶縁樹脂の前記パッド部と重なる領域を開口させることにより、前記半導体装置の上層、言い換えると前記半導体チップが実装された面上に他の半導体装置を積層し、前記各半導体装置の導体パターン同士を電気的に接続することができる。このとき、前記各半導体装置の導体パターン同士は、例えば、錫鉛はんだや錫銀はんだ等の接合材を接続導体として用いて接続する場合が多いが、前記（１）の手段の半導体装置であれば、前記接合材を加熱溶融させたときに前記配線板に反りや歪みが生じにくいので、前記接合材と前記パッド部の接続不良を低減することができる。
【００２１】
また、前記（１）の手段において、前記パッド部は、例えば、前記絶縁基板の前記半導体チップが設けられた面に設け、前記絶縁基板は、前記パッド部と重なる領域を開口させる。このとき、前記絶縁基板の開口部上に、ボール状の接続導体を設けておけば、容易に複数個の半導体装置を積層することができる。
【００２２】
またこのとき、前記パッド部前記絶縁樹脂の開口した領域内に貫通穴を設けると、前記接続導体を用いて複数個の半導体装置を積層するときに、前記パッド部と前記接続導体との接続信頼性がさらに向上する。
【００２３】
また、前記パッド部は、前記半導体チップが設けられた面ではなく、その裏面に設けてもよい。
【００２４】
また、前記パッド部は、前記絶縁基板の半導体チップが設けられた面に第１パッド部を設け、前記第１パッド部が設けられた面の裏面に、前記第１パッド部と電気的に接続された第２パッド部を設けてもよい。この場合も、例えば、前記第２パッド部に前記接続導体を設けておけば、容易に複数個の半導体装置を積層することができる。
【００２５】
また、前記（１）の手段において、前記絶縁樹脂を、前記半導体チップの前記配線板と向かい合う面の裏面にも設けることにより、例えば、半導体チップの取り扱い時や、複数個の半導体装置を積層するときに、前記半導体チップに傷が付くのを防ぐことができる。
【００２６】
（２）絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置が複数個積層され、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンが接続導体で電気的に接続された電子装置であって、前記絶縁樹脂は、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンを電気的に接続する接続導体の周囲まで設けられている電子装置である。
【００２７】
前記（２）の手段は、前記（１）の手段の半導体装置を複数個積層した電子装置である。そのため、前記各半導体装置の導体パターン同士の接続不良が起こりにくく、製造歩留まりが高い。
【００２８】
（３）絶縁基板の表面に導体パターンが設けられた配線板上の、前記導体パターンの外部接続用のパッド部が設けられた領域の内側に実装された半導体チップの周囲を、絶縁樹脂で封止するために用いる封止用金型であって、前記半導体チップが実装された面側の金型は、前記絶縁基板と接触させたときに、前記半導体チップの周囲及び前記導体パターンのパッド部の周囲に空間ができる凹部が設けられ、且つ前記凹部に、前記パッド部と接触する突起が設けられている封止用金型である。
【００２９】
前記（３）の手段は、前記（１）の手段の半導体装置を製造するときに用いる封止用金型である。前記（３）の手段の封止用金型を用いることで、前記半導体チップを実装した領域の外側で、前記配線板の反りや歪みが生じにくい積層用の半導体装置を容易に製造することができる。また、前記封止用金型を用いる場合前記封止工程は、トランスファモールドにより行われるので、前記半導体装置の生産性が向上する。
【００３０】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
【００３１】
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【００３２】
【発明の実施の形態】
（実施例１）
図１乃至図３は、本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１は半導体装置の平面図、図２は図１のＡ−Ａ’線での断面図、図３は図１のパッド周辺の部分拡大図である。
【００３３】
図１乃至図３において、１は絶縁基板、１Ａは絶縁基板の開口部、２は導体パターン、２Ａは導体パターンのパッド部、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００３４】
本実施例１の半導体装置は、図１及び図２に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３が実装されている。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００３５】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、外部接続用のパッド部２Ａが設けられている。また、前記絶縁基板１は、前記パッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上には、錫鉛はんだ、錫銀はんだ等の接合材からなる積層用接続導体５が設けられている。
【００３６】
また、前記半導体チップ３の周囲は、図２に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド２Ａが設けられた領域の外側まで設けられている。またこのとき、前記絶縁樹脂６は、図１乃至図３に示すように、前記パッド２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。また、前記絶縁樹脂６の開口部６Ａの直径は、例えば、図２に示したように、前記絶縁基板１の開口部１Ａの直径より大きくてもよいし、前記絶縁基板１の開口部１Ａの直径とほぼ同じ、あるいは前記絶縁基板１の開口部１Ａの直径より小さくてもよい。またさらに、前記絶縁樹脂６の開口部６Ａの直径は、前記パッド部２Ａの面積より大きくてもよい。
【００３７】
図４乃至図６は、本実施例１の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は配線板を製造する工程の断面図、図４（ｂ）は半導体チップを実装する工程の断面図、図５は半導体チップを封止する工程の断面図、図６は封止後の状態の断面図である。
【００３８】
本実施例１の半導体装置を製造するときには、まず、図４（ａ）に示すように、絶縁基板１の一表面に導体パターン２が形成された配線板７を準備する。前記配線板７は、例えば、ポリイミドテープなどの絶縁基板１に開口部１Ａを形成した後、前記絶縁基板１の一表面に銅箔などの導体膜を張り合わせ、前記導体膜をエッチングして前記導体パターン２を形成しておく。このとき、前記絶縁基板１の開口部１Ａは、例えば、金型を用いた打ち抜き加工で形成する。また、前記開口部１Ａは、半導体チップを実装する領域の外側に形成する。また、前記導体パターン２を形成するときには、前記絶縁基板１の開口部１Ａの一方の開口端を塞ぐ前記パッド部２Ａを形成する。また、前記配線板７には、必要に応じて、前記導体パターン２の表面に、金めっきや錫めっき等の機能めっき（図示しない）を形成しておく。
【００３９】
次に、図４（ｂ）に示すように、前記配線板７上に、半導体チップ３を実装する。このとき、前記半導体チップ３は、例えば、外部電極３Ａ上に、金バンプ等の実装用接続導体４を形成しておき、フリップチップ実装する。
【００４０】
次に、図５に示すように、前記半導体チップ３の周囲を絶縁樹脂６で封止する。このとき、前記絶縁樹脂６は、図５に示したように、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが形成されている領域の外側まで形成する。またこのとき、前記絶縁樹脂６には、前記パッド部２Ａ上に、前記パッド２Ａの面積よりも小さい開口部６Ａを形成する。またこのとき、前記絶縁樹脂６は、例えば、図５に示したように、前記半導体チップ３の前記配線板と向かい合う面の裏面も覆うように形成してもよいし、前記半導体チップ３の裏面が露出するように形成してもよい。
【００４１】
前記半導体チップ３の周囲を前記絶縁樹脂６で封止するときには、例えば、トランスファモールドで行う。前記トランスファモールドを行う際には、図６に示すように、前記半導体チップ３を実装した面側の第１金型８０１と、前記半導体チップ３を実装した面の裏面側の第２金型８０２で前記絶縁基板１（配線板７）を挟み、内部にできた空間９に絶縁樹脂６を流し込む。このとき、前記第１金型８０１には、前記絶縁樹脂６を流し込む空間９を作る凹部８０１Ａが設けられている。またこのとき、前記第１金型８０１の凹部８０１Ａは、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域の外側まで空間９ができるように設ける。
【００４２】
また、本実施例１の半導体装置を製造するときには、図６に示したように、前記第１金型８０１の凹部８０１Ａに、前記導体パターン２のパッド部２Ａと接する突起８０１Ｂを設けておく。このように、前記第１金型８０１に設けた突起８０１Ｂを前記パッド部２Ａに接触（密着）させた状態で、前記空間９に前記絶縁樹脂６を流し込めば、図５に示したように、前記絶縁樹脂６の前記パッド部２Ａ上に開口部６Ａを形成することができる。
【００４３】
前記半導体チップ３の周囲及び前記パッド部２Ａの周囲を前記絶縁樹脂６で封止したら、前記絶縁基板１の開口部１Ａ上に、前記積層用接続導体５を形成すれば、図２に示したような半導体装置が得られる。前記積層用接続導体５は、例えば、錫鉛はんだや錫銀はんだ等の接合材を用いて形成する。このとき、前記接合材を用いると、加熱（リフロー）工程が必要となり、前記配線板（絶縁基板１）が薄いと、前記加熱工程の後、前記半導体チップ３を実装した領域の外側で、前記配線板に反りや歪みが生じる。しかしながら、本実施例１の半導体装置のように、前記半導体チップ３を実装した領域の外側にも前記絶縁樹脂６を設けることで、前記絶縁基板１が、例えば、２５μｍ程度と薄い場合でも、前記半導体チップ３を実装した領域の外側での配線板の反りや歪みを生じにくくすることができる。
【００４４】
図７及び図８は、本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、図７は半導体装置を重ねた状態の断面図、図８は実装用接続端子を接続した後の断面図である。なお、図７及び図８では、説明を簡単にするために、２個の半導体装置を積層する場合の図を示している。
【００４５】
本実施例１の半導体装置を用いて電子装置を製造するときには、例えば、図７に示すように、第１半導体装置１０の上に、第２半導体装置１１を重ねる。ここで、前記第１半導体装置１０及び前記第２半導体装置１１はともに、本実施例１で説明した半導体装置であるとする。
【００４６】
本実施例１の半導体装置は、前記配線板の、前記積層用接続導体５が設けられた領域にも前記絶縁樹脂６が設けられており、前記絶縁基板１が薄くても、前記絶縁樹脂６の厚さを調節することで、前記配線板の反りや歪みを生じにくくすることができる。そのため、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせが容易になる。また、前記配線板の反りや歪みを生じにくくすることができるので、前記第１半導体装置１０上に前記第２半導体装置１１を重ねたときに、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の距離のばらつきを低減することができる。
【００４７】
前記第１半導体装置１０上に前記第２半導体装置１１を重ねたら、加熱して前記積層用接続導体５を溶融させ、図８に示すように、前記第１半導体装置１０の導体パターン２のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５を接合させる。このとき、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の位置合わせの精度が高く、且つ前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の距離のばらつきが少ないので、前記第１半導体装置１０のパッド部２Ａと前記第２半導体装置１１の積層用接続導体５の接続不良が起こりにくい。
【００４８】
なお、図７及び図８では、第１半導体装置１０と第２半導体装置１１の２個の半導体装置の積層例を示したが、３個以上の半導体装置を積層する場合も、同様の方法で積層すればよい。
【００４９】
以上説明したように、本実施例１の半導体装置によれば、前記導体パターン２の外部接続用のパッド部２Ａ及び前記積層用接続導体５が設けられた領域での配線板の反りや歪みを低減することができる。そのため、複数個の半導体装置を積層した電子装置を製造するときに、下層の第１半導体装置１０の導体パターン２のパッド２Ａと上層の第２半導体装置１１の積層用接続導体５の接続不良を低減することができる。
【００５０】
また、前記第１半導体装置１０上に前記第２半導体装置１１を重ねた場合、前記第２半導体装置１１の積層用接続導体５の一部は、図７に示したように、前記第１半導体装置１０の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００５１】
また、前記半導体装置を製造するときに、図６に示したような、前記第１金型８０１及び第２金型８０２を用いたトランスファモールドで前記半導体チップ３の周囲を封止することにより、本実施例１の半導体装置を容易に製造することができる。
【００５２】
図９は、前記実施例１の変形例を説明するための模式図であり、トランスファモールドに用いる金型の概略構成を示す断面図である。
【００５３】
前記実施例１の半導体装置の製造方法では、トランスファモールドを行う際、図６に示したように、前記第２金型８０２は、平板状の金型を用いている。しかしながら、前記第２金型８０２は、平板状に限らず、図９に示すように、前記第１金型８０１の突起８０１Ｂと対向する位置に突起８０２Ａを設けてもよい。このように、前記第２金型８０２にも突起８０２Ａを設け、前記第１金型８０１の突起８０１Ｂと前記第２金型８０２の突起８０２Ａで前記導体パターン２のパッド２Ａを両面で支持することにより、前記第１金型８０１の突起８０１Ｂと前記パッド２Ａの密着度が高くなるので、前記絶縁樹脂６を流し込んだときに、前記絶縁樹脂６が前記第１金型８０１の突起８０１Ｂと前記パッド２Ａとの界面に漏れだすのを防ぐことができる。
【００５４】
（実施例２）
図１０は、本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１０（ａ）は半導体装置の断面図、図１０（ｂ）は半導体装置に用いる配線板の断面図である。
【００５５】
図１０（ａ）及び図１０（ｂ）において、１は絶縁基板、２は導体パターン、２Ａは第１パッド部、２Ｂは第２パッド部、２Ｃはビア、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００５６】
本実施例２の半導体装置は、図１０（ａ）及び図１０（ｂ）に示すように、絶縁基板１の第１主面に導体パターン２及び第１パッド部２Ａが設けられ、前記絶縁基板１の第１主面の裏面（以下、第２主面と称する）に、第２パッド部２Ｂが設けられた配線板上に、半導体チップ３が実装されている。このとき、前記第１パッド部２Ａと前記第２パッド部２Ｂは、前記絶縁基板１に設けられた開口部内の導体（ビア）２Ｃにより電気的に接続されている。またこのとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００５７】
また、前記導体パターン２の第１パッド部２Ａ及び第２パッド部２Ｂは、前記半導体チップ３を実装した領域の外側に設けられている。また、前記第２パッド部２Ｂの表面には、例えば、錫鉛はんだや錫銀はんだ等の接合材からなる積層用接続導体５が設けられている。
【００５８】
また、前記半導体チップ３の周囲は、図１０（ａ）に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域上まで設けられている。またこのとき、前記絶縁樹脂６は、前記実施例１の半導体装置と同様に、前記パッド部２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。
【００５９】
本実施例２の半導体装置の製造方法は、前記実施例１で説明した方法と同様で、まず、１０（ｂ）に示したような配線板を準備し、前記配線板上に前記半導体チップ３を実装し、図６に示したような第１金型８０１及び第２金型８０２を用いて前記絶縁樹脂６を形成した後、前記第２パッド部２Ｂ上に前記積層用接続導体５を形成すればよいので、詳細な説明は省略する。
【００６０】
また、本実施例２の半導体装置を複数個積層して電子装置を製造するときも、前記実施例１で説明したような方法で積層すればよいので、詳細な説明は省略する。
【００６１】
本実施例２の半導体装置の場合も、前記実施例１の半導体装置と同様で、前記半導体チップ３を実装した領域の外側の配線板上に、前記絶縁樹脂６が設けられている。そのため、前記配線板（絶縁基板１）が、例えば、５０μｍ程度と薄い場合でも、前記積層用接続導体５を形成するときの加熱で反りや歪みが生じるのを防ぐことができる。そのため、前記半導体装置を複数個積層して電子装置を製造するときに、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の位置合わせが容易であるとともに、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の距離のばらつきを低減することができる。そのため、下層の半導体装置の第１パッド部２Ａと上層の半導体装置の積層用接続導体５の接続不良を低減することができる。
【００６２】
以上説明したように、本実施例２の半導体装置によれば、前記第１パッド部２Ａ及び第２パッド２Ｂが設けられた領域の配線板の反りや歪みを低減することができる。そのため、複数の半導体装置を積層したときに、下層の半導体装置の第１パッド部２Ａと、上層の半導体装置の積層用接続導体５の接続不良を低減することができる。
【００６３】
また、本実施例２の半導体装置を複数個積層して電子装置を製造する場合、図７に示したように、上層の半導体装置の積層用接続導体５の一部が、下層の半導体装置の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００６４】
（実施例３）
図１１及び図１２は、本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１１（ａ）は半導体装置の断面図、図１１（ｂ）は半導体装置に用いる配線板の断面図、図１２（ａ）は配線板のパッド部分の拡大平面図、図１２（ｂ）は図１２（ａ）のＢ−Ｂ’線での断面図である。
【００６５】
図１１及び図１２において、１は絶縁基板、１Ａは絶縁基板の開口部、２は導体パターン、２Ａは導体パターンのパッド部、２Ｄはパッド部の貫通穴、３は半導体チップ、３Ａは半導体チップの外部電極、４は実装用接続導体、５は積層用接続導体、６は絶縁樹脂、６Ａは絶縁樹脂の開口部である。
【００６６】
本実施例３の半導体装置は、前記実施例１で説明した半導体装置とほぼ同様の構成であり、図１１（ａ）に示すように、絶縁基板１の一表面に導体パターン２が設けられた配線板上に、半導体チップ３が実装されている。このとき、前記導体パターン２と前記半導体チップ３の外部電極３Ａは、例えば、金バンプ等の実装用接続導体４により電気的に接続されている。
【００６７】
また、前記導体パターン２は、前記半導体チップ３を実装した領域の外側に、パッド部２Ａが設けられている。また、前記絶縁基板１は、前記パッド部２Ａが設けられた部分に開口部１Ａを有し、前記開口部１Ａ上には、積層用接続導体５が設けられている。
【００６８】
また、前記半導体チップ３の周囲は、図１１（ａ）に示したように、絶縁樹脂６で封止されている。このとき、前記絶縁樹脂６は、前記半導体チップ３の周囲だけでなく、前記導体パターン２のパッド部２Ａが設けられた領域上まで設けられている。またこのとき、前記絶縁樹脂６は、前記パッド部２Ａが設けられた部分に、前記パッド部２Ａの面積よりも小さい開口部６Ａが設けられている。
【００６９】
また、本実施例３の半導体装置において、前記実施例１の半導体装置と異なる点は、図１１（ｂ）、図１２（ａ）、及び図１２（ｂ）に示すように、前記導体パターン２のパッド部２Ａの中心付近に、貫通穴２Ｄが設けられている点である。前記パッド部２Ａの貫通穴２Ｄは、例えば、直径が５０μｍから１００μｍ程度の小さい穴であるとする。
【００７０】
図１３及び図１４は、本実施例３の半導体装置の製造方法を説明するための模式図であり、図１３（ａ）、図１３（ｂ）、及び図１３（ｃ）は本実施例３の半導体装置に用いる配線板の製造方法を説明するための断面図であり、図１４は積層用接続導体を形成する工程の拡大断面図である。
【００７１】
本実施例３の半導体装置の製造方法も、前記実施例１の半導体装置の製造方法とほぼ同様であり、まず、図１１（ｂ）に示したような配線板を準備する。
【００７２】
図１１（ｂ）に示したような配線板は、まず、図１３（ａ）に示すように、開口部１Ａを形成した絶縁基板１に、銅箔などの導体膜２’を張り合わせる。次に、図１３（ｂ）に示すように、前記導体膜２’上にエッチングレジスト１２を形成する。このとき、前記エッチングレジスト１２は、前記パッド部２Ａの貫通穴２Ｄを形成する部分に開口部１２Ａを設けておく。またこのとき、図示は省略したが、前記絶縁基板１の前記導体膜２’が形成されていない面にも、裏止め用の絶縁膜を形成しておく。
【００７３】
その後、前記導体膜２’をエッチングして、図１３（ｃ）に示すように、導体パターン２を形成し、必要に応じて、前記導体パターン２の表面に、金めっきや錫めっき等の機能めっき（図示しない）を形成すると、本実施例３の半導体装置に用いる配線板が得られる。
【００７４】
前記手順により製造した配線板を用いて半導体装置を製造するときには、前記実施例１で説明したように、まず、前記配線板上に前記半導体チップ３を実装し、図６に示したような前記第１金型８０１及び前記第２金型８０２を用いて前記絶縁樹脂６を形成した後、前記絶縁基板１の開口部１Ａ上に積層用接続導体５を形成すればよい。このとき、前記積層用接続導体５の一部が、図１４に示すように、前記導体パターン２のパッド部２Ａの貫通穴２Ｄに吸い上げられるが、前記貫通穴２Ｄの直径を５０μｍから１００μｍ程度にすることで、前記積層用接続導体５が裏面側、すなわち、前記絶縁樹脂６を形成した面に流れ出るのを防げる。
【００７５】
また、本実施例３の半導体装置を複数個積層して電子装置を製造するときは、前記実施例１で説明したような方法で積層すればよいので、詳細な説明は省略する。
【００７６】
図１５及び図１６は、本実施例３の作用効果を説明するための模式図であり、図１５は半導体装置を重ねた状態での積層用接続導体周辺の拡大断面図であり、図１６は接続後の積層用接続導体周辺の拡大断面図である。なお、図１５及び図１６では、説明を簡単にするために、２個の半導体装置を積層する場合の図を示している。
【００７７】
本実施例３の半導体装置では、前記導体パターン２のパッド部２Ａに貫通穴２Ｄが設けられている。そのため、図１５に示すように、第１半導体装置１０の上に第２半導体装置１１を重ねたとき、前記第２半導体装置１１の積層用接続導体５と接続される前記第１半導体装置１０の導体パターン２のパッド部２Ａ部分には、前記パッド部２Ａと、前記パッド部２Ａに設けた貫通穴２Ｄに吸い込まれた前記第１半導体装置１０の積層用接続導体５がある。このとき、前記第１半導体装置１０の積層用接続導体５は、前記貫通穴２Ｄを完全に埋めていないので、前記貫通穴２Ｄ部分は、底面が前記積層用接続導体５で、側面が前記パッド部２Ａの凹部になっている。
【００７８】
このような状態で加熱し、前記積層用接続導体５を溶融させると、溶融した前記第２半導体装置１１の積層用接続導体５は、前記第１半導体装置１０の導体パターン２のパッド部２Ａの中心にできた凹部（貫通穴２Ｄ）に吸い上げられる。そのため、前記実施例１の場合に比べて、前記第２半導体装置１１の積層用接続導体５と前記第１半導体装置１０の導体パターン２のパッド部２Ａとの接続信頼性が向上する。
【００７９】
また、本実施例３の半導体装置を積層した時には、図１６に示すように、前記第２半導体装置１１の積層用接続導体５は、前記第１半導体装置１０の導体パターン２のパッド部２Ａと接合するとともに、前記第１半導体装置１０の積層用接続導体５とも接続される。そのため、前記実施例１で説明したような、前記積層用接続導体５と導体パターン２のパッド部２Ａの接合だけの場合に比べて、接合強度が高くなる。
【００８０】
以上説明したように、本実施例３の半導体装置によれば、前記パッド部２Ａが設けられた領域の配線板の反りや歪みを低減することができる。そのため、複数の半導体装置を積層したときに、下層の第１半導体装置１０の導体パターン２のパッド部２Ａと、上層の第２半導体装置１１の積層用接続導体５の接続不良を低減することができる。
【００８１】
また、前記第１半導体装置１０上に前記第２半導体装置１１を重ねた場合、前記第２半導体装置１１の積層用接続導体５の一部は、図１５に示したように、前記第１半導体装置１０の絶縁樹脂６の開口部６Ａ内に落ち込んだ状態になる。そのため、前記各半導体装置を重ねた後、横方向のずれが生じるのを防ぐことができる。
【００８２】
また、前記導体パターン２のパッド部２Ａに前記貫通穴２Ｄを設けることにより、前記導体パターン２のパッド部２Ａと前記積層用接続導体５の接続部の接続信頼性が向上する。
【００８３】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【００８４】
例えば、前記各実施例では、前記配線板上に前記半導体チップをフリップチップ実装した半導体装置を例に上げて説明したが、これに限らず、他の実装方法で半導体チップを実装した半導体装置であってもよいことはいうまでもない。
【００８５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００８６】
（１）配線板上に半導体チップが実装され、且つ前記半導体チップを実装した領域の外側に外部接続用のパッド部が設けられた半導体装置において、前記半導体チップを実装した領域の外側での配線板の反りや歪みを低減することができる。
【００８７】
（２）配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、積層した各半導体装置の導体パターン間の導通不良を低減することができる。
【００８８】
（３）配線板上に半導体チップが実装された半導体装置を複数個積層した電子装置において、前記半導体チップの故障を低減することができる。
【００８９】
（４）配線板上の、外部接続用のパッド部が設けられた領域の内側に実装された半導体チップを絶縁樹脂で封止する半導体装置の製造方法において、前記パッド部が設けられた領域での配線板の反りや歪みが生じにくい半導体装置を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明による実施例１の半導体装置の概略構成を示す模式図であり、半導体装置の平面図である。
【図２】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１のＡ−Ａ’線での断面図である。
【図３】本発明による実施例１の半導体装置の概略構成を示す模式図であり、図１のパッド部周辺の部分拡大図である。
【図４】本実施例１の半導体装置の製造方法を説明するための模式図であり、図４（ａ）は半導体装置の製造に用いる配線板の構成を示す断面図、図４（ｂ）は半導体チップを実装する工程の断面図である。
【図５】本実施例１の半導体装置の製造方法を説明するための模式図であり、半導体チップを封止する工程の断面図である。
【図６】本実施例１の半導体装置の製造方法を説明するための模式図であり、半導体チップの封止する工程で用いる封止用金型の概略構成を示す断面図である。
【図７】本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、半導体装置を重ねた状態の断面図である。
【図８】本実施例１の半導体装置を用いた電子装置の製造方法を説明するための模式図であり、積層用接続導体を接続した後の断面図である。
【図９】前記実施例１の変形例を説明するための模式図であり、半導体チップを封止する工程で用いる封止用金型の変形例を示す断面図である。
【図１０】本発明による実施例２の半導体装置の概略構成を示す模式図であり、図１０（ａ）は半導体装置の断面図、図１０（ｂ）は半導体装置に用いる配線板の断面図である。
【図１１】本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１１（ａ）は半導体装置の断面図、図１１（ｂ）は半導体装置に用いる配線板の断面図である。
【図１２】本発明による実施例３の半導体装置の概略構成を示す模式図であり、図１２（ａ）は配線板のパッド部の拡大平面図、図１２（ｂ）は図１２（ａ）のＢ−Ｂ’線での断面図である。
【図１３】本実施例３の半導体装置の製造方法を説明するための模式図であり、図１３（ａ）、図１３（ｂ）、図１３（ｃ）はそれぞれ、半導体装置に用いる配線板の製造方法を説明するための断面図である。
【図１４】本実施例３の半導体装置の製造方法を説明するための模式図であり、積層用接続導体を形成する工程の拡大断面図である。
【図１５】本実施例３の作用効果を説明するための模式図であり、半導体装置を重ねた状態での積層用接続導体周辺の拡大断面図である。
【図１６】本実施例３の作用効果を説明するための模式図であり、接続後の積層用接続導体周辺の拡大断面図である。
【図１７】従来の積層用の半導体装置の概略構成を示す模式断面図である。
【図１８】図１７に示した半導体装置の積層方法を説明するための模式断面図である。
【図１９】図１７に示した半導体装置の積層方法を説明するための模式断面図である。
【符号の説明】
１ 絶縁基板
１Ａ 絶縁基板の開口部
２ 導体パターン
２Ａ 導体パターンのパッド部（第１パッド部）
２Ｂ 第２パッド部
２Ｃ ビア
２Ｄ パッド部の貫通穴
３ 半導体チップ
３Ａ 半導体チップの外部電極
４ 実装用接続導体
５ 積層用接続導体
６ 絶縁樹脂
６Ａ 絶縁樹脂の開口部
７ 配線板
８０１ 第１金型
８０１Ａ 第１金型の凹部
８０１Ｂ 第１金型の凹部の突起
８０２ 第２金型
８０２Ａ 第２金型の突起
９ 空間
１０ 第１半導体装置
１１ 第２半導体装置
１２ エッチングレジスト
Claims (12)
- 絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置であって、
前記絶縁樹脂は、前記導体パターンの前記パッド部が設けられた領域の外側まで設けられており、且つ前記パッド部と重なる領域が開口していることを特徴とする半導体装置。 - 前記パッド部は、前記絶縁基板の前記半導体チップが設けられた面に設けられ、
前記絶縁基板は、前記パッド部と重なる領域が開口していることを特徴とする請求項１に記載の半導体装置。 - 前記パッド部は、前記絶縁樹脂の開口した領域内に貫通穴が設けられていることを特徴とする請求項１または請求項２に記載の半導体装置。
- 前記絶縁基板の開口部上に、ボール状の接続導体が設けられていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
- 前記パッド部は、前記絶縁基板の半導体チップが設けられた面の第１パッド部、及び前記第１パッド部が設けられた面の裏面に設けられ、且つ前記第１パッド部と電気的に接続された第２パッド部からなることを特徴とする請求項１に記載の半導体装置。
- 前記絶縁樹脂は、前記半導体チップの前記配線板と向かい合う面の裏面を覆うように設けられていることを特徴とする請求項１乃至請求項５のいずれか１項に記載の半導体装置。
- 絶縁基板の表面に導体パターンが設けられた配線板上に半導体チップが設けられ、前記導体パターンと前記半導体チップの外部電極が電気的に接続され、前記半導体チップの周囲が絶縁樹脂で封止されてなり、前記導体パターンは、前記半導体チップが設けられた領域の外側に、外部接続用のパッド部を有する半導体装置が複数個積層され、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンが接続導体で電気的に接続された電子装置であって、
前記絶縁樹脂は、下層の半導体装置の導体パターンと上層の半導体装置の導体パターンを電気的に接続する接続導体の周囲まで設けられていることを特徴とする電子装置。 - 前記パッド部は、前記絶縁基板の前記半導体チップが設けられた面に設けられ、
前記絶縁基板は、前記パッド部と重なる領域が開口していることを特徴とする請求項７に記載の電子装置。 - 前記パッド部は、前記絶縁樹脂の開口した領域内に貫通穴が設けられていることを特徴とする請求項７または請求項８に記載の電子装置。
- 前記パッド部は、前記絶縁基板の半導体チップが設けられた面の第１パッド部、及び前記第１パッド部が設けられた面の裏面に設けられ、且つ前記第１パッド部と電気的に接続された第２パッド部からなることを特徴とする請求項７に記載の電子装置。
- 前記絶縁樹脂は、前記半導体チップの前記配線板と向かい合う面の裏面を覆うように設けられていることを特徴とする請求項７乃至請求項１０のいずれか１項に記載の電子装置。
- 絶縁基板の表面に導体パターンが設けられた配線板上の、前記導体パターンの外部接続用のパッド部が設けられた領域の内側に実装された半導体チップの周囲を、絶縁樹脂で封止するために用いる封止用金型であって、
前記半導体チップが実装された面側の金型は、前記絶縁基板と接触させたときに、前記半導体チップの周囲及び前記導体パターンのパッド部の周囲に空間ができる凹部が設けられ、且つ前記凹部に、前記パッド部と接触する突起が設けられていることを特徴とする封止用金型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102371A JP2004311668A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及び電子装置、ならびに封止用金型 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003102371A JP2004311668A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及び電子装置、ならびに封止用金型 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004311668A true JP2004311668A (ja) | 2004-11-04 |
Family
ID=33465816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003102371A Pending JP2004311668A (ja) | 2003-04-07 | 2003-04-07 | 半導体装置及び電子装置、ならびに封止用金型 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004311668A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103681A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008004570A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 |
| US8004091B2 (en) | 2007-04-02 | 2011-08-23 | Samsung Electronics Co., Ltd. | Semiconductor package, method of fabricating the same, and semiconductor package mold |
| JP2016533650A (ja) * | 2014-09-15 | 2016-10-27 | インテル コーポレイション | 高密度モールド貫通配線を形成するための方法 |
| JP2018006482A (ja) * | 2016-06-29 | 2018-01-11 | 株式会社村田製作所 | 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造 |
-
2003
- 2003-04-07 JP JP2003102371A patent/JP2004311668A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007103681A (ja) * | 2005-10-05 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2008004570A (ja) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 |
| US8004091B2 (en) | 2007-04-02 | 2011-08-23 | Samsung Electronics Co., Ltd. | Semiconductor package, method of fabricating the same, and semiconductor package mold |
| JP2016533650A (ja) * | 2014-09-15 | 2016-10-27 | インテル コーポレイション | 高密度モールド貫通配線を形成するための方法 |
| US9741692B2 (en) | 2014-09-15 | 2017-08-22 | Intel Corporation | Methods to form high density through-mold interconnections |
| JP2018006482A (ja) * | 2016-06-29 | 2018-01-11 | 株式会社村田製作所 | 電子部品装置、回路基板への電子部品装置の実装方法、および、回路基板への電子部品装置の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8461689B2 (en) | Packaging structure having embedded semiconductor element | |
| TWI413223B (zh) | 嵌埋有半導體元件之封裝基板及其製法 | |
| JP2013162128A (ja) | パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法 | |
| TWI611535B (zh) | 半導體裝置 | |
| US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
| US20060091524A1 (en) | Semiconductor module, process for producing the same, and film interposer | |
| JP2009278064A (ja) | 半導体装置とその製造方法 | |
| JP2012256741A (ja) | 半導体パッケージ | |
| KR101106234B1 (ko) | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 | |
| TW200908268A (en) | Packaging substrate structure with capacitor embedded therein and method for fabricating the same | |
| KR101207882B1 (ko) | 패키지 모듈 | |
| JP2004311668A (ja) | 半導体装置及び電子装置、ならびに封止用金型 | |
| JP2001036246A (ja) | 配線基板およびこれを用いた多層配線基板 | |
| JP5525793B2 (ja) | 半導体装置 | |
| TWI394250B (zh) | 封裝結構及其製法 | |
| JP2010040721A (ja) | 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法 | |
| JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
| TWI435667B (zh) | 印刷電路板組件 | |
| TW201036113A (en) | Substrateless chip package and fabricating method | |
| CN113764292B (zh) | 半导体装置及其制造方法 | |
| JP2006196734A (ja) | 半導体装置及びその製造方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2012227320A (ja) | 半導体装置 | |
| JP2004311667A (ja) | 半導体装置及び電子装置、ならびに配線板 | |
| JP4955997B2 (ja) | 回路モジュールおよび回路モジュールの製造方法 |