JP2016533650A - 高密度モールド貫通配線を形成するための方法 - Google Patents

高密度モールド貫通配線を形成するための方法 Download PDF

Info

Publication number
JP2016533650A
JP2016533650A JP2016549013A JP2016549013A JP2016533650A JP 2016533650 A JP2016533650 A JP 2016533650A JP 2016549013 A JP2016549013 A JP 2016549013A JP 2016549013 A JP2016549013 A JP 2016549013A JP 2016533650 A JP2016533650 A JP 2016533650A
Authority
JP
Japan
Prior art keywords
microelectronic
forming
microelectronic substrate
mold chase
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016549013A
Other languages
English (en)
Other versions
JP6273028B2 (ja
Inventor
ジー． カラデ，オムカー
ジー． カラデ，オムカー
エー． デシュパンデ，ニティン
エー． デシュパンデ，ニティン
セテゲン，エドヴィン
ジェイ． リー，エリック
ジェイ． リー，エリック
マリク，デベンドラ
エム． ジアデ，バッサム
エム． ジアデ，バッサム
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2016533650A publication Critical patent/JP2016533650A/ja
Application granted granted Critical
Publication of JP6273028B2 publication Critical patent/JP6273028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

マイクロ電子デバイスの製造方法であって、当該製造方法は：マイクロ電子基板を形成するステップであって、マイクロ電子基板は、その能動面に及び／又は能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；型成形体及び型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接ボンドパッドに接触させるステップと；マイクロ電子基板と金型チェイスとの間に成形材料を配置するステップと；金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びるような少なくとも１つの相互接続ビアを形成するステップと；を含む。

Description

本明細書の実施形態は、概して、マイクロ電子パッケージを製造する分野に関し、より具体的には、パッケージオンパッケージ・マイクロ電子デバイス用の高密度配線を形成する分野に関する。
マイクロ電子産業は、限定されることなく、コンピュータサーバ製品、及び携帯型コンピュータや、電子タブレット、携帯電話、デジタルカメラ等の携帯機器を含む各種の電子製品で使用するためのこれまでより高速で、より小さなマイクロ電子パッケージを製造するために継続的に努力してきた。これらの目標を達成するための１つの経路は、積層パッケージを製造することである。パッケージオンパッケージ（ＰｏＰ）スタックと呼ばれる積層パッケージの一種は、パッケージオンパッケージ積層構造内での小さな横寸法、低いパッケージ高さ、及びマイクロ電子デバイス同士の間の高い帯域幅を必要とするようなモバイル及びワイヤレス・アプリケーションについて重要な解決策になってきている。従って、このようなマイクロ電子デバイスの製造効率を向上させるような継続的な努力が行われている。
本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の別の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスの側断面図である。 本明細書の実施形態による図３の線１７−１７に沿った断面図である。 本明細書の実施形態による金型チェイスの側断面図である。 本明細書の実施形態による図１８の線１９−１９に沿った断面図である。 本明細書の実施形態によるパッケージオンパッケージ・マイクロ電子デバイスの製造プロセスを示すフローチャートである。 本明細書の一実施形態によるコンピュータ装置を示す図である。
本開示の主題は、明細書の結論部分に特に指摘されており且つ明確に記載されている。本開示の上述した特徴及び他の特徴は、添付の図面と併せて、以下の詳細な説明及び添付の特許請求の範囲からより完全に明らになるだろう。添付の図面は、本開示に従ったいくつかの実施形態のみを示しており、従って、本開示の範囲を限定するものとみなすべきではないことを理解されたい。本開示について、添付図面を用いてさらに具体的に且つ詳細に説明し、それによって本開示の利点は、より容易に理解することができる。
以下の詳細な説明において、添付の図面について参照が行われ、添付図面は、例示の目的で、特許請求の範囲に記載された主題を実施することができるような具体的な実施形態を示す。これらの実施形態は、当業者がその主題を実施可能にするために十分詳細に説明されている。様々な実施形態は、異なっているが、必ずしも互いに排他的ではないことを理解すべきである。例えば、一実施形態に関連して本明細書に記載される特定の特徴、構造、又は特性は、特許請求の範囲に記載される主題の精神及び範囲から逸脱することなく他の実施形態と共に実現することができる。本明細書中での「一実施形態」又は「実施形態」についての言及は、実施形態に関連して説明される特定の特徴、構造、又は特性が、本明細書中に包含される少なくとも１つの実施態様に含まれることを意味する。従って、「一実施形態」又は「実施形態では」の語句の使用は、必ずしも同じ実施形態を指すものではない。また、開示された各実施形態内の個々の要素の位置又は配置は、特許請求の範囲に記載された主題の精神及び範囲から逸脱することなく変更してもよいことが理解される。従って、以下の詳細な説明は、限定的な意味に解釈すべきではなく、主題の範囲は、添付の特許請求の範囲によってのみ規定され、添付の特許請求の範囲が権利を有する全範囲の均等物と一緒に適切に解釈される。図面において、同様の参照符号は、幾つかの図面を通して同一又は類似の要素又は機能を指し、その図面中に示されている要素は、必ずしも互いに縮尺通りではなく、むしろ、個々の要素は、本明細書の文脈においてその要素をより容易に理解するために、拡大又は縮小されることがある。
本明細で使用される「〜の（〜より）上に」、「〜に」、「〜の間の」、及び「〜（上）に」という用語は、他の層に対する１つの層の相対的な位置を指す。別の層「より上の」又は別の層「上の」１つの層又は別の層「に」接合された１つの層は、他の層に直接的に接触してもよく、又は１つ以上の介在層を有してもよい。複数の層「の間の」１つの層は、複数の層に直接的に接触してもよく、又は１つ以上の介在層を有してもよい。
本明細書の実施形態は、マイクロ電子デバイスを製造する方法を含み、この製造方法は、マイクロ電子基板を形成するステップであって、マイクロ電子基板は、その能動面(active surface)に及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと、マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと、型成形体及びこの型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと、金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと、マイクロ電子基板と金型チェイスとの間に成形材料を配置するステップと、金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びる少なくとも１つの相互接続ビアを形成するステップとを含む。本明細書の実施形態は、相互接続ビアを形成するためのレーザ穴開け等の公知の穴開け技術よりも有利であり、この公知の技術は、費用がかかり、穴開けによって生じる残留物を除去するためにクリーニングが必要である。
図１〜８には、パッケージオンパッケージ・マイクロ電子デバイス１００を製造する実施形態が示されている。図１に示されるように、マイクロ電子基板１１０が形成される。マイクロ電子基板１１０は、例えばインターポーザ等の任意の適切な基板とすることができ、この基板は第１面１１２を有する。マイクロ電子基板１１０は、マイクロ電子基板の第１面１１２に又は第１面上に形成された、マイクロ電子デバイスの少なくとも１つの取付けボンドパッド１２２と少なくとも１つの相互接続ボンドパッド１２４とを含むような複数のボンディングパッドを有することができる。マイクロ電子基板１１０は、貫通して形成された複数の導電経路１１６を有する複数の誘電体層（図示せず）を含むことができ、ここで導電経路１１６は、マイクロ電子デバイスの取付けボンドパッド１２２及びマイクロ電子基板の相互接続ボンドパッド１２４等の適切なボンドパッド同士の間の及び／又は外部装置（図示せず）の間の接続部を形成することができる。
マイクロ電子基板１１０は、液晶ポリマー、エポキシ樹脂、ビスマレイミド・トリアジン樹脂、ＦＲ４、ポリイミド材料等を含むが、これらに限定されないような任意の適切な誘電体材料を含んでもよい。導電経路１１６は、銅、銀、金、ニッケル、及びこれらの合金を含むが、これらに限定されないような任意の適切な導電性材料から形成してもよい。マイクロ電子基板１１０は、複数の誘電体層から形成してもよく、剛体コア（図示せず）を含んでもよく、その内部に形成された能動及び／又は受動のマイクロ電子デバイス（図示せず）を含んでもよいことが理解される。導電経路１１６は、マイクロ電子基板１１０内の及び／又は追加の外部部品（図示せず）との所望の電気経路を形成できることがさらに理解される。当業者に理解されるように、はんだレジスト層（図示せず）を、マイクロ電子基板の第１面１１２に利用してもよいことも理解される。マイクロ電子基板１１０を形成するために使用されるプロセスは、当業者に周知であり、簡潔及び簡明のために、本明細書では説明又は図示しない。
図２に示されるように、能動面１４４及びこれに対向する裏面１４８を有するマイクロ電子デバイス１４２は、フリップチップとして一般的に知られている構成又は崩壊制御チップ接続（Ｃ４）の構成で、デバイス−基板間の複数の相互接続１３２を用いて対応するマイクロ電子デバイスの取付けボンドパッド１２２に取り付けることができる。デバイス−基板間の相互接続１３２は、マイクロ電子デバイスの能動面１４４上でマイクロ電子デバイスの取付けボンドパッド１２２と鏡像ボンドパッド１４６との間に延びており、それらの間に電気的な接続を形成することができる。マイクロ電子デバイスのボンドパッド１４６は、マイクロ電子デバイス１４２内の集積回路（図示せず）と電気的に通信できることが理解される。マイクロ電子デバイス１４２は、マイクロプロセッサ、チップセット、グラフィックデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路デバイス等を含むが、これらに限定されないような任意の適切なマイクロ電子デバイスを含んでもよい。
デバイス−基板間の相互接続１３２は、はんだ及び導電性充填エポキシを含むが、これらに限定されないような任意の適切な材料で製作してもよい。はんだ材料は、６３％スズ／３７％鉛はんだ等の鉛／スズ合金、ピュアなスズ又はスズ含有量の高い合金（例えば、９０％以上のスズ）等の鉛フリーはんだ、スズ／ビスマス、共晶スズ／銀、三元スズ／銀／銅、共晶スズ／銅、及び同様の合金等を含むが、これらに限定されないような任意の適切な材料を含んでもよい。マイクロ電子デバイス１４２が、はんだから製作されたデバイス−基板間の相互接続１３２を用いてマイクロ電子基板１１０に取り付けられた場合に、はんだが、熱、圧力、及び／又は音波エネルギーのいずれかによってリフローされ、マイクロ電子デバイスのボンドパッド１４６とマイクロ電子デバイスの取付けボンドパッド１２２との間のはんだを固定する。また、マイクロ電子デバイス１４２は、当業者に理解されるように、基板１１０に取り付けられたフリップチップベースの銅ピラーであってもよい。アンダーフィル材料（図示せず）等の電気絶縁性の流動性材料を、マイクロ電子デバイス１４２とマイクロ電子基板１１０との間に配置してもよく、これによって、デバイス−基板間の相互接続１３２を実質的に封止することがさらに理解される。
図３に示されるように、型成形体１５２を含む金型チェイス１５０を、型成形体１５２の第１面１５６から延びる少なくとも１つの突起部１５４を含むように形成することができる。金型チェイスの突起部１５４は、それぞれ、型成形体１５２から延びており且つ接触面１６４で終端するような少なくとも１つの側壁１６２を含む。一実施形態では、金型チェイスの突起部の接触面１６４は、型成形体の第１面１５６に対して実質的に平行である。金型チェイス１５０は、金属及びポリマー材料を含むが、これらに限定されないような任意の実質的に剛性材料で製作される。実施形態では、金型チェイスの突起部の接触面１６４を含み且つこの接触面に近接する金型チェイスの少なくとも１つの突起部１５４の一部１６６が、金型チェイスの突起部１５４の残りの部分とは異なる弾性材料を含んでもよい。この金型チェイスの突起部の弾性部分１６６は、マイクロ電子基板の相互接続ボンドパッド１２４（図２参照）への損傷の危険性がある場合に使用することができ、金型チェイス１５０が、これから説明するように、それら相互接続ボンドパッドと接触するときに、当業者に理解されるように、任意の高さ公差を吸収することができる。金型チェイスの弾力性を有する突起部１６６は、ブチルゴム、エチレンプロピレンゴム、フルオロポリマー・エラストマー、又はこれらの組合せを含むが、これらに限定されないような任意の材料から製作することができ、この材料は、圧縮力を受けたときに、その圧縮力が解放されて、その元の形状に復元する。
図４に示されるように、金型チェイス１５０をマイクロ電子基板１１０に接触させることができ、ここで金型チェイスの突起部の少なくとも１つの接触面１６４は、マイクロ電子基板のそれぞれの相互接続ボンドパッド１２４に接触する。一実施形態では、金型チェイスの複数の突起部１５４は、マイクロ電子基板の複数の相互接続ボンドパッド１２４のそれぞれと鏡像関係の構成であり且つ接触してもよい。
図５に示されるように、成形材料１７２をマイクロ電子基板１１０と金型チェイス１５０との間に配置することができる。一実施形態では、成形材料１７２（例えば、マイクロ電子デバイスの裏面１４８に亘って延びており且つマイクロ電子デバイスの能動面１４４とマイクロ電子基板１１０との間に延びる）によって、マイクロ電子デバイス１４２を実質的に封止することができ、且つ金型チェイスの突起部の少なくとも１つの側壁１６２を実質的に取り囲むことができる。成形材料１７２は、エポキシ樹脂及び充填エポキシ樹脂等の任意の適切な封止材料であってもよい。
図６に示されるように、例えば加熱等することによって、成形材料１７２を、完全に又は部分的に硬化させることができ、金型チェイス１５０（図５参照）を取り外して、成形材料の上面１７８からマイクロ電子基板のそれぞれの相互接続ボンドパッド１２４に延びるような少なくとも１つの相互接続ビア１７４を形成することができる。図７に示されるように、相互接続ビア１７４（図６参照）を導電性材料で充填して、モールド貫通配線１７６を形成することができ、これによって、第１のマイクロ電子パッケージ１８０を形成することができる。モールド貫通配線１７６は、はんだやはんだペーストを含むが、これらに限定されないような任意の適切な導電性材料を含んでもよい。図３を再び参照すると、金型チェイスの突起部１５４には（例えば、型成形体１５２において金型チェイスの突起部の接触面１６４よりも幅広となるように）テーパーが付けられており、それによって、成形材料１７２（図６参照）から金型チェイス１５０（図５参照）を取り外すことが容易になり、且つ当業者に理解されるように、相互接続ビア１７４（図６参照）の充填が効率的になる。
図８に示されるように、第２のマイクロ電子パッケージ又はデバイス１８２を、複数のパッケージ−パッケージ間相互接続１８４を用いて第１のマイクロ電子パッケージ１８０に取り付けて、パッケージオンパッケージ・マイクロ電子デバイス１００を形成することができる。パッケージオンパッケージ相互接続１８４は、第２のマイクロ電子パッケージ１８２のパッケージ取付けボンドパッド１８６と、成形材料の第１面１７８に露出した鏡像関係のモールド貫通配線１７６との間に延びて、それらの間に電気的接続を形成する。マイクロ電子デバイスのボンドパッド１８６は、第２のマイクロ電子パッケージ１８２内の集積回路（図示せず）と電気的に通信できることが理解される。第２のマイクロ電子パッケージ１８２は、マイクロプロセッサ、チップセット、グラフィックデバイス、無線デバイス、メモリデバイス、特定用途向け集積回路デバイス等を含むが、これらに限定されないような任意の適切なマイクロ電子デバイスを含んでもよい。
図９〜図１６には、パッケージオンパッケージ・マイクロ電子デバイス１００を製造する別の実施形態が示されている。図９に示されるように、マイクロ電子基板１１０は、図１に関して説明したように形成することができる。図１０に示されるように、マイクロ電子デバイス１４２は、図２に関して説明したように、マイクロ電子基板１１０に取り付けることができる。図１０にさらに示されるように、マイクロ電子基板の相互接続ボンドパッド１２４は、保護バンプ１９２をさらに含むことができる。保護バンプ１９２は、これから説明するように、金型チェイスとの接触からマイクロ電子基板の相互接続ボンドパッド１２４を保護することができる。保護バンプ１９２は、はんだや導電性充填エポキシを含むが、これらに限定されないような任意の適切な導電性材料から製作してもよい。はんだ材料は、６３％スズ／３７％鉛はんだ等の鉛／スズ合金、ピュアなスズ又はスズ含有量の高い合金（例えば、９０％以上のスズ）等の鉛フリーはんだ、スズ／ビスマス、共晶スズ／銀、三元スズ／銀／銅、共晶スズ／銅、及び同様の合金等を含むが、これらに限定されないような任意の適切な材料を含んでもよい。
図１１に示されるように、金型チェイス１５０は、金型チェイスの弾力性を有する突起部１６６が必要とされないということを除いて、図３に関して説明した方法で形成することができる。保護バンプ１９２は、金型チェイス１５０との接触からマイクロ電子基板の相互接続ボンドパッド１２４（図１０参照）を保護することができ、且つ前述したように、任意の高さ公差を吸収することができる。
図１２に示されるように、金型チェイス１５０は、マイクロ電子基板１１０と接触し、ここで金型チェイスの突起部の少なくとも１つの接触面１６４は、マイクロ電子基板の各相互接続ボンドパッド１２４のそれぞれの保護バンプ１９２に接触する。一実施形態では、金型チェイスの複数の突起部１５４は、マイクロ電子基板の各相互接続ボンドパッド１２４のそれぞれの保護バンプ１９２に対して鏡像関係の構成で且つこれら保護バンプに接触することができる。
図１３に示されるように、成形材料１７２を、マイクロ電子基板１１０と金型チェイス１５０との間に配置することができる。一実施形態では、成形材料１７２（例えば、マイクロ電子デバイスの裏面１４８に亘って延びており且つマイクロ電子デバイスの能動面１４４とマイクロ電子基板１１０との間に延びる）によって、マイクロ電子デバイス１４２を実質的に封止することができ、且つ金型チェイスの突起部の少なくとも１つの側壁１６２を実質的に取り囲むことができる。
図１４に示されるように、成形材料１７２を硬化させる又は部分的に硬化させることができ、金型チェイス１５０（図１３参照）を取り外して、相互接続ビア１７４を形成することができる。図１５に示されるように、相互接続ビア１７４（図１４参照）を導電性材料で充填して、モールド貫通配線１７６を形成することができ、こうして第１のマイクロ電子パッケージ１８０を形成することができる。図１６に示されるように、第２のマイクロ電子パッケージ又はデバイス１８２を複数のパッケージ−パッケージ間相互接続１８４を用いて第１のマイクロ電子パッケージ１８０に取り付けて、図８に関して説明したように、パッケージオンパッケージ・マイクロ電子デバイス１００を形成することができる。
図１７には、図３の線１７-１７に沿った断面図が示されている。確認されるように、金型チェイスの突起部１５４は、断面が実質的に円形であってもよく、ここでその断面は、型成形体の第１面１５６に対して実質的に平面である。これは、公知の穴開け技術を使用して実現されるのと同様の断面図である。しかしながら、当業者に理解されるように、図１７及び図１８に示されるように、成形材料１７２（図５参照）は、単一の方向（矢印１９６）に流れる。こうして、図１７の円形断面は、成形材料の流れ１９６について効率的な形状ではないことがある。従って、図１９に示される楕円形の断面等のより効率的な断面形状を使用して（ここでは幅Ｗが高さＨよりも長く、且つ幅Ｗは成形材料の流れ１９６に対して実質的に平行である）、成形材料１７２（図５参照）の効率的な流れ１９６及び／又は金型チェイスの高密度の突起部１５４をサポートすることができる。楕円形の断面形状は、単なる例示であり、低いインピーダンスの断面形状及び／又は高密度の形状を利用できることが、理解される。
図２０は、本明細書の実施形態によるマイクロ電子デバイスを製造するプロセス２００のフローチャートである。ブロック２０２に示されるように、マイクロ電子基板は、その能動面に及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有するように形成することができる。ブロック２０４に示されるように、マイクロ電子デバイスを、マイクロ電子デバイスの複数の取付けボンドパッドに取り付けることができる。ブロック２０６に示されるように、金型チェイスを、型成形体及びこの型成形体から延びる少なくとも１つの突起部を有するように形成することができ、ここで少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む。ブロック２０８に示されるように、金型チェイスの突起部の少なくとも１つの接触面は、マイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させることができる。ブロック２１０に示されるように、成形材料を、マイクロ電子基板と金型チェイスとの間に配置することができる。ブロック２１２に示されるように、金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びるような少なくとも１つの相互接続ビアを形成することができる。
図２１には、本明細書の一実施形態に従ったコンピュータ装置３００が示されている。コンピュータ装置３００は、基板３０２を収容する。基板３０２は、プロセッサ３０４及び少なくとも１つの通信チップ３０６Ａ，３０６Ｂを含むが、これらに限定されないような複数のコンポーネントを含むことができる。プロセッサ３０４は、基板３０２に物理的に及び電気的に結合される。いくつかの実施態様では、少なくとも１つの通信チップ３０６Ａ，３０６Ｂも、基板３０２に物理的に及び電気的に結合される。さらなる実施態様では、通信チップ３０６Ａ，３０６Ｂは、プロセッサ３０４の一部である。
その用途に応じて、コンピュータ装置３００は、基板３０２に物理的且つ電気的に結合される又は結合されないような他のコンポーネントを含んでもよい。これらの他のコンポーネントは、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーン・ディスプレイ、タッチスクリーン・コントローラ、バッテリ、オーディオコーデック、ビデオコーデック、出力増幅器、全地球測位システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、及び（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多用途ディスク（ＤＶＤ）等の）大容量記憶装置を含むが、これらに限定されるものではない。
通信チップ３０６Ａ，３０６Ｂによって、コンピュータ装置３００との間でデータを転送するための無線通信が可能になる。「無線」及びその派生語についての用語は、非固体媒体を介して変調された電磁放射を用いてデータを通信するような、回路、デバイス、システム、方法、技術、通信チャネル等を説明するために使用される。この用語は、いくつかの実施形態では関連するデバイスが（有線）ワイヤを含まないかもしれないが、これら関連するデバイスが、任意のワイヤが含まないことを意味するものではない。通信チップ３０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２.１１関連規格）、ＷｉＭＡＸ（ＩＥＥＥ８０２.１６関連規格）、ＩＥＥＥ８０２.２０、ロングタームエボリューション（ＬＴＥ）、ＥＶ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）、及びそれらの派生規格を含むが、これらに限定されないような無線規格又はプロトコルだけでなく、３Ｇ、４Ｇ、５Ｇ及びこれを超えるように指定される任意の他の無線プロトコルのうちのいずれかを実装することができる。コンピュータ装置３００は、複数の通信チップ３０６Ａ，３０６Ｂを含んでもよい。例えば、第１の通信チップ３０６Ａは、Ｗｉ−Ｆｉ及びブルートゥース（登録商標）等の短距離無線通信専用であってもよく、第２の通信チップ３０６Ｂは、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、ＥＶ−ＤＯ、及び他の規格等の長距離無線通信専用であってもよい。
コンピュータ装置３００のプロセッサ３０４は、上述した方法で製作したパッケージオンパッケージ・マイクロ電子デバイスを含むことができる。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、この電子データをレジスタ及び／又はメモリに格納されるような他の電子データに変換するような任意の装置又は装置の一部を指し得る。また、通信チップ３０６Ａ，３０６Ｂは、上述した方法で作製したパッケージオンパッケージ・マイクロ電子デバイスを含んでもよい。
様々な実施態様では、コンピュータ装置３００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御装置、デジタルカメラ、携帯音楽プレーヤ、デジタルビデオレコーダであってもよい。更なる実施態様では、コンピュータ装置３００は、データを処理する他の電子デバイスであってもよい。
なお、本明細書の主題は、必ずしも図１〜図２１に示された特定の用途に限定されるものではないことが理解される。当業者に理解されるように、本主題は、他のマイクロ電子デバイス及び組立用途に適用することができる。
以下の実施形態は、更なる実施形態に関係する。ここで実施例１は、マイクロ電子デバイスを製造する方法であって、当該製造方法は：マイクロ電子基板を形成するステップであって、マイクロ電子基板は、その能動面に及び／又は能動面上に形成された、マイクロ電子デバイスの複数の取付けボンディングパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；型成形体及びこの型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；マイクロ電子基板と金型チェイスとの間に成形材料を配置するステップと；金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びるような少なくとも１つの相互接続ビアを形成するステップと；を含む。
実施例２では、実施例１の主題は、随意に、少なくとも１つの相互接続ビアを導電性材料で充填して、モールド貫通配線を形成するステップを含むことができる。
実施例３では、実施例１又は２の主題は、随意に、金型チェイスを取り外すステップの前に、成形材料を硬化させるステップ含むことができる。
実施例４では、実施例１〜３のいずれかの主題は、随意に、マイクロ電子基板と金型チェイスとの間に成形材料を配置して、マイクロ電子デバイスを実質的に封止し、相互接続突起部の少なくとも１つの側壁を取り囲むステップを含むことができる。
実施例５では、実施例１〜４のいずれかの主題は、随意に、金型チェイスの突起部の弾性材料から形成された接触面を含み且つこの接触面に近接した金型チェイスの少なくとも１つの突起部の一部を形成するステップを含むことができる。
実施例６では、実施例１〜５のいずれかの主題は、随意に、能動面を有するマイクロ電子基板を形成するステップを含み、マイクロ電子基板は、マイクロ電子基板の能動面に／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含むことができる。
実施例７では、実施例６の主題は、随意に、マイクロ電子基板を形成するステップが、はんだ材料から保護バンプを形成するステップを含むことができる。
実施例８では、実施例６又は７の主題は、随意に、金型チェイスの突起部の接触面をマイクロ電子基板の相互接続ボンドパッドに接触させるステップが、金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含むことができる。
実施例９では、実施例１〜８のいずれかの主題は、随意に、金型チェイスの少なくとも１つの突起部が、高さよりも大きな幅を有する断面形状を有することができる。
以下の実施例は、更なる実施形態に関係する。ここで実施例１０は、パッケージオンパッケージ・マイクロ電子デバイスを製造する方法であって、当該方法は：
第１のパッケージを形成するステップであって、第１のパッケージを形成するステップは：
マイクロ電子基板を形成するステップであって、マイクロ電子基板は、その能動面に及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；
マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；
型成形体及びこの型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；
金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；
マイクロ電子基板と金型チェイスとの間に成形材料を配置するステップと；
金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びる少なくとも１つの相互接続ビアを形成するステップと；
少なくとも１つの相互接続ビアを導電性材料で充填して、少なくとも１つのモールド貫通配線を形成するステップと；を含む、第１のパッケージを形成するステップと；
第１のパッケージに第２のパッケージを取り付けるステップと；を含み、
電気的接続部が、第２のパッケージから第１のパッケージの少なくとも１つのモールド貫通配線に形成される。
実施例１１では、実施例１０の主題は、随意に、金型チェイスを取り外すステップの前に、成形材料を硬化させるステップを含むことができる。
実施例１２では、実施例１０又は１１の主題は、随意に、マイクロ電子基板と金型チェイスとの間に成形材料を配置して、マイクロ電子デバイスを実質的に封止し、相互接続突起部の少なくとも１つの側壁を取り囲むステップを含むことができる。
実施例１３では、実施例１０〜１２のいずれかの主題は、随意に、金型チェイスの突起部の弾性材料から形成された接触面を含み且つこの接触面に近接した金型チェイスの少なくとも１つの突起部の一部を形成するステップを含むことができる。
実施例１４では、実施例１０〜１３のいずれかの主題は、随意に、マイクロ電子基板を形成するステップが、能動面を有するマイクロ電子基板を形成するステップを含み、マイクロ電子基板は、マイクロ電子基板の能動面に及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含むことができる。
実施例１５では、実施例１４の主題は、随意に、はんだ材料から保護バンプを形成するステップを含むことができる。
実施例１６では、実施例１０〜１５のいずれかの主題は、随意に、金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップが、金型チェイスの突起部の接触面をマイクロ電子基板の相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含むことができる。
実施例１７では、実施例１０〜１６のいずれかの主題は、随意に、金型チェイスの少なくとも１つの突起部が、高さよりも大きい幅を有する断面形状を有することができる。
以下の実施例は、更なる実施形態に関係する。実施例１８は、電子システムを製造する方法であり、当該製造方法は：
基板を形成するステップと；
基板上にパッケージオンパッケージ・マイクロ電子デバイスを取り付けるステップと；を含み、
パッケージオンパッケージ・マイクロ電子デバイスは：
第１のパッケージを形成するステップであって、第１のパッケージを形成するステップは：
マイクロ電子基板を形成するステップであって、マイクロ電子基板は、その能動面に及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；
マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；
型成形体及び型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；
金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；
マイクロ電子基板と金型チェイスとの間に成形材料を配置するステップと；
金型チェイスを取り外して、成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びる少なくとも１つの相互接続ビアを形成するステップと；
少なくとも１つの相互接続ビアを導電性材料で充填して、少なくとも１つのモールド貫通配線を形成するステップと；を含む、第１のパッケージを形成するステップと；
第１のパッケージに第２のパッケージを取り付けるステップと；によって形成され、
電気的接続部は、第２のパッケージから第１のパッケージの少なくとも１つのモールド貫通配線に形成される。
実施例１９では、実施例１８の主題は、随意に、金型チェイスを取り外すステップの前に、成形材料を硬化させるステップ含むことができる。
実施例２０では、実施例１８又は１９の主題は、随意に、成形材料を配置するステップが、マイクロ電子基板と金型チェイスとの間に成形材料を配置して、マイクロ電子デバイスを実質的に封止し、相互接続突起部の少なくとも１つの側壁を取り囲むステップを含むことができる。
実施例２１では、実施例１８〜２０のいずれかの主題は、随意に、金型チェイスの突起部の弾性材料から形成された接触面を含み且つこの接触面に近接した金型チェイスの少なくとも１つの突起部の一部を形成するステップを含むことができる。
実施例２２では、実施例１８〜２１のいずれかの主題は、随意に、マイクロ電子基板を形成するステップが、能動面を有するマイクロ電子基板を形成するステップを含み、マイクロ電子基板は、マイクロ電子基板の能動面の及び／又はこの能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含むことができる。
実施例２３では、実施例２２の主題は、随意に、はんだ材料から保護バンプを形成するステップを含むことができる。
実施例２４では、実施例２２又は２３の主題は、随意に、金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップが、金型チェイスの突起部の接触面をマイクロ電子基板の相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含むことができる。
実施例２５では、実施例１８〜２４のいずれかの主題は、随意に、金型チェイスの少なくとも１つの突起部が、高さよりも大きな幅を有する断面形状を有することができ、幅は、成形材料の流れの方向に向き合せされる。
こうして、本明細書の実施形態について詳細に説明してきたが、添付の特許請求の範囲によって規定される本発明の説明は、上述した詳細な説明に記載された特定の詳細によって限定されるものではなく、その多くの明らかな変形形態が、その特許請求の範囲の精神又は範囲から逸脱することなく可能であることが理解される。

Claims (25)

  1. マイクロ電子デバイスの製造方法であって、当該製造方法は：
    マイクロ電子基板を形成するステップであって、該マイクロ電子基板は、その能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；
    前記マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；
    型成形体及び該型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、前記少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；
    前記金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；
    前記マイクロ電子基板と前記金型チェイスとの間に成形材料を配置するステップと；
    前記金型チェイスを取り外して、前記成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びるような少なくとも１つの相互接続ビアを形成するステップと；を含む、
    製造方法。
  2. 前記少なくとも１つの相互接続ビアを導電性材料で充填して、モールド貫通配線を形成するステップをさらに含む、
    請求項１に記載の製造方法。
  3. 前記金型チェイスを取り外すステップの前に、前記成形材料を硬化させるステップをさらに含む、
    請求項１に記載の製造方法。
  4. 前記成形材料を配置するステップは、前記マイクロ電子基板と前記金型チェイスとの間に前記成形材料を配置して、前記マイクロ電子デバイスを実質的に封止し、相互接続突起部の前記少なくとも１つの側壁を取り囲むステップを含む、
    請求項１に記載の製造方法。
  5. 前記金型チェイスを形成するステップは、前記金型チェイスの突起部の弾性材料から形成された接触面を含み且つ該接触面に近接した前記金型チェイスの少なくとも１つの突起部の一部を形成するステップを含む、
    請求項１に記載の製造方法。
  6. 前記マイクロ電子基板を形成するステップは、能動面を有するマイクロ電子基板を形成するステップを含み、該マイクロ電子基板は、前記マイクロ電子基板の能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含む、
    請求項１に記載の製造方法。
  7. 前記マイクロ電子基板を形成するステップは、はんだ材料から前記保護バンプを形成するステップを含む、
    請求項６に記載の製造方法。
  8. 前記金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップは、前記金型チェイスの突起部の接触面を前記マイクロ電子基板の相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含む、
    請求項６又は７に記載の製造方法。
  9. 前記金型チェイスの少なくとも１つの突起部は、高さよりも大きな幅を有する断面形状を有する、
    請求項１に記載の製造方法。
  10. パッケージオンパッケージ・マイクロ電子デバイスの製造方法であって、当該製造方法は：
    第１のパッケージを形成するステップであって、第１のパッケージを形成するステップは：
    マイクロ電子基板を形成するステップであって、該マイクロ電子基板は、その能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；
    前記マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；
    型成形体及び該型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、前記少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；
    前記金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；
    前記マイクロ電子基板と前記金型チェイスとの間に成形材料を配置するステップと；
    前記金型チェイスを取り外して、前記成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びる少なくとも１つの相互接続ビアを形成するステップと；
    該少なくとも１つの相互接続ビアを導電性材料で充填して、少なくとも１つのモールド貫通配線を形成するステップと；を含む、第１のパッケージを形成するステップと；
    第１のパッケージに第２のパッケージを取り付けるステップと；を含み、
    電気的接続部が、第２のパッケージから第１のパッケージの前記少なくとも１つのモールド貫通配線に形成される、
    製造方法。
  11. 前記金型チェイスを取り外すステップの前に、前記成形材料を硬化させるステップをさらに含む、
    請求項１０に記載の製造方法。
  12. 前記成形材料を配置するステップは、前記マイクロ電子基板と前記金型チェイスとの間に前記成形材料を配置して、前記マイクロ電子デバイスを実質的に封止し、相互接続突起部の前記少なくとも１つの側壁を取り囲むステップを含む、
    請求項１０に記載の製造方法。
  13. 前記金型チェイスを形成するステップは、前記金型チェイスの突起部の弾性材料から形成された接触面を含み且つ該接触面に近接した前記金型チェイスの少なくとも１つの突起部の一部を形成するステップを含む、
    請求項１０に記載の製造方法。
  14. 前記マイクロ電子基板を形成するステップは、能動面を有するマイクロ電子基板を形成するステップを含み、該マイクロ電子基板は、前記マイクロ電子基板の能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含む、
    請求項１０に記載の製造方法。
  15. 前記マイクロ電子基板を形成するステップは、はんだ材料から前記保護バンプを形成するステップを含む、
    請求項１４に記載の製造方法。
  16. 前記金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップは、前記金型チェイスの突起部の接触面を前記マイクロ電子基板の相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含む、
    請求項１４又は１５に記載の製造方法。
  17. 前記金型チェイスの少なくとも１つの突起部は、高さよりも大きな幅を有する断面形状を有する、
    請求項１０に記載の製造方法。
  18. 電子システムの製造方法であって、当該製造方法は：
    基板を形成するステップと；
    前記基板上にパッケージオンパッケージ・マイクロ電子デバイスを取り付けるステップと；を含み、
    前記パッケージオンパッケージ・マイクロ電子デバイスは：
    第１のパッケージを形成するステップであって、第１のパッケージを形成するステップは：
    マイクロ電子基板を形成するステップであって、該マイクロ電子基板は、その能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び少なくとも１つの相互接続ボンドパッドを有する、形成するステップと；
    前記マイクロ電子デバイスの複数の取付けボンドパッドにマイクロ電子デバイスを取り付けるステップと；
    型成形体及び該型成形体から延びる少なくとも１つの突起部を有する金型チェイスを形成するステップであって、前記少なくとも１つの突起部は、少なくとも１つの側壁及び接触面を含む、形成するステップと；
    前記金型チェイスの突起部の少なくとも１つの接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップと；
    前記マイクロ電子基板と前記金型チェイスとの間に成形材料を配置するステップと；
    前記金型チェイスを取り外して、前記成形材料の上面からマイクロ電子基板のそれぞれの相互接続ボンドパッドに延びる少なくとも１つの相互接続ビアを形成するステップと；
    前記少なくとも１つの相互接続ビアを導電性材料で充填して、少なくとも１つのモールド貫通配線を形成するステップと；を含む、第１のパッケージを形成するステップと；
    第１のパッケージに第２のパッケージを取り付けるステップと；によって形成され、
    電気的接続部は、第２のパッケージから第１のパッケージの前記少なくとも１つのモールド貫通配線に形成される、
    製造方法。
  19. 前記金型チェイスを取り外すステップの前に、前記成形材料を硬化させるステップをさらに含む、
    請求項１８に記載の製造方法。
  20. 前記成形材料を配置するステップは、前記マイクロ電子基板と前記金型チェイスとの間に前記成形材料を配置して、前記マイクロ電子デバイスを実質的に封止し、相互接続突起部の前記少なくとも１つの側壁を取り囲むステップを含む、
    請求項１８に記載の製造方法。
  21. 前記金型チェイスを形成するステップは、前記金型チェイスの突起部の弾性材料から形成された接触面を含み且つ該接触面に近接した前記金型チェイスの少なくとも１つの突起部の一部を形成するステップを含む、
    請求項１８に記載の製造方法。
  22. 前記マイクロ電子基板を形成するステップは、能動面を有するマイクロ電子基板を形成するステップを含み、該マイクロ電子基板は、前記マイクロ電子基板の能動面に及び／又は該能動面上に形成された、マイクロ電子デバイスの複数の取付けボンドパッド及び保護バンプを有する少なくとも１つの相互接続ボンドパッドを含む、
    請求項１８に記載の製造方法。
  23. 前記マイクロ電子基板を形成するステップは、はんだ材料から前記保護バンプを形成するステップを含む、
    請求項２２に記載の製造方法。
  24. 前記金型チェイスの突起部の接触面をマイクロ電子基板のそれぞれの相互接続ボンドパッドに接触させるステップは、前記金型チェイスの突起部の接触面を前記マイクロ電子基板の相互接続ボンドパッドのそれぞれの保護バンプに接触させるステップを含む、
    請求項２２又は２３に記載の製造方法。
  25. 前記金型チェイスの少なくとも１つの突起部は、高さよりも大きな幅を有する断面形状を有する、
    請求項１８に記載の製造方法。
JP2016549013A 2014-09-15 2014-09-15 高密度モールド貫通配線を形成するための方法 Active JP6273028B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/055612 WO2016043697A1 (en) 2014-09-15 2014-09-15 Methods to form high density through-mold interconnections

Publications (2)

Publication Number Publication Date
JP2016533650A true JP2016533650A (ja) 2016-10-27
JP6273028B2 JP6273028B2 (ja) 2018-01-31

Family

ID=55533588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016549013A Active JP6273028B2 (ja) 2014-09-15 2014-09-15 高密度モールド貫通配線を形成するための方法

Country Status (7)

Country Link
US (1) US9741692B2 (ja)
EP (1) EP3195357A4 (ja)
JP (1) JP6273028B2 (ja)
KR (1) KR102092448B1 (ja)
CN (1) CN105612615A (ja)
TW (1) TWI590346B (ja)
WO (1) WO2016043697A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311668A (ja) * 2003-04-07 2004-11-04 Hitachi Cable Ltd 半導体装置及び電子装置、ならびに封止用金型
US20080284066A1 (en) * 2007-05-16 2008-11-20 Heap Hoe Kuan Integrated circuit package system employing resilient member mold system technology
US20090057918A1 (en) * 2007-08-31 2009-03-05 Samsung Electronics Co., Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
WO2011064971A1 (ja) * 2009-11-27 2011-06-03 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ
US20130119549A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mold Chase Design for Package-on-Package Applications

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JP2006073586A (ja) 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
JP2011031668A (ja) 2009-07-30 2011-02-17 Toyota Motor Corp 移動体とその制御プログラム
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8683418B2 (en) * 2012-06-18 2014-03-25 International Business Machines Corporation Adaptive workload based optimizations to mitigate current delivery limitations in integrated circuits
US9165876B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9721852B2 (en) * 2014-01-21 2017-08-01 International Business Machines Corporation Semiconductor TSV device package to which other semiconductor device package can be later attached
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
KR102172632B1 (ko) * 2015-06-30 2020-11-03 삼성전기주식회사 반도체 패키지 모듈 제조장치 및 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311668A (ja) * 2003-04-07 2004-11-04 Hitachi Cable Ltd 半導体装置及び電子装置、ならびに封止用金型
US20080284066A1 (en) * 2007-05-16 2008-11-20 Heap Hoe Kuan Integrated circuit package system employing resilient member mold system technology
US20090057918A1 (en) * 2007-08-31 2009-03-05 Samsung Electronics Co., Ltd Stack-type semiconductor package, method of forming the same and electronic system including the same
US20110117700A1 (en) * 2009-11-18 2011-05-19 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
WO2011064971A1 (ja) * 2009-11-27 2011-06-03 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ
US20130119549A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mold Chase Design for Package-on-Package Applications

Also Published As

Publication number Publication date
TWI590346B (zh) 2017-07-01
EP3195357A4 (en) 2018-05-23
WO2016043697A1 (en) 2016-03-24
TW201622023A (zh) 2016-06-16
KR20170033349A (ko) 2017-03-24
KR102092448B1 (ko) 2020-03-23
CN105612615A (zh) 2016-05-25
JP6273028B2 (ja) 2018-01-31
US20160268231A1 (en) 2016-09-15
US9741692B2 (en) 2017-08-22
EP3195357A1 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
JP6273028B2 (ja) 高密度モールド貫通配線を形成するための方法
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
US10211182B2 (en) Package-on-package stacked microelectronic structures
US11075166B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
US9685388B2 (en) Picture frame stiffeners for microelectronic packages
US10231338B2 (en) Methods of forming trenches in packages structures and structures formed thereby
US10872881B2 (en) Microelectronic packages with high integration microelectronic dice stack
US10720407B2 (en) Microelectronic interposer for a microelectronic package
US20190104610A1 (en) Substrate architecture for solder joint reliabilty in microelectronic package structures and methods of forming the same
WO2019059913A1 (en) INTERPOSER FOR ELECTRICALLY CONNECTING STACKED INTEGRATED CIRCUIT DEVICE HOUSINGS

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180104

R150 Certificate of patent or registration of utility model

Ref document number: 6273028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250