KR102092448B1 - 고밀도 쓰루-몰드 상호접속부를 형성하는 방법 - Google Patents

고밀도 쓰루-몰드 상호접속부를 형성하는 방법 Download PDF

Info

Publication number
KR102092448B1
KR102092448B1 KR1020177003957A KR20177003957A KR102092448B1 KR 102092448 B1 KR102092448 B1 KR 102092448B1 KR 1020177003957 A KR1020177003957 A KR 1020177003957A KR 20177003957 A KR20177003957 A KR 20177003957A KR 102092448 B1 KR102092448 B1 KR 102092448B1
Authority
KR
South Korea
Prior art keywords
mold
protrusion
microelectronic
microelectronic substrate
package
Prior art date
Application number
KR1020177003957A
Other languages
English (en)
Other versions
KR20170033349A (ko
Inventor
옴카르 지 카라드
니틴 에이 데쉬팬드
에드빈 체테젠
에릭 제이 리
데벤드라 말리크
바삼 엠 지아데
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170033349A publication Critical patent/KR20170033349A/ko
Application granted granted Critical
Publication of KR102092448B1 publication Critical patent/KR102092448B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

마이크로전자 디바이스를 제조하는 방법은, 활성 표면 상에 그리고/또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖는 마이크로전자 기판을 형성하는 단계; 마이크로전자 디바이스를 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계; 몰드 본체 및 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함함 - 를 갖는 몰드 체이스를 형성하는 단계; 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계; 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계; 및 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 몰드 체이스를 제거하는 단계를 포함한다.

Description

고밀도 쓰루-몰드 상호접속부를 형성하는 방법{METHODS TO FORM HIGH DENSITY THROUGH-MOLD INTERCONNECTIONS}
본 발명의 실시예는 일반적으로 마이크로전자 패키지 제조의 분야에 관한 것으로, 더 구체적으로는, 패키지-온-패키지 마이크로전자 디바이스를 위한 고밀도 상호접속부를 형성하는 것에 관한 것이다.
마이크로전자 산업은 휴대용 컴퓨터, 전자 태블릿, 셀룰러폰, 디지털 카메라 등과 같은 컴퓨터 서버 제품 및 휴대용 제품을 포함하지만 이로 국한되지 않는 다양한 전자 제품에서 사용하기 위한 항시 더 빠르고 더 작은 마이크로전자 패키지를 생성하기 위해 지속적으로 노력하고 있다. 이러한 목적을 달성하기 위한 한 가지 방법이 적층형 패키지의 제조이다. 패키지-온-패키지(Package-on-Package, PoP) 적층화로 지칭되는 한 가지 타입의 패키지 적층화는 작은 측방향 치수, 낮은 패키지 높이, 및 패키지-온-패키지 적층형 구조물 내에서의 마이크로전자 디바이스들 사이의 높은 대역폭을 필요로 하는 이동성 및 무선 애플리케이션을 위한 중요한 솔루션이 되고 있다. 따라서, 그러한 마이크로전자 디바이스에 대한 제조 효율을 개선하고자 하는 노력이 진행 중이다.
본 발명의 요지는 명세서의 결론 부분에서 특별히 지적되고 명백히 청구된다. 본 발명의 전술된 특징 및 다른 특징은 첨부 도면과 함께 취해질 때 하기의 설명 및 첨부된 청구범위로부터 더 완전히 명백해질 것이다. 첨부 도면은 본 발명에 따른 수 개의 실시예만을 묘사하고, 그에 따라, 그의 범주를 제한하는 것으로 간주되어서는 안 된다는 것이 이해된다. 본 발명은 첨부 도면의 사용을 통해 추가적인 특이성 및 세부사항과 함께 기술되어, 본 발명의 이점이 더 용이하게 확인될 수 있게 할 것이다.
도 1 내지 도 8은, 본 발명의 일 실시예에 따른, 패키지-온-패키지 마이크로전자 디바이스를 제조하는 공정의 측단면도이다.
도 9 내지 도 16은, 본 발명의 다른 실시예에 따른, 패키지-온-패키지 마이크로전자 디바이스를 제조하는 공정의 측단면도이다.
도 17은 본 발명의 일 실시예에 따른 도 3의 라인(17-17)을 따르는 단면도이다.
도 18은 본 발명의 일 실시예에 따른 몰드 체이스의 측단면도이다.
도 19는 본 발명의 일 실시예에 따른 도 18의 라인(19-19)을 따르는 단면도이다.
도 20은, 본 발명의 일 실시예에 따른, 패키지-온-패키지 마이크로전자 디바이스를 제조하는 공정의 흐름도이다.
도 21은 본 발명의 일 구현예에 따른 컴퓨팅 디바이스를 예시한다.
하기의 상세한 설명에서는, 청구되는 요지가 실시될 수도 있는 특정 실시예를 예시로서 도시하고 있는 첨부 도면을 참조한다. 이들 실시예는 당업자가 요지를 실시할 수 있도록 충분히 상세히 기술된다. 다양한 실시예들은, 상이할지라도, 반드시 상호 배타적인 것은 아니라는 것이 이해될 것이다. 예를 들어, 일 실시예와 관련하여, 본 명세서에 기술되는 특정한 특징, 구조 또는 특성은 청구되는 요지의 사상 및 범주로부터 벗어나지 않으면서 다른 실시예 내에서 구현될 수도 있다. 본 명세서 내에서 "일 실시예" 또는 "실시예"라는 언급은 그 실시예와 관련하여 기술되는 특정한 특징, 구조, 또는 특성이 본 발명 내에 포함되는 적어도 하나의 구현예에 포함된다는 것을 의미한다. 따라서, "일 실시예" 또는 "실시예에서"라는 구문의 사용이 반드시 동일한 실시예를 언급하는 것은 아니다. 게다가, 각각의 개시된 실시예 내의 개별 요소의 위치 또는 배열은 청구되는 요지의 사상 및 범주로부터 벗어나지 않으면서 변형될 수도 있다는 것이 이해될 것이다. 따라서, 하기의 상세한 설명은 제한적인 관점으로 취해져서는 안 되며, 요지의 범주는 첨부된 청구범위가 자격을 부여하는 전체 범위의 등가물과 함께 적절히 해석되는 첨부된 청구범위에 의해서만 규정된다. 도면에서, 유사한 도면 부호는 다수의 도면 전체에 걸쳐서 동일하거나 유사한 요소 또는 기능성을 나타내고, 도면에 도시된 그 요소가 반드시 서로 실제 축척대로 도시되는 것은 아니며, 오히려 개별 요소는 본 명세서의 문맥에서 요소를 더 용이하게 이해하기 위해 확대 또는 축소될 수도 있다.
본 명세서에 사용되는 바와 같은 "~ 위", "~에", "~ 사이" 및 "~ 상"이라는 용어는 다른 층에 대한 하나의 층의 상대적 위치를 나타낼 수도 있다. 다른 층 "위" 또는 "상"의 또는 다른 층"에" 접합된 하나의 층은 그 다른 층과 직접 접촉할 수도 있고 또는 하나 이상의 개재 층을 가질 수도 있다. 층들 "사이"의 하나의 층은 그 층들과 직접 접촉할 수 있고 또는 하나 이상의 개재층을 가질 수도 있다.
본 발명의 실시예는, 마이크로전자 디바이스를 제조하는 방법으로서, 활성 표면 상에 그리고/또는 그 내부에 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드가 형성되는 마이크로전자 기판을 형성하는 단계, 마이크로전자 디바이스를 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계, 몰드 본체 및 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함함 - 를 형성하는 단계, 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계, 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계, 및 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 몰드 체이스를 제거하는 단계를 포함하는 방법이다. 본 발명의 실시예는 레이저 드릴링과 같은, 상호접속 비아를 형성하기 위한 공지된 드릴링 기법보다 유리할 수도 있는데, 이는 그러한 기법이 고가이고 드릴링으로 인한 잔여물의 제거에 세척이 필수적이기 때문이다.
도 1 내지 도 8은 패키지-온-패키지 마이크로전자 디바이스(100)를 제조하는 일 실시예를 예시한다. 도 1에 도시된 바와 같이, 마이크로전자 기판(110)이 형성될 수도 있다. 마이크로전자 기판(110)은 제1 표면(112)을 갖는, 인터포저(interposer) 등과 같은 임의의 적절한 기판일 수도 있다. 마이크로전자 기판(110)은 마이크로전자 기판 제1 표면(112) 상에 또는 그 내부에 형성되는 적어도 하나의 마이크로전자 디바이스 부착 접합 패드(122) 및 적어도 하나의 상호접속 접합 패드(124)를 포함한 복수의 접합 패드를 가질 수도 있다. 마이크로전자 기판(110)은 관통해서 형성된 복수의 전도성 루트(116)를 포함하는 복수의 유전체 층(예시되지 않음)을 포함할 수도 있는데, 여기서 전도성 루트(116)는 적절한 접합 패드들, 예컨대 마이크로전자 디바이스 부착 접합 패드(122)와 마이크로전자 기판 상호접속 접합 패드(124) 및/또는 외부 디바이스(도시되지 않음) 사이에 접속부를 형성할 수도 있다.
마이크로전자 기판(110)은 액정 폴리머, 에폭시 수지, 비스말레이미드 트리아진 수지, FR4, 폴리이미드 재료 등을 포함하지만 이로 국한되지 않는 임의의 적합한 유전체 재료를 포함할 수도 있다. 전도성 루트(116)는 구리, 은, 금, 니켈, 및 이들의 합금을 포함하지만 이로 국한되지 않는 임의의 적합한 전도성 재료로 형성될 수도 있다. 마이크로전자 기판(110)은 임의의 수의 유전체 층으로 형성될 수도 있고, 경성 코어(도시되지 않음)를 포함할 수도 있으며, 내부에 형성되는 능동 및/또는 수동 마이크로전자 디바이스(도시되지 않음)를 포함할 수도 있다는 것이 이해된다. 전도성 루트(116)는 마이크로전자 기판(110) 내에 그리고/또는 추가적인 외부 컴포넌트(도시되지 않음)와 함께 임의의 원하는 전기적 루트를 형성할 수 있다는 것이 추가로 이해된다. 또한, 솔더 레지스트 층(도시되지 않음)은, 당업자에게 이해되는 바와 같이, 마이크로전자 기판 제1 표면(112) 상에서 활용될 수 있다는 것이 이해된다. 마이크로전자 기판(110)을 형성하는 데 이용되는 공정은 당업자에게 주지되어 있으며, 간결성 및 간명성을 위해 본 명세서에는 기술되거나 예시되지 않을 것이다.
도 2에 도시된 바와 같이, 활성 표면(144) 및 반대편의 배면(148)을 갖는 마이크로전자 디바이스(142)는, 일반적으로 플립칩 또는 컨트롤드 컬랩스 칩 커넥션(controlled collpase chip connection)("C4") 구성으로 알려져 있는 구성에서, 복수의 디바이스-대-기판 상호접속부(132)를 사용하여 대응하는 마이크로전자 디바이스 부착 접합 패드(122)에 부착될 수도 있다. 디바이스-대-기판 상호접속부(132)는 마이크로전자 디바이스 부착 접합 패드(122)와 마이크로전자 디바이스 활성 표면(144) 상의 미러-이미지 접합 패드(146) 사이에 연장되어 그들 사이에 전기 접속을 형성할 수도 있다. 마이크로전자 디바이스 접합 패드(146)는 마이크로전자 디바이스(142) 내의 집적 회로(도시되지 않음)와 전기적으로 통신할 수도 있다는 것이 이해된다. 마이크로전자 디바이스(142)는 마이크로프로세서, 칩셋, 그래픽 디바이스, 무선 디바이스, 메모리 디바이스, ASIC 디바이스 등을 포함하지만 이로 국한되지 않는 임의의 적합한 마이크로전자 디바이스일 수도 있다.
디바이스-대-기판 상호접속부(132)는 솔더 및 전도성 충전 에폭시를 포함하지만 이로 국한되지 않는 임의의 적합한 재료로 제조될 수도 있다. 솔더 재료는 63% 주석/37% 납 솔더와 같은 납/주석 합금, 또는 무연 솔더, 예컨대 순수한 주석, 또는 주석/비스무트, 공융 주석(eutectic tin)/은, 3성분 주석(ternary tin)/은/구리, 공융 주석/구리와 같은 주석 함량이 높은 합금(예컨대, 90% 이상의 주석), 및 유사한 합금을 포함하지만 이로 국한되지 않는 임의의 적합한 재료를 포함할 수도 있다. 마이크로전자 디바이스(142)가 솔더로 제조된 디바이스-대-기판 상호접속부(132)를 사용하여 마이크로전자 기판(110)에 부착될 때, 솔더는 마이크로전자 디바이스 접합 패드(146)와 마이크로전자 디바이스 부착 접합 패드(122) 사이에 솔더를 고정하도록 열, 압력, 및/또는 음파 에너지 중 어느 하나에 의해 리플로우(reflow)된다. 또한, 마이크로전자 디바이스(142)는, 당업자에게 이해되는 바와 같이, 기판(110)에 부착되는 구리 기둥 기반 플립칩 컴포넌트(copper pillar based flip chip component)일 수도 있다. 언더필 재료(도시되지 않음)와 같은 전기 절연성 유동가능 재료가 마이크로전자 디바이스(142)와 마이크로전자 기판(110) 사이에 배치될 수도 있어서, 디바이스-대-기판 상호접속부(132)를 실질적으로 캡슐화한다는 것이 추가로 이해된다.
도 3에 도시된 바와 같이, 몰드 본체(152)를 갖는 몰드 체이스(mold chase)(150)가 형성될 수도 있는데, 몰드 본체(152)의 제1 표면(156)으로부터 적어도 하나의 돌출부(154)가 연장된다. 몰드 체이스 돌출부(154) 각각은, 몰드 본체(152)로부터 연장되고 접촉면(164)에서 종단되는 적어도 하나의 측벽(162)을 포함한다. 일 실시예에서, 몰드 체이스 돌출부 접촉면(164)은 몰드 본체 제1 표면(156)에 실질적으로 평행하다. 몰드 체이스(150)는 금속 및 폴리머 재료를 포함하지만 이로 국한되지 않는 임의의 실질적으로 경성인 재료로 제조될 수도 있다. 일 실시예에서, 몰드 체이스 돌출부 접촉면(164)에 근접하고 이 접촉면(164)을 포함하는, 적어도 하나의 몰드 체이스 돌출부(154)의 일 부분(166)은 몰드 체이스 돌출부(154)의 나머지 부분과는 상이한 탄성 재료를 포함할 수도 있다. 이러한 몰드 체이스 돌출부 탄성 부분(166)은, 논의되는 바와 같이, 몰드 체이스(150)가 마이크로전자 기판 상호접속 접합 패드(124)(도 2 참조)와 접촉하게 될 때 그에 대한 손상의 위험이 있는 경우에 사용될 수도 있으며, 임의의 높이 공차를 흡수할 수도 있다. 탄성 몰드 체이스 돌출부 부분(166)은, 압축력이 가해지면, 압축력이 해제될 때 그의 오리지널 형상으로 복귀하는, 부틸 고무, 에틸렌 프로필렌 고무, 플루오로폴리머 엘라스토머, 또는 이들의 조합을 포함하지만 이로 국한되지 않는 임의의 재료로 제조될 수도 있다.
도 4에 도시된 바와 같이, 몰드 체이스(150)는 마이크로전자 기판(110)과 접촉하게 될 수도 있는데, 이 경우 적어도 하나의 몰드 체이스 돌출부 접촉면(164)이 제각기의 마이크로전자 기판 상호접속 접합 패드(124)와 접촉한다. 일 실시예에서, 복수의 몰드 체이스 돌출부(154)는 복수의 제각기의 마이크로전자 기판 상호접속 접합 패드(124)에 대한 미러-이미지 구성을 가질 수도 있고, 그와 접촉할 수도 있다.
도 5에 도시된 바와 같이, 몰드 재료(172)가 마이크로전자 기판(110)과 몰드 체이스(150) 사이에 배치될 수도 있다. 일 실시예에서, 몰드 재료(172)는 마이크로전자 디바이스(142)(예컨대, 마이크로전자 디바이스 배면(148) 위에 그리고 마이크로전자 디바이스 활성 표면(144)과 마이크로전자 기판(110) 사이에 연장됨)를 실질적으로 캡슐화할 수도 있고, 적어도 하나의 몰드 체이스 돌출부 측벽(162)을 실질적으로 둘러쌀 수도 있다. 몰드 재료(172)는 에폭시 수지 및 충전된 에폭시 수지와 같은 임의의 적합한 캡슐화 재료일 수도 있다.
도 6에 도시된 바와 같이, 몰드 재료(172)는, 예컨대 전체적으로 또는 부분적으로 가열에 의해 경화될 수도 있고, 몰드 체이스(150)(도 5 참조)는 몰드 재료의 상부 표면(178)으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드(124)까지 연장되는 적어도 하나의 상호접속 비아(174)를 형성하도록 제거될 수도 있다. 도 7에 도시된 바와 같이, 상호접속 비아(174)(도 6 참조)는 쓰루-몰드 상호접속부(176)를 형성하도록 그리고 이로써 제1 마이크로전자 패키지(180)를 형성하도록 전도성 재료로 충전될 수도 있다. 쓰루-몰드 상호접속부(176)는 솔더 또는 솔더 페이스트를 포함하지만 이로 국한되지 않는 임의의 적합한 전도성 재료를 포함할 수도 있다. 도 3을 다시 참조하면, 몰드 체이스 돌출부(154)는 (예컨대, 몰드 체이스 돌출부 접촉면(164)에서보다 몰드 본체(152)에서 더 넓게) 테이퍼링되어, 당업자에게 이해되는 바와 같이, 몰드 재료(172)(도 6 참조)로부터의 몰드 체이스(150)(도 5 참조)의 제거가 더 용이해질 수도 있게 하고, 상호접속 비아(174)(도 6 참조)의 충전이 효율적일 수도 있게 한다.
도 8에 도시된 바와 같이, 복수의 패키지-대-패키지 상호접속부(184)를 사용하여 제2 마이크로전자 패키지 또는 디바이스(182)가 제1 마이크로전자 패키지(180)에 부착되어 패키지-온-패키지 마이크로전자 디바이스(100)를 형성할 수도 있다. 패키지-대-패키지 상호접속부(184)는 제2 마이크로전자 패키지(182)의 패키지 부착 접합 패드(186)와 몰드 재료 제1 표면(178) 상에 노출된 미러-이미지 쓰루-몰드 상호접속부(176) 사이에 연장되어 그들 사이에 전기 접속을 형성할 수도 있다. 마이크로전자 디바이스 접합 패드(186)는 제2 마이크로전자 패키지(182) 내의 집적 회로(도시되지 않음)와 전기적으로 통신할 수도 있다는 것이 이해된다. 제2 마이크로전자 패키지(182)는 마이크로프로세서, 칩셋, 그래픽 디바이스, 무선 디바이스, 메모리 디바이스, ASIC 디바이스 등을 포함하지만 이로 국한되지 않는 임의의 적합한 마이크로전자 디바이스일 수도 있고 또는 그를 포함할 수도 있다.
도 9 내지 도 16은 패키지-온-패키지 마이크로전자 디바이스(100)를 제조하는 다른 실시예를 예시한다. 도 9에 도시된 바와 같이, 도 1과 관련하여 기술된 것과 같은 마이크로전자 기판(110)이 형성될 수도 있다. 도 10에 도시된 바와 같이, 마이크로전자 디바이스(142)는 도 2와 관련하여 기술된 것과 같이 마이크로전자 기판(110)에 부착될 수도 있다. 도 10에 추가로 도시된 바와 같이, 마이크로전자 기판 상호접속 접합 패드(124)는 보호 범프(192)를 추가로 포함할 수도 있다. 보호 범프(192)는, 논의되는 바와 같이, 몰드 체이스와의 접촉으로부터 마이크로전자 기판 상호접속 접합 패드(124)를 보호할 수도 있다. 보호 범프(192)는 솔더 및 전도성 충전 에폭시를 포함하지만 이로 국한되지 않는 임의의 적합한 전도성 재료로 제조될 수도 있다. 솔더 재료는 63% 주석/37% 납 솔더와 같은 납/주석 합금, 또는 무연 솔더, 예컨대 순수한 주석, 또는 주석/비스무트, 공융 주석/은, 3성분 주석/은/구리, 공융 주석/구리와 같은 주석 함량이 높은 합금(예컨대, 90% 이상의 주석), 및 유사한 합금을 포함하지만 이로 국한되지 않는 임의의 적합한 재료일 수도 있다.
도 11에 도시된 바와 같이, 몰드 체이스(150)는, 이전에 논의된 바와 같이, 보호 범프(192)가 몰드 체이스(150)와의 접촉으로부터 마이크로전자 기판 상호접속 접합 패드(124)(도 10 참조)를 보호할 수도 있고 임의의 높이 공차를 흡수할 수도 있기 때문에 탄성 몰드 체이스 돌출부 부분(166)이 필요하지 않을 수도 있다는 점을 제외하면 도 3과 관련하여 논의된 방식으로 형성될 수도 있다.
도 12에 도시된 바와 같이, 몰드 체이스(150)가 마이크로전자 기판(110)과 접촉하게 될 수도 있는데, 여기서 적어도 하나의 몰드 체이스 돌출부 접촉면(164)은 각각의 마이크로전자 기판 상호접속 접합 패드(124)의 제각기의 보호 범프(192)와 접촉한다. 일 실시예에서, 복수의 몰드 체이스 돌출부(154)는 각각의 마이크로전자 기판 상호접속 접합 패드(124)의 복수의 제각기의 보호 범프(192)에 대한 미러-이미지 구성을 가질 수도 있고, 그와 접촉할 수도 있다.
도 13에 도시된 바와 같이, 몰드 재료(172)가 마이크로전자 기판(110)과 몰드 체이스(150) 사이에 배치될 수도 있다. 일 실시예에서, 몰드 재료(172)는 마이크로전자 디바이스(142)(예컨대, 마이크로전자 디바이스 배면(148) 위에 그리고 마이크로전자 디바이스 활성 표면(144)과 마이크로전자 기판(110) 사이에 연장됨)를 실질적으로 캡슐화할 수도 있고, 적어도 하나의 몰드 체이스 돌출부 측벽(162)을 실질적으로 둘러쌀 수도 있다.
도 14에 도시된 바와 같이, 몰드 재료(172)는 경화 또는 부분 경화될 수 있도 있고, 몰드 체이스(150)(도 13 참조)는 상호접속 비아(174)를 형성하도록 제거될 수도 있다. 도 15에 도시된 바와 같이, 상호접속 비아(174)(도 14 참조)는 쓰루-몰드 상호접속부(176)를 형성하도록 그리고 이로써 제1 마이크로전자 패키지(180)를 형성하도록 전도성 재료로 충전될 수도 있다. 도 16에 도시된 바와 같이, 제2 마이크로전자 패키지 또는 디바이스(182)가, 도 8과 관련하여 기술된 바와 같이 패키지-온-패키지 마이크로전자 디바이스(100)를 형성하도록, 복수의 패키지-대-패키지 상호접속부(184)를 사용하여 제1 마이크로전자 패키지(180)에 부착될 수도 있다.
도 17은 도 3의 라인(17-17)을 따르는 단면도를 예시한다. 알 수 있는 바와 같이, 몰드 체이스 돌출부(154)는 단면이 실질적으로 원형일 수도 있고, 여기서 단면은 몰드 본체 제1 표면(156)에 실질적으로 평탄하다. 이는 알려진 드릴링 기법의 이용으로 실현되는 바와 유사한 단면이다. 그러나, 당업자에게 이해되고 도 17 및 도 18에 도시된 바와 같이, 몰드 재료(172)(도 5 참조)는 단일 방향(일반적으로, 화살표(196))으로 흐를 수도 있다. 따라서, 도 17의 원형 단면은 몰드 재료 흐름(196)에 대한 효율적인 형상이 아닐 수도 있다. 따라서, 몰드 재료(172)(도 5 참조)의 효율적인 흐름(196)을 돕기 위해 그리고/또는 고밀도의 몰드 체이스 돌출부(154)를 위해, 도 19에 도시된 타원형 단면(여기서, 폭 W는 높이 H보다 더 길고, 폭 W는 몰드 재료 흐름(196)에 실질적으로 평행함)과 같은 더 효율적인 단면 형상이 사용될 수도 있다. 타원형 단면은 단지 예시적일 뿐이고, 임의의 저임피던스 단면 형상 및/또는 고밀도 형상이 활용될 수 있다는 것이 이해된다.
도 20은, 본 발명의 일 실시예에 따른, 마이크로전자 디바이스를 제조하는 공정(200)의 흐름도이다. 블록(202)에서 설명되는 바와 같이, 마이크로전자 기판이, 그의 활성 표면 상에 그리고/또는 그 내부에 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖추어 형성될 수도 있다. 블록(204)에서 설명되는 바와 같이, 마이크로전자 디바이스가 복수의 마이크로전자 디바이스 부착 접합 패드에 부착될 수도 있다. 블록(206)에서 설명되는 바와 같이, 몰드 체이스가 몰드 본체 및 몰드 본체로부터 연장된 적어도 하나의 돌출부를 갖추어 형성될 수도 있는데, 여기서 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함한다. 블록(208)에서 설명되는 바와 같이, 적어도 하나의 몰드 체이스 돌출부 접촉면이 제각기의 마이크로전자 기판 상호접속 접합 패드와 접촉하게 될 수도 있다. 블록(210)에서 설명되는 바와 같이, 몰드 재료가 마이크로전자 기판과 몰드 체이스 사이에 배치될 수도 있다. 블록(212)에서 설명되는 바와 같이, 몰드 체이스는 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 제거될 수도 있다.
도 21은 본 발명의 일 구현예에 따른 컴퓨팅 디바이스(300)를 예시한다. 컴퓨팅 디바이스(300)는 보드(302)를 하우징한다. 보드(302)는 프로세서(304) 및 적어도 하나의 통신 칩(306A, 306B)을 포함하지만 이로 국한되지 않는 다수의 컴포넌트를 포함할 수도 있다. 프로세서(304)는 보드(302)에 물리적으로 그리고 전기적으로 커플링된다. 일부 구현예에서, 적어도 하나의 통신 칩(306A, 306B)이 또한 보드(302)에 물리적으로 그리고 전기적으로 커플링된다. 추가 구현예에서, 통신 칩(306A, 306B)은 프로세서(304)의 일부이다.
그의 응용예에 따라, 컴퓨팅 디바이스(300)는 보드(302)에 물리적으로 그리고 전기적으로 커플링될 수도 있고 또는 커플링되지 않을 수도 있는 다른 컴포넌트를 포함할 수도 있다. 이들 다른 컴포넌트는 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예컨대, 하드디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등)를 포함하지만 이로 국한되지 않는다.
통신 칩(306A, 306B)은 컴퓨팅 디바이스(300)로의/로부터의 데이터 전달을 위한 무선 통신을 가능하게 한다. "무선"이라는 용어 및 그의 파생어는 비-고체 매체를 통한 변조된 전자기 복사의 사용을 통해 데이터를 전달할 수도 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 기술하는 데 사용될 수도 있다. 그 용어는 연관된 디바이스가 어떠한 와이어도 포함하지 않는다는 것을 내포하지 않지만, 일부 실시예에서는 그렇지 않을 수도 있다. 통신 칩(306)은 Wi-Fi(IEEE 802.11 계열), WiMAX (IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+ HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물뿐 아니라 3G, 4G, 5G, 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜을 포함하지만 이로 국한되지 않는 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수도 있다. 컴퓨팅 디바이스(300)는 복수의 통신 칩(306A, 306B)을 포함할 수도 있다. 예를 들어, 제1 통신 칩(306A)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수도 있고, 제2 통신 칩(306B)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용될 수도 있다.
컴퓨팅 디바이스(300)의 프로세서(304)는 전술된 방식으로 제조되는 패키지-온-패키지 마이크로전자 디바이스를 포함할 수도 있다. "프로세서"라는 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수도 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부분을 지칭할 수도 있다. 또한, 통신 칩(306A, 306B)은 전술된 방식으로 제조되는 패키지-온-패키지 마이크로전자 디바이스를 포함할 수도 있다.
다양한 구현예에서, 컴퓨팅 디바이스(300)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 이동 전화, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수도 있다. 추가 구현예에서, 컴퓨팅 디바이스(300)는 데이터를 프로세싱하는 임의의 다른 전자 디바이스일 수도 있다.
본 발명의 요지가 반드시 도 1 내지 도 21에 예시된 특정 응용물로 국한되는 것은 아니라는 것이 이해된다. 요지는, 당업자에게 이해되는 바와 같이, 다른 마이크로전자 디바이스 및 어셈블리 응용물에 적용될 수도 있다.
하기의 예는 추가 실시예에 관한 것으로, 여기서 실례 1은 마이크로전자 디바이스를 제조하는 방법으로서, 활성 표면 상에 그리고/또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖는 마이크로전자 기판을 형성하는 단계; 마이크로전자 디바이스를 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계; 몰드 본체 및 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함함 - 를 갖는 몰드 체이스(a mold chase)를 형성하는 단계; 적어도 하나의 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드(a respective microelectronic substrate interconnection bond pad)에 접촉시키는 단계; 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계; 및 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 몰드 체이스를 제거하는 단계를 포함하는 방법이다.
실례 2에서, 실례 1의 요지는 쓰루-몰드 상호접속부를 형성하도록 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 선택적으로 포함할 수 있다.
실례 3에서, 실례 1 및 실례 2 중 어느 하나 실례의 요지는 몰드 체이스를 제거하는 단계 전에 몰드 재료를 경화(curing)시키는 단계를 선택적으로 포함할 수 있다.
실례 4에서, 실례 1 내지 실례 3 중 어느 하나의 실례의 요지는 마이크로전자 디바이스를 실질적으로 캡슐화하고 적어도 하나의 상호접속 돌출부 측벽을 둘러싸도록 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계를 선택적으로 포함할 수 있다.
실례 5에서, 실례 1 내지 실례 4 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부의 일부분을 몰드 체이스 돌출부 접촉면에 근접하고 이 접촉면을 포함하도록 탄성 재료로 형성하는 단계를 선택적으로 포함할 수 있다.
실례 6에서, 실례 1 내지 실례 5 중 어느 하나의 실례의 요지는 활성 표면을 갖는 마이크로전자 기판 - 활성 표면은 그 표면 상에 그리고/또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 선택적으로 포함할 수 있다.
실례 7에서, 실례 6의 요지는 마이크로전자 기판을 형성하는 단계가 솔더 재료로부터 보호 범프를 형성하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
실례 8에서, 실례 6 또는 실례 7의 요지는 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계가 몰드 체이스 돌출부 접촉면을 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
실례 9에서, 실례 1 내지 실례 8 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부가 폭이 높이보다 더 큰 단면 형상을 갖는 것을 선택적으로 포함할 수 있다.
하기의 실례는 추가 실시예에 관한 것으로, 여기서 실례 10은 패키지-온-패키지 마이크로전자 디바이스를 제조하는 방법으로서, 제1 패키지를 형성하는 단계; 및 제2 패키지를 제1 패키지에 부착하는 단계를 포함하고, 제1 패키지를 형성하는 단계는, 활성 표면 상에 그리고/또는 그 내부에 형성된 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖는 마이크로전자 기판을 형성하는 단계; 마이크로전자 디바이스를 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계; 몰드 본체 및 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함함 - 를 갖는 몰드 체이스를 형성하는 단계; 적어도 하나의 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계; 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계; 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 몰드 체이스를 제거하는 단계; 및 적어도 하나의 쓰루-몰드 상호접속부를 형성하도록 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 포함하고, 제2 패키지로부터 제1 패키지의 적어도 하나의 쓰루-몰드 상호접속부까지 전기 접속부가 형성되는 방법이다.
실례 11에서, 실례 10의 요지는 몰드 체이스를 제거하는 단계 전에 몰드 재료를 경화시키는 단계를 선택적으로 포함할 수 있다.
실례 12에서, 실례 10 내지 실례 12 중 어느 하나의 실례의 요지는 마이크로전자 디바이스를 실질적으로 캡슐화하고 적어도 하나의 상호접속 돌출부 측벽을 둘러싸도록 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계를 선택적으로 포함할 수 있다.
실례 13에서, 실례 10 내지 실례 12 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부의 일부분을 몰드 체이스 돌출부 접촉면에 근접하고 이 접촉면을 포함하도록 탄성 재료로 형성하는 단계를 선택적으로 포함할 수 있다.
실례 14에서, 실례 10 내지 실례 13 중 어느 하나의 실례의 요지는 활성 표면을 갖는 마이크로전자 기판 - 활성 표면은 그 표면 상에 그리고/또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 포함하는 마이크로전자 기판을 형성하는 단계를 선택적으로 포함할 수 있다.
실례 15에서, 실례 14의 요지는 솔더 재료로부터 보호 범프를 형성하는 단계를 선택적으로 포함할 수 있다.
실례 16에서, 실례 10 내지 실례 15 중 어느 하나의 실례의 요지는 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계가 몰드 체이스 돌출부 접촉면을 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
실례 17에서, 실례 10 내지 실례 16 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부가 폭이 높이보다 더 큰 단면 형상을 갖는 것을 선택적으로 포함할 수 있다.
하기의 실례는 추가 실시예에 관한 것으로, 여기서 실례 10은 전자 시스템을 제조하는 방법으로서, 보드를 형성하는 단계; 및 패키지-온-패키지 마이크로전자 디바이스를 보드 상에 부착하는 단계를 포함하고, 패키지-온-패키지 마이크로전자 디바이스는, 제1 패키지를 형성하는 단계; 및 제2 패키지를 제1 패키지에 부착하는 단계에 의해 형성되고, 제1 패키지를 형성하는 단계는, 활성 표면 상에 그리고/또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖춘 마이크로전자 기판을 형성하는 단계; 마이크로전자 디바이스를 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계; 몰드 본체 및 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함함 - 를 갖는 몰드 체이스를 형성하는 단계; 적어도 하나의 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계; 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계; 몰드 재료의 상부 표면으로부터 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 몰드 체이스를 제거하는 단계; 및 적어도 하나의 쓰루-몰드 상호접속부를 형성하도록 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 포함하고, 제2 패키지로부터 제1 패키지의 적어도 하나의 쓰루-몰드 상호접속부까지 전기 접속부가 형성되는 방법이다.
실례 19에서, 실례 18의 요지는 몰드 체이스를 제거하는 단계 전에 몰드 재료를 경화시키는 단계를 선택적으로 포함할 수 있다.
실례 20에서, 실례 18 또는 실례 19의 요지는 몰드 재료를 배치하는 단계가 마이크로전자 디바이스를 실질적으로 캡슐화하고 적어도 하나의 상호접속 돌출부 측벽을 둘러싸도록 마이크로전자 기판과 몰드 체이스 사이에 몰드 재료를 배치하는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
실례 21에서, 실례 18 내지 실례 20 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부의 일부분을 몰드 체이스 돌출부 접촉면에 근접하고 이 접촉면을 포함하도록 탄성 재료로 형성하는 단계를 선택적으로 포함할 수 있다.
실례 22에서, 실례 18 내지 실례 21 중 어느 하나의 실례의 요지는 활성 표면을 갖는 마이크로전자 기판 - 활성 표면은 그 표면 상에 그리고/또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 포함하는 마이크로전자 기판을 형성하는 단계를 선택적으로 포함할 수 있다.
실례 23에서, 실례 22의 요지는 솔더 재료로부터 보호 범프를 형성하는 단계를 선택적으로 포함할 수 있다.
실례 24에서, 실례 22 또는 실례 23의 요지는 몰드 체이스 돌출부 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계가 몰드 체이스 돌출부 접촉면을 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는 것을 선택적으로 포함할 수 있다.
실례 25에서, 실례 18 내지 실례 24 중 어느 하나의 실례의 요지는 적어도 하나의 몰드 체이스 돌출부가 폭이 높이보다 더 큰 단면 형상을 갖는 것을 선택적으로 포함할 수 있으며, 폭은 몰드 재료의 흐름의 방향으로 배향된다.
본 발명의 실시예를 상세히 기술했지만, 첨부된 청구범위에 의해 정의되는 본 발명은 상기의 설명에서 기술된 특정 세부사항에 의해 제한되지 않으며, 본 발명의 사상 또는 범주로부터 벗어나지 않으면서 그의 많은 명백한 변형이 가능해지기 때문이라는 것이 이해된다.

Claims (25)

  1. 마이크로전자 디바이스를 제조하는 방법으로서,
    활성 표면 상에 또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖는 마이크로전자 기판을 형성하는 단계;
    마이크로전자 디바이스를 상기 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계;
    몰드 본체 및 상기 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 상기 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함하고, 상기 적어도 하나의 돌출부는 상기 적어도 하나의 돌출부의 나머지 부분의 재료와 상이한 탄성 재료를 포함하는 일 부분을 포함하고, 상기 적어도 하나의 돌출부의 상기 일 부분은 상기 적어도 하나의 돌출부의 상기 접촉면을 포함함 - 를 갖는 몰드 체이스(a mold chase)를 형성하는 단계;
    상기 적어도 하나의 돌출부의 상기 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드(a respective microelectronic substrate interconnection bond pad)에 접촉시키는 단계;
    상기 마이크로전자 기판과 상기 몰드 체이스 사이에 몰드 재료를 배치하는 단계; 및
    상기 몰드 재료의 상부 표면으로부터 상기 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 상기 몰드 체이스를 제거하는 단계를 포함하는
    방법.
  2. 제1항에 있어서,
    쓰루-몰드 상호접속부를 형성하도록 상기 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 추가로 포함하는
    방법.
  3. 제1항에 있어서,
    상기 몰드 체이스를 제거하는 단계 전에 상기 몰드 재료를 경화(curing)시키는 단계를 추가로 포함하는
    방법.
  4. 제1항에 있어서,
    상기 몰드 재료를 배치하는 단계는 상기 마이크로전자 디바이스를 캡슐화하고 상기 적어도 하나의 돌출부의 상기 적어도 하나의 측벽을 둘러싸도록 상기 마이크로전자 기판과 상기 몰드 체이스 사이에 상기 몰드 재료를 배치하는 단계를 포함하는
    방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 활성 표면을 갖는 마이크로전자 기판 - 상기 활성 표면은 그 표면 상에 또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 포함하는
    방법.
  7. 제6항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 솔더 재료로부터 상기 보호 범프를 형성하는 단계를 포함하는
    방법.
  8. 제1항에 있어서,
    상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계는 상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는
    방법.
  9. 제1항에 있어서,
    상기 적어도 하나의 돌출부는 폭이 높이보다 더 큰 단면 형상을 갖는
    방법.
  10. 패키지-온-패키지 마이크로전자 디바이스를 제조하는 방법으로서,
    제1 패키지를 형성하는 단계; 및
    제2 패키지를 상기 제1 패키지에 부착하는 단계를 포함하고,
    상기 제1 패키지를 형성하는 단계는,
    활성 표면 상에 또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖는 마이크로전자 기판을 형성하는 단계;
    마이크로전자 디바이스를 상기 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계;
    몰드 본체 및 상기 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 상기 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함하고, 상기 적어도 하나의 돌출부는 상기 적어도 하나의 돌출부의 나머지 부분의 재료와 상이한 탄성 재료를 포함하는 일 부분을 포함하고, 상기 적어도 하나의 돌출부의 상기 일 부분은 상기 적어도 하나의 돌출부의 상기 접촉면을 포함함 - 를 갖는 몰드 체이스를 형성하는 단계;
    상기 적어도 하나의 돌출부의 상기 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계;
    상기 마이크로전자 기판과 상기 몰드 체이스 사이에 몰드 재료를 배치하는 단계;
    상기 몰드 재료의 상부 표면으로부터 상기 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 상기 몰드 체이스를 제거하는 단계; 및
    적어도 하나의 쓰루-몰드 상호접속부를 형성하도록 상기 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 포함하고,
    상기 제2 패키지로부터 상기 제1 패키지의 상기 적어도 하나의 쓰루-몰드 상호접속부까지 전기 접속부가 형성되는
    방법.
  11. 제10항에 있어서,
    상기 몰드 체이스를 제거하는 단계 전에 상기 몰드 재료를 경화시키는 단계를 추가로 포함하는
    방법.
  12. 제10항에 있어서,
    상기 몰드 재료를 배치하는 단계는 상기 마이크로전자 디바이스를 캡슐화하고 상기 적어도 하나의 돌출부의 상기 적어도 하나의 측벽을 둘러싸도록 상기 마이크로전자 기판과 상기 몰드 체이스 사이에 상기 몰드 재료를 배치하는 단계를 포함하는
    방법.
  13. 삭제
  14. 제10항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 활성 표면을 갖는 마이크로전자 기판 - 상기 활성 표면은 그 표면 상에 또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 포함하는
    방법.
  15. 제14항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 솔더 재료로부터 상기 보호 범프를 형성하는 단계를 포함하는
    방법.
  16. 제10항에 있어서,
    상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계는 상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는
    방법.
  17. 제10항에 있어서,
    상기 적어도 하나의 돌출부는 폭이 높이보다 더 큰 단면 형상을 갖는
    방법.
  18. 전자 시스템을 제조하는 방법으로서,
    보드를 형성하는 단계; 및
    패키지-온-패키지 마이크로전자 디바이스를 상기 보드 상에 부착하는 단계를 포함하고,
    상기 패키지-온-패키지 마이크로전자 디바이스는,
    제1 패키지를 형성하는 단계; 및
    제2 패키지를 상기 제1 패키지에 부착하는 단계에 의해 형성되고,
    상기 제1 패키지를 형성하는 단계는,
    활성 표면 상에 또는 그 내부에 형성되는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 갖춘 마이크로전자 기판을 형성하는 단계;
    마이크로전자 디바이스를 상기 복수의 마이크로전자 디바이스 부착 접합 패드에 부착하는 단계;
    몰드 본체 및 상기 몰드 본체로부터 연장되는 적어도 하나의 돌출부 - 상기 적어도 하나의 돌출부는 적어도 하나의 측벽 및 접촉면을 포함하고, 상기 적어도 하나의 돌출부는 상기 적어도 하나의 돌출부의 나머지 부분의 재료와 상이한 탄성 재료를 포함하는 일 부분을 포함하고, 상기 적어도 하나의 돌출부의 상기 일 부분은 상기 적어도 하나의 돌출부의 상기 접촉면을 포함함 - 를 갖는 몰드 체이스를 형성하는 단계;
    상기 적어도 하나의 돌출부의 상기 접촉면을 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계;
    상기 마이크로전자 기판과 상기 몰드 체이스 사이에 몰드 재료를 배치하는 단계;
    상기 몰드 재료의 상부 표면으로부터 상기 제각기의 마이크로전자 기판 상호접속 접합 패드까지 연장되는 적어도 하나의 상호접속 비아를 형성하도록 상기 몰드 체이스를 제거하는 단계; 및
    적어도 하나의 쓰루-몰드 상호접속부를 형성하도록 상기 적어도 하나의 상호접속 비아를 전도성 재료로 충전하는 단계를 포함하고,
    상기 제2 패키지로부터 상기 제1 패키지의 상기 적어도 하나의 쓰루-몰드 상호접속부까지 전기 접속부가 형성되는
    방법.
  19. 제18항에 있어서,
    상기 몰드 체이스를 제거하는 단계 전에 상기 몰드 재료를 경화시키는 단계를 추가로 포함하는
    방법.
  20. 제18항에 있어서,
    상기 몰드 재료를 배치하는 단계는 상기 마이크로전자 디바이스를 캡슐화하고 상기 적어도 하나의 돌출부의 상기 적어도 하나의 측벽을 둘러싸도록 상기 마이크로전자 기판과 상기 몰드 체이스 사이에 상기 몰드 재료를 배치하는 단계를 포함하는
    방법.
  21. 삭제
  22. 제18항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 활성 표면을 갖는 마이크로전자 기판 - 상기 활성 표면은 그 표면 상에 또는 그 내부에 형성된, 보호 범프를 갖는 복수의 마이크로전자 디바이스 부착 접합 패드 및 적어도 하나의 상호접속 접합 패드를 가짐 - 을 형성하는 단계를 포함하는
    방법.
  23. 제22항에 있어서,
    상기 마이크로전자 기판을 형성하는 단계는 솔더 재료로부터 상기 보호 범프를 형성하는 단계를 포함하는
    방법.
  24. 제18항에 있어서,
    상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드에 접촉시키는 단계는 상기 접촉면을 상기 제각기의 마이크로전자 기판 상호접속 접합 패드의 제각기의 보호 범프에 접촉시키는 단계를 포함하는
    방법.
  25. 제18항에 있어서,
    상기 적어도 하나의 돌출부는 폭이 높이보다 더 큰 단면 형상을 갖는
    방법.
KR1020177003957A 2014-09-15 2014-09-15 고밀도 쓰루-몰드 상호접속부를 형성하는 방법 KR102092448B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/055612 WO2016043697A1 (en) 2014-09-15 2014-09-15 Methods to form high density through-mold interconnections

Publications (2)

Publication Number Publication Date
KR20170033349A KR20170033349A (ko) 2017-03-24
KR102092448B1 true KR102092448B1 (ko) 2020-03-23

Family

ID=55533588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177003957A KR102092448B1 (ko) 2014-09-15 2014-09-15 고밀도 쓰루-몰드 상호접속부를 형성하는 방법

Country Status (7)

Country Link
US (1) US9741692B2 (ko)
EP (1) EP3195357A4 (ko)
JP (1) JP6273028B2 (ko)
KR (1) KR102092448B1 (ko)
CN (1) CN105612615A (ko)
TW (1) TWI590346B (ko)
WO (1) WO2016043697A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284066A1 (en) * 2007-05-16 2008-11-20 Heap Hoe Kuan Integrated circuit package system employing resilient member mold system technology
US20130119549A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mold Chase Design for Package-on-Package Applications

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144412A (en) * 1987-02-19 1992-09-01 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
JP2004311668A (ja) * 2003-04-07 2004-11-04 Hitachi Cable Ltd 半導体装置及び電子装置、ならびに封止用金型
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
KR101329355B1 (ko) * 2007-08-31 2013-11-20 삼성전자주식회사 적층형 반도체 패키지, 그 형성방법 및 이를 구비하는전자장치
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
JP2011031668A (ja) 2009-07-30 2011-02-17 Toyota Motor Corp 移動体とその制御プログラム
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
JPWO2011064971A1 (ja) 2009-11-27 2013-04-11 住友ベークライト株式会社 電子装置の製造方法、電子装置、電子装置パッケージの製造方法、電子装置パッケージ
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8683418B2 (en) * 2012-06-18 2014-03-25 International Business Machines Corporation Adaptive workload based optimizations to mitigate current delivery limitations in integrated circuits
US9165876B2 (en) * 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9721852B2 (en) * 2014-01-21 2017-08-01 International Business Machines Corporation Semiconductor TSV device package to which other semiconductor device package can be later attached
US9601353B2 (en) * 2014-07-30 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with molding structures and methods of forming the same
KR102172632B1 (ko) * 2015-06-30 2020-11-03 삼성전기주식회사 반도체 패키지 모듈 제조장치 및 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080284066A1 (en) * 2007-05-16 2008-11-20 Heap Hoe Kuan Integrated circuit package system employing resilient member mold system technology
US20130119549A1 (en) * 2011-11-16 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Mold Chase Design for Package-on-Package Applications

Also Published As

Publication number Publication date
US20160268231A1 (en) 2016-09-15
KR20170033349A (ko) 2017-03-24
TWI590346B (zh) 2017-07-01
US9741692B2 (en) 2017-08-22
EP3195357A1 (en) 2017-07-26
JP2016533650A (ja) 2016-10-27
EP3195357A4 (en) 2018-05-23
WO2016043697A1 (en) 2016-03-24
TW201622023A (zh) 2016-06-16
JP6273028B2 (ja) 2018-01-31
CN105612615A (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
KR102092448B1 (ko) 고밀도 쓰루-몰드 상호접속부를 형성하는 방법
KR101736461B1 (ko) 패키지-온-패키지 적층형 초소형전자 구조물
US9978731B1 (en) Fan-out semiconductor package module
US10867961B2 (en) Single layer low cost wafer level packaging for SFF SiP
US11075166B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
CN105981159B (zh) 具有设置在封装体内的无源微电子器件的微电子封装件
US10872881B2 (en) Microelectronic packages with high integration microelectronic dice stack
US9502368B2 (en) Picture frame stiffeners for microelectronic packages
US10199353B2 (en) Microelectronic interposer for a microelectronic package
US11211314B2 (en) Interposer for electrically connecting stacked integrated circuit device packages
US20190104610A1 (en) Substrate architecture for solder joint reliabilty in microelectronic package structures and methods of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant