JP5377792B1 - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP5377792B1
JP5377792B1 JP2013142571A JP2013142571A JP5377792B1 JP 5377792 B1 JP5377792 B1 JP 5377792B1 JP 2013142571 A JP2013142571 A JP 2013142571A JP 2013142571 A JP2013142571 A JP 2013142571A JP 5377792 B1 JP5377792 B1 JP 5377792B1
Authority
JP
Japan
Prior art keywords
substrate
layer
pattern
conductor
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013142571A
Other languages
English (en)
Other versions
JP2015015426A (ja
Inventor
主 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eastern KK
Original Assignee
Eastern KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eastern KK filed Critical Eastern KK
Priority to JP2013142571A priority Critical patent/JP5377792B1/ja
Application granted granted Critical
Publication of JP5377792B1 publication Critical patent/JP5377792B1/ja
Publication of JP2015015426A publication Critical patent/JP2015015426A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】キャビティを含む回路基板を安価で効率よくしかも内層導体パターンを特別な処理で保護することなく製造でき、内層側とキャビティ及び外層側の導体パターンを高精度に位置決めすることが可能な回路基板の製造方法を提供する。
【解決手段】第2の基板5のキャビティ形成エリアを囲む外層導体パターン5cの内側端部に沿ってレーザー光を照射して当該レーザー光を遮蔽する遮蔽層となる転写パターン4を底とする有底スリット溝5eを形成し、該スリット溝5eにエッチング液を流入させて底部に露出する転写パターン4を除去し、スリット溝5eに囲まれた基板不要部分10を除去することで、第3の基板7の内層導体パターン7d,7eが露出したキャビティ11を形成する。
【選択図】図2

Description

本発明は、例えば基板どうしを貼り合せた後に基板の一部をくり抜くことでキャビティを形成する回路基板の製造方法に関する。
回路基板の一部をくり抜いたキャビティ部分にIC(半導体チップ)を実装した回路基板が提案され、実用化されている。このキャビティ構造を有する回路基板は、基板に搭載するICをモールドで溶融樹脂に埋め込まないで液状樹脂を充填して保護することができ、また、イメージセンサーなどのICを入れてハウジングとしても使えること、あるいはパッケージを重ねて実装するための(POPなどの)回路基板では基板両面に半田ボールを乗せるパッドを設け、接続するパッケージ間の半田ボールを小さくすることができるので狭ピッチの接続が可能になるなどのメリットがあり使用されている。
回路基板51にキャビティ52を形成する方法としては、例えば図3(A)において、ルーター53を用いて回路基板51に寸止めのざぐり加工を施してキャビティ52を形成している。或いは、図3(B)において、第2の基板54に接着シート55(例えばプリプレグ)を仮接着してからキャビティ形成領域に相当する貫通孔54aを形成し、配線パターン56aが形成された第1の基板56と積層プレスして加熱加圧により一体に貼り合わせることでキャビティ52を形成している(特許文献1参照)。
また、コア誘電体層の両面にコア回路層を有する回廊基板どうしを、中央誘電体層を介して積層された多層回路基板を用いてキャビティを形成する回路基板の製造方法も提案されている。多層回路基板をレーザー加工でキャビティ部の内周に沿った隙間を形成し、隙間で囲まれた領域をリフトオフしてキャビティを形成するようになっている(特許文献2参照)。
特開平11−243158号公報 特開2011−243751号公報
回路基板51にキャビティ52を形成する場合、図3(C)に示すように先端が平らなルーター53のビット(エンドミル)で回路基板51にざぐり加工を行う場合には加工時間がかかる。またコーナー部57の平面形状は、ルータービットの半径より小さくできない。また、キャビティ底部に相当する基板面に配線パターンが形成されているとざぐり加工ではパターンにダメージを与えるおそれがある。
また、図3(B)に示すように、第2の基板54に接着シート55を仮接着してからキャビティ形成領域に相当する貫通孔54aを形成し、内層導体パターン56aが形成された第1の基板56に貼り合わせてキャビティ52を形成する方法によれば、基板をくり抜くのに金型を使用する場合とルーターを使用する場合がある。金型を使用する場合は、抜き加工は短時間でできるが、加工部の端面(孔壁面)の荒れが激しい。また、抜き加工に使用する金型が非常に高価で、メンテナンスも必要となる。ルーター53を使用する場合は、加工に時間がかかるうえにコーナー部57のRを小さくできない(図3(C)参照)。また、第1の基板56と第2の基板54との貼り合わせの位置精度が悪く、界面から貼り合わせに使用した接着シート55の沁み出しが生じ易い。更には基板どうしを貼り合わせた後、基板外層のスルーホールめっきで、キャビティ内部に銅めっきが付着し、キャビティ底部に露出する内層導体パターン56aにも銅めっきが付着してしまうのでかかる内層導体パターン55aを保護する必要がある。
また、レーザーエッチングとリフトオフによりキャビティを形成する場合、予めキャビティ底部に相当するコア層の回路には、レーザーの照射部分に内層が加工されていないための保護用のパターンを形成する必要があり配線の自由度を損なう。またキャビティ底部には積層プレス後でも剥離可能な特殊な保護層を設けておく必要があり、かかる特殊な保護層を使用するためにコストが高くなる。
よって、加工コストが安く、高精度基板を効率よく生産可能なキャビティ含む回路基板の製造方法が必要とされている。
本発明の目的は、上記従来技術の課題を解決し、キャビティを含む回路基板を安価で効率よくしかも内層導体パターンを特別な処理で保護することなく製造でき、内層側とキャビティ及び外層側の導体パターンを高精度に位置決めすることが可能な回路基板の製造方法を提供することにある。
上記目的を達成するため、本発明に係る回路基板の製造方法は以下の構成を備えることを特徴とする。即ち、第1の絶縁樹脂基材の少なくとも一方の面にキャリヤ付銅箔よりなる導体層を有する基板のキャリヤ付銅箔に、キャビティ底部をレーザー光から保護するための転写用パターンが形成された第1の基板を用意する工程と、第2の絶縁樹脂基材の一方の面に導体層を有し、他方の面に接着用シートが仮接着された接着層を有する第2の基板を用意する工程と、前記第1の基板の転写用パターンと前記第2の基板の接着層を対向させて貼り合わせ、加熱加圧をして仮接着した後、第1の基板と第2の基板を引き剥がして前記第2の基板の接着層に前記転写用パターンを転写する工程と、第3の絶縁樹脂基材の両面に導体層を有する基板の一方の導体層に内層導体パターンが形成された第3の基板を用意する工程と、前記第3の基板の内層導体パターン形成面と、前記第2の基板の転写パターン形成面とを対向するように位置合わせして積層し、加熱加圧することで前記接着層を介して前記第2の基板と前記第3の基板を一体に貼り合せる工程と、前記第3の基板に貼り合わせた前記第2の基板の外層にキャビティ形成エリアを囲む導体パターンを形成する工程と、前記第2の基板のキャビティ形成エリアを囲む外層導体パターンの内側端部に沿ってレーザー光を照射して当該レーザー光を遮蔽する遮蔽層となる前記転写パターンを底とする有底スリット溝を形成する工程と、前記スリット溝にエッチング液を流入させて底部に露出する前記転写パターンを除去する工程と、前記スリット溝に囲まれた基板不要部分を除去し、前記第3の基板の内層導体パターンが露出したキャビティを形成する工程と、を含むことを特徴とする。
尚、第2の基板に形成された内層導体パターン、第1の基板及び第2の基板の外層導体パターンには表面処理(ニッケルめっき及び金めっき)が施されているのが望ましい。
上述した回路基板の製造方法によれば、キャビティの加工が周囲のスリット孔の形成のみであるので加工時間が短くて済む。
また、前記第2の基板の表面に形成された導体パターンをマスクにしてレーザー加工を行うことにより、キャビティのコーナー部のRはマスクになるパターンにより決まるのでルーター加工に比べて非常に小さくすることができる。
また、前記第2の基板に前記外層導体パターンを形成する際に、前記第3の基板の内層パターンに形成されたアライメントマークを認識して外層となる導電層に形成されたエッチングレジストに前記外層導体パターンと前記キャビティ形成のためのスリット溝を加工するレーザーのマスクにするパターンを焼き付け、エッチングすることにより第1の基板の外層導体パターンおよびキャビティと第2の基板の内層導体パターンとの位置精度を高くすることができる。
また、転写されたパターンが内層のレジストに圧着されているので、基板同士を貼り合わせるのに使用する接着層の沁み出しもない。
前記第3の基板のキャビティ形成エリア内に形成された導体パターンは、前記第2の基板と前記第3の基板を貼り合わせた基板の外層の回路、レジストおよび導体の表面処理が終了した後でスリット溝に囲まれた基板不要部分が除去されてキャビティ底部に露出するので、特別な処理を施すことなく銅めっき、ニッケルめっきあるいは金めっきから保護することができる。
前記第2の基板に形成された転写パターンは、前記第1の基板のキャリヤ付銅箔に形成された転写用パターンを、前記第2の基板の前記接着層に仮接着させて転写することにより、容易に形成することができる。
また、前記転写パターンは、ピール強度が1.0kN/m以下のプロファイルが小さい銅箔よりなる基板に形成された転写用パターンを、前記第2の基板の前記接着層に仮接着して転写することによっても第2の基板に容易に形成することができる。
上述した回路基板の製造方法を用いれば、キャビティを含む回路基板を安価で効率よくしかも内層導体パターンを特別な処理で保護することなく製造でき、内層側とキャビティ及び外層側の導体パターンを高精度に位置決めすることができる。また、キャビティのコーナー部のRを小さくすることもできる。
回路基板の製造方法の加工工程を示す断面図である。 図1に続く加工工程を示す断面図である。 従来のキャビティ形成方法を示す断面及び平面説明図である。
以下、本発明の実施形態について図面を参照しながら具体的に説明する。
図1(A)〜(E)及び図2(F)〜(K)を参照して回路基板の製造方法についてその回路基板の構造と共に説明する。なお、以下の説明では、転写前に形成されたパターンを転写用パターン4、転写後のパターンを転写パターン4と使い分けるものとする。
図1(A)に示すように、基材1(第1の絶縁樹脂基材;例えばFR‐4)の両面にキャリヤ付銅箔2が貼ってある第1の基板3を用意する。第1の基板3において、キャリヤ付銅箔2は基材1に接着している銅箔層2aの表面にキャリヤ層といわれる銅箔2bが貼ってあり、容易に剥離することができる。また、基材5a(第2の絶縁樹脂基材)の片面に導体層5bが積層された第2の基板5(例えば片面銅張基板もしくは両面銅張基板の片面の銅箔をエッチングにより除去した基板)を用意する。
図1(B)において、第1の基板3のキャリヤ付銅箔2に、キャビティ加工のために照射されたレーザー光を遮蔽して、レーザー光からキャビティ底部を保護するための転写用パターン4をエッチングにより形成する。尚、転写用パターン4は基板3の片面のみに形成されていてもよい。
また、第2の基板5の基材5a側に、例えば接着性を有する熱硬化性樹脂製シート(接着シート6)を貼り付ける。このとき、接着シート6は完全に硬化させるのではなく加熱溶融し半硬化状態で仮接着をする。
図1(C)において、接着シート6が仮接着された第2の基板5とキャリヤ付銅箔2に転写用パターン4が形成された第1の基板3を、転写用パターン4に接着シート6を重ね合わせて加熱加圧をし、第1の基板3に形成された転写用パターン4の銅箔2b(キャリヤ層)を第2の基板5の接着シート6に仮接着する。
次いで、図1(D)において、第2の基板5と第1の基板3を剥がして、当該第1の基板3に形成されている転写用パターン4の銅箔2b(キャリヤ層)を、第2の基板5の接着シート6に転写する(転写パターン4形成)。キャリヤ付銅箔の銅箔2aが残った第1の基板3は不要であるためその後の使用はしない。なお、転写パターン4は、ピール強度が1.0kN/m以下のプロファイルが小さい銅箔よりなる基板に形成された転写用パターンを、第2の基板5の接着層に仮接着して転写することによっても第2の基板5に容易に形成することができる。
また、図1(D)において、基材7a(第3の絶縁樹脂基材)の両面に導体層7b,7cが積層された第3の基板7(例えば両面銅張基板)を用意して、一方の導体層7bにエッチングレジストを積層して露光現像してパターンを形成した後、エッチングにより回路パターンを形成し、エッチングレジストを剥離してキャビティ底部に露出させる内層導体パターン7dを含む内層導体パターン7eを形成する。この段階で第3の基板7の他方の導体層7cに対して導体パターンは形成されていない。上記内層導体パターン7dはニッケルめっき及び金めっき(表面処理)が施されている。また、上記内層導体パターン7eは内層ソルダーレジスト8によりコーティングされていることが望ましい。
次に、図1(E)において、第3の基板7の内層導体パターン7d,7eが形成されたパターン形成面に、転写パターン4が転写された第2の基板5を重ね合わせ、図1(F)に示すように接着シート6を貼り合わせた状態で加熱・加圧をして接着シート6を完全に熱硬化させる。転写パターン4は中央の内層導体パターン7dを覆ってその周囲の内層ソルダ‐レジスト8に架設されて重ね合わせた状態となり内層ソルダーレジスト8は接着シート6と接着する。このとき、転写パターン4と接している第3の基板7のソルダーレジストもしくは回路パターンは圧着されているだけで接着はされていない。
図2(G)において、第3の基板7に形成された内層導体パターン7d,7eには、予め第2の基板5に対して外側の導体層5bと第3の基板7の導体層7cにパターンを形成する際のアライメントマークになる穴を開ける位置を決めるためのアライメントマーク(図示せず)も形成されている。この基板7の内層導体パターン7d,7eに含まれるアライメントマークをX線照射により外部から認識して外層の導体層5bから貫通穴をあける。
そして、図2(H)に示すように第2の基板5と第3の基板7のそれぞれの外層の導体層5bと7cにエッチングレジストを積層し、貫通穴をアライメントマークにして露光した後現像し、エッチングによりパターン5d,7fを形成する。その際、キャビティの外形に合わせたスリット加工をするためのマスクパターンも同時に露光しキャビティ形成領域を囲む外層導体パターン5c,5dを形成する。尚、転写パターン4の大きさは後述するキャビティ10の外形を含む大きさに形成されている。
そして、これら外層導体パターン5d,7fには回路保護のための外層ソルダーレジスト9が塗布され、外層導体パターン5c,5d,7fのレジストが塗布されていない部分にはニッケルめっき及び金めっき(表面処理)が施される。
次に、図2(I)に示すように外層導体パターン5cの内周に沿って図示しないレーザー照射装置からレーザー光Lをキャビティの外形に沿って照射し、第2の基板5の基材5aにスリット溝5eを開ける。このとき、レーザー光Lは基材5aを貫通し、接着シート6を貫通して転写パターン(銅パターン)4で反射される。転写パターン4は第3の基板7の内層がレーザー光で加工されないための保護層として機能する。尚、スリット加工には、エキシマレーザー、YAGレーザー、炭酸ガスレーザー等のうちいずれかが用いられる。
次に、図2(K)において、スリット溝5eにエッチング液を流し込んで当該スリット溝5eの底部にある転写パターン(銅パターン)4を除去する。このとき、エッチング液は、転写パターン4のみを浸食しその下層の内層ソルダーレジスト8は浸食されずに残る。
最後に図2(L)において、第2の基板5にエアーを吹き付けてスリット溝5eに囲まれた転写パターン4、接着シート6、基材5aが積層された基板不要部分10を取り除き、キャビティ(凹部)11が形成される。キャビティ11の底部には、第3の基板7のパターン形成面に形成された導体パターン7d及び内層ソルダーレジスト8が露出形成される。
尚、基板不要部分10を取り除く方法としては、エアーを吹き付ける方法の他に粘着テープにより引き剥がす方法や吸引機により吸い取るなどの方法も適用される。
上述した回路基板の製造方法によれば、キャビティ11を形成するための加工が周囲のスリット溝5eを形成するスリット加工のみであるので加工時間が短くて済む。また、露光現像した後エッチングにより形成された外層パターン5cをマスクにしてレーザー加工をしているのでキャビティ11のコーナーのRを小さくすることができる。また、外層導体パターン5b,5c,7fとキャビティ11の底部に露出する内層導体パターン7dとの位置精度が良く、基板どうしを貼り合わせるための接着剤の沁み出しも生じない。また、第2の基板5に転写した銅パターン4を、レーザー光を遮蔽する保護層にしてスリット加工をするので、キャビティ11の底部に基板不要部を除去するのに必要な特殊な保護層は不要となり、コストを減らすことができる。
尚、第2の基板5のキャビティ形成エリアを囲む外層導体パターン5cの内側端部の加工をレーザーに代えてルータービットによるスリット加工を行って、スリット溝5eの底部に転写パターン4を露出させるようにしてもよい。
ルータービットによる加工でも、レーザー加工と同様に外周のみの加工でキャビティ11内の基板不要部分10を除去し、内層導体パターン7dを傷つけることなくキャビティ11を効率よく形成することができる。
ルータービットによる加工は、コーナーRの大きさ、加工時間、加工位置精度などでレーザー加工よりも劣ることもあるが、加工する基材の種類や厚さに対する制限が少ないというメリットがある。
1,5a,7a 基材 2 キャリヤ付銅箔 2a 銅箔層 2b 銅箔 3 第1の基板 4 転写(用)パターン 5 第2の基板 5b 導体層 5c,5d,7f 外層導体パターン 5e スリット孔 6 接着シート 7 第3の基板 7b,7c 導体層 7d,7e 内層導体パターン 8 内層ソルダーレジスト 9 外層ソルダーレジスト 10 基板不要部分 11 キャビティ

Claims (5)

  1. 第1の絶縁樹脂基材の少なくとも一方の面にキャリヤ付銅箔よりなる導体層を有する基板のキャリヤ付銅箔に転写用パターンが形成された第1の基板を用意する工程と、
    第2の絶縁樹脂基材の一方の面に導体層を有し、他方の面に接着用シートが仮接着された接着層を有する第2の基板を用意する工程と、
    前記第1の基板の転写用パターンと前記第2の基板の接着層を対向させて貼り合わせ、加熱加圧をして仮接着した後、第1の基板と第2の基板を引き剥がして前記第2の基板の接着層に前記第1の基板の転写用パターンを転写する工程と、
    第3の絶縁樹脂基材の両面に導体層を有する基板の一方の導体層に内層導体パターンが形成された第3の基板を用意する工程と、
    前記第3の基板の内層導体パターン形成面と、前記第2の基板の転写パターン形成面とを対向するように位置合わせして積層し、加熱加圧することで前記接着層を介して前記第2の基板と前記第3の基板を一体に貼り合せる工程と、
    前記第3の基板に貼り合わせた前記第2の基板の外層にキャビティ形成エリアを囲む導体パターンを形成する工程と、
    前記第2の基板のキャビティ形成エリアを囲む外層導体パターンの内側端部に沿ってレーザー光を照射して当該レーザー光を遮蔽する遮蔽層となる前記転写パターンを底とする有底スリット溝を形成する工程と、
    前記スリット溝にエッチング液を流入させて底部に露出する前記転写パターンを除去する工程と、
    前記スリット溝に囲まれた基板不要部分を除去し、前記第3の基板の内層導体パターンが露出したキャビティを形成する工程と、を含むことを特徴とする回路基板の製造方法。
  2. 前記第2の基板と前記第3の基板とは、前記転写パターンが前記第3の基板に形成されたレジスト層から露出する内層導体パターンを覆って当該レジスト層と重ね合わせて前記接着層により接着されている請求項1記載の回路基板の製造方法。
  3. 前記第2の基板に前記外層導体パターンを形成する際に、外層となる導体層に塗布されたエッチングレジストに前記転写パターンの一部として形成されたアライメントマークを認識して前記外層導体パターンと前記スリット溝を形成するためのマスクパターンを焼き付け、エッチングにより外層となる導体層を除去してキャビティ形成エリアを囲む前記外層導体パターンを形成する請求項1又は請求項2記載の回路基板の製造方法。
  4. 前記第1の絶縁樹脂基材に形成される導体層としてキャリヤ付銅箔に代えてピール強度が1.0kN/m以下のプロファイルが小さい銅箔が用いられ、当該銅箔に前記転写用パターンが形成された前記第1の基板が用いられる請求項1乃至請求項3のいずれか1項記載の回路基板の製造方法。
  5. 前記第2の基板のキャビティ形成エリアの内側端部に前記レーザー加工に代えてルーターによるスリット加工を行って、前記転写パターンが露出した有底スリット溝を形成する請求項1乃至請求項4のいずれか1項記載の回路基板の製造方法。
JP2013142571A 2013-07-08 2013-07-08 回路基板の製造方法 Active JP5377792B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013142571A JP5377792B1 (ja) 2013-07-08 2013-07-08 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013142571A JP5377792B1 (ja) 2013-07-08 2013-07-08 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP5377792B1 true JP5377792B1 (ja) 2013-12-25
JP2015015426A JP2015015426A (ja) 2015-01-22

Family

ID=49955029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013142571A Active JP5377792B1 (ja) 2013-07-08 2013-07-08 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5377792B1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP2009158770A (ja) * 2007-12-27 2009-07-16 Kyocer Slc Technologies Corp 配線基板の製造方法
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法
JP2013520007A (ja) * 2010-02-12 2013-05-30 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302859A (ja) * 1994-04-29 1995-11-14 Ibiden Co Ltd 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
JP2009158770A (ja) * 2007-12-27 2009-07-16 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2013520007A (ja) * 2010-02-12 2013-05-30 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法

Also Published As

Publication number Publication date
JP2015015426A (ja) 2015-01-22

Similar Documents

Publication Publication Date Title
JP5855905B2 (ja) 多層配線基板及びその製造方法
KR100601493B1 (ko) 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법
JP4126052B2 (ja) プリント基板の製造方法および薄型プリント基板
US10237971B2 (en) Wiring board assembly and method for producing same
JP5526746B2 (ja) 多層基板の製造方法及び支持基板
JP4332162B2 (ja) 配線基板の製造方法
JP2004235323A (ja) 配線基板の製造方法
JP2007123902A (ja) リジッドフレキシブルプリント基板の製造方法
KR20120085673A (ko) 다층 배선기판
KR101125356B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2014197596A (ja) 多層配線基板及びその製造方法
TW201401942A (zh) 多層電路板及其製作方法
KR100619348B1 (ko) 무전해 니켈 도금을 이용한 패키지 기판의 제조 방법
TW201334647A (zh) 多層配線基板及其製造方法
JP6033872B2 (ja) 部品内蔵基板の製造方法
JP5302920B2 (ja) 多層配線基板の製造方法
JP2007173727A (ja) 配線基板の製造方法
TW201422088A (zh) 承載板及其製作方法
JP4085925B2 (ja) プリント基板の製造方法
JP5377792B1 (ja) 回路基板の製造方法
KR20190068421A (ko) 배선 기판 및 그 제조 방법
JP5302927B2 (ja) 多層配線基板の製造方法
TW201417663A (zh) 承載板的製作方法
KR20120097327A (ko) 다층 배선기판
JP2004087697A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250