JP3391996B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP3391996B2
JP3391996B2 JP33393496A JP33393496A JP3391996B2 JP 3391996 B2 JP3391996 B2 JP 3391996B2 JP 33393496 A JP33393496 A JP 33393496A JP 33393496 A JP33393496 A JP 33393496A JP 3391996 B2 JP3391996 B2 JP 3391996B2
Authority
JP
Japan
Prior art keywords
solder
semiconductor package
conductor portion
circuit board
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33393496A
Other languages
English (en)
Other versions
JPH10173093A (ja
Inventor
吉樹 武田
仁 宮下
武巳 町田
文夫 倉石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP33393496A priority Critical patent/JP3391996B2/ja
Publication of JPH10173093A publication Critical patent/JPH10173093A/ja
Application granted granted Critical
Publication of JP3391996B2 publication Critical patent/JP3391996B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体パッケージの
製造方法に関し、特に半導体素子を搭載するキャビティ
底面に金属からなる放熱板を設けた半導体パッケージの
製造方法に関する。
【0002】
【従来の技術】PPGA(Plastic Pin Grid Array)あ
るいはPBGA(Plastic Ball GridArray )あるいは
PLGA(Plastic Land Grid Array )等の半導体パッ
ケージ(一例としてPBGAを用いて説明する)は、図
17に示すようにガラス・エポキシ、ガラス・ポリイミ
ド、BTレジン等の電気的絶縁性を有する樹脂基板表面に
被着形成した銅箔等の導体層を配線パターンに形成した
回路基板を複数枚積層し、実装面に外部接続端子として
はんだボールが接合されて形成される。
【0003】この半導体パッケージ10の概要構造につ
いて図17を用いて説明する。積層された各樹脂基板1
2の略中央部には開口部14が設けられ、この開口部1
4が半導体素子を収納するためのキャビティ16を構成
する。各樹脂基板12の銅箔に対しエッチング処理を施
して、両面に導体層である配線パターン18が形成され
た回路基板20a、20bが形成される。ワイヤボンデ
ィングにより半導体素子と接続する配線パターン18の
ボンディング部は開口部14の周縁部近傍に形成され
る。回路基板20aに設ける開口部14は回路基板20
aを積層して積層体を形成した際に、各段の回路基板2
0aのボンディング部の領域が確保されるように回路基
板20aごとあらかじめ開口部14の開口面積を設定す
る。開口部14のサイズは回路基板20a、20bを積
層し、キャビティ16を形成した際にキャビティ16の
上方に位置するに従い大きくなる。
【0004】回路基板20a、20bは接着シート22
(プリプレグ)により他の回路基板と接着されている。
また、回路基板20aの表面にはレジスト(不図示)が
塗布されて当該表面が平坦化され、接着シート22によ
る基板同士の接着性を高めている。なお、接着シート2
2の材質によってはレジストを塗布せずに各回路基板2
0a、20bを接着することが可能である。
【0005】回路基板20bの外面には配線パターン1
8の一部として、外部接続端子(本例でははんだバン
プ)24を接続するためのランド26a、あるいはコン
デンサや抵抗体などの回路部品を接続するための接合部
26b、あるいは金属板からなる放熱板を取り付けるた
めの導体部26c等が形成されている。また、回路基板
20bの外面には、上記ランド26a、接合部26b、
導体部26cのみが露出するようにソルダーレジスト等
の保護膜28が設けられている。またボンディング部と
ランド26a、接合部26cなどは、スルーホール29
を介して電気的に導通されている。
【0006】そしてランド26aには外部接続端子24
が、また接合部26b、導体部26cには回路部品、放
熱板30がそれぞれ取り付けられている。ここで、放熱
板30を導体部26cに取り付ける方法について説明す
ると、まず導体部26cに熱硬化性接着剤32を塗布
し、位置決め機構を用いて放熱板30の中心がキャビテ
ィ16の中心と一致するように位置決めしながら放熱板
30を回路基板20b上に搭載する。その後、回路基板
20a、20bと放熱板30を加圧および加熱して熱硬
化性接着剤32を硬化させて、放熱板30を回路基板2
0bの導体部26c上に接合する。
【0007】しかしながら、熱硬化性接着剤32は保存
や製造時に厳格な管理を必要とし、手間がかかる等の理
由から、最近では熱硬化性接着剤32を用いないで、導
体部26c上に放熱板30を直接はんだ付けする方法が
採用されている。このはんだ付けによる放熱板30の導
体部26cへの取付方法について説明する。第1工程
は、はんだ付けを行う関係上、導体部26c以外へのは
んだの流れだしを防止するために予め回路基板20bの
外面にソルダーレジストを塗布するなどして保護膜28
を形成し、放熱板30の外形に合わせて導体部26cを
露出させておく。第2工程は、ディスペンサー等により
はんだペーストを露出した導体部26c上に塗布する。
【0008】第3工程は、塗布したはんだペースト上に
放熱板30を載置する。最後に、第4工程として、放熱
板30を載置した半導体パッケージ10を加熱し、はん
だにより放熱板30を半導体パッケージ10の導体部2
6c上に接合し、放熱板30の導体部26cへの取付工
程が終了する。このようにして製造された半導体パッケ
ージ10には、その後半導体素子34が接着剤36によ
り、キャビティ16の内底面にあたる放熱板30の搭載
領域Aに搭載される。
【0009】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体パッケージの製造方法には次の様な課題が
有る。半導体パッケージ10へのはんだペーストの塗布
工程や放熱板30の載置工程は半導体パッケージ10を
コンベア等で搬送しながら、搬送方向に沿って配置され
たロボット等により自動的に行われるのが一般的であ
る。しかし、搬送工程中には必ず多少の振動がコンベア
に生じ、その振動は搬送される半導体パッケージ10に
加わる。そしてこの振動によって、はんだペーストの塗
布領域や放熱板30を載置する位置が半導体パッケージ
10の導体部26c上でずれ、放熱板30を導体部26
cの中心位置にはんだ付けできない場合が生ずる。放熱
板30上には半導体メーカの社名等が印刷されることか
ら、これら半導体メーカでは放熱板30の接合位置精度
に厳格な基準を設ける場合が多く、ずれが大きいと半導
体パッケージ10の歩留りが低下するという課題が生ず
る。
【0010】従って、本発明は上記課題を解決すべくな
され、その目的とするところは、放熱板の接合に自動化
が容易なはんだシートを用いながら、しかも放熱板の接
合位置精度を確保可能な半導体パッケージの製造方法を
提供することにある。
【0011】
【課題を解決するための手段】本発明は上記課題を解決
するために、請求項1記載の半導体パッケージの製造方
法は、開口部が設けられた回路基板の片面に、前記開口
部を閉塞する放熱板がはんだを介して前記開口部の周縁
に設けた導体部に接合されて半導体素子を搭載するキャ
ビティが形成された半導体パッケージの製造方法におい
て、前記回路基板の片面をソルダーレジストで被覆し
て、外縁形状が枠体状に形成されたはんだシートの外縁
状よ若干大き目となるように前記導体部を露出
、該導体部の外縁より内方に載置したはんだシート
上に前記放熱板を載置して加熱することにより放熱板を
接合することを特徴とする。この方法によれば、搬送工
程中にはんだシートが導体部上でずれようとしても、は
んだシートを囲むソルダーレジストの内壁面によっては
んだシートの大きな移動が規制されるため、はんだシー
トのずれを所定の基準範囲内に抑えることが可能とな
る。
【0012】また、請求項2記載の半導体パッケージの
製造方法は、開口部が設けられた回路基板の片面に、前
記開口部を閉塞する放熱板がはんだを介して前記開口部
の周縁に設けた導体部に接合されて半導体素子を搭載す
るキャビティが形成された半導体パッケージの製造方法
において、外縁形状を枠体状に形成したはんだシートの
外縁部に係合片を立設し、前記回路基板の片面をソルダ
ーレジストで被覆して、外縁形状が枠体状に形成され
はんだシートの外縁形状よ若干大き目となるように
前記導体部を出し、該導体部の外縁よりも内方に前
係合片を上にして載置したはんだシート上に前記放熱板
を前記係合片に係合させて載置して加熱することによ
熱板を接合することを特徴とする。この方法によれ
ば、請求項1記載の半導体パッケージの製造方法と同様
に導体部上でのはんだシートのずれを減少させることが
可能であると共に、さらにはんだシート上での放熱板の
移動も係合片によって規制されるため、導体部に対する
放熱板のずれも所定の基準範囲内に抑えることが可能と
なり、放熱板の接合位置精度を十分に確保できる。
【0013】また、請求項3記載の半導体パッケージの
製造方法は、開口部が設けられた回路基板の片面に、前
記開口部を閉塞する放熱板がはんだを介して前記開口部
の周縁に設けた導体部に接合されて半導体素子を搭載す
るキャビティが形成された半導体パッケージの製造方法
において、前記回路基板の片面をソルダーレジストで被
覆して、外縁形状が枠体状に形成されたはんだシートの
外縁形状よ若干大き目となるように前記導体部を
出し、前記はんだシートと前記放熱板を一体化し、前
記導体部に前記放熱板を前記はんだシートを介して載置
して加熱することにより、放熱板を接合することを特徴
とするこの方法によれば、請求項1記載の半導体パッケ
ージの製造方法と同様に導体部上でのはんだシートのず
れを減少させることが可能であり、さらにはんだシート
と放熱板が一体に形成されていることから、導体部に対
する放熱板のずれも所定の基準範囲内に抑えることが可
能となり、放熱板の接合位置精度を十分に確保できる。
【0014】はんだシートと前記放熱板の一体化の具体
的な手段としては、はんだシートと前記放熱板をスポッ
ト溶接により一体化してもよいし、また前記はんだシー
トと前記放熱板とを、前記はんだシートの縁部に係合
片を立設し、前記係合片を放熱板の側面に係合すること
により一体化るようにしてもよい。
【0015】
【発明の実施の形態】以下、本発明に係る半導体パッケ
ージの製造方法の好適な実施の形態を添付図面に基づい
て詳細に説明する。なお、半導体パッケージの一例とし
てPLGAについて説明する。 (第1の実施の形態)この半導体パッケージの製造方法
について図1〜図8を用いて説明する。なお、従来例と
同じ構成については同じ符号を付す。図1は導体層とし
て銅箔を両面に被着形成した両面銅張樹脂基板を用いて
半導体パッケージを形成する際に使用する回路基板を作
製する方法を示す。図1(a) は銅箔11を両面に被着形
成した樹脂基板12の断面図を示す。14は半導体素子
を収納するキャビティ16を形成するため樹脂基板12
に設けた開口部である。樹脂基板12はガラス・エポキ
シ、ガラス・ポリイミド、BTレジンといった電気的絶
縁性を有する樹脂材を基材としている。
【0016】図1(b) はこの樹脂基板12に対しエッチ
ング処理を施して、両面に配線パターン18を形成した
回路基板20aを形成した状態を示す。配線パターン1
8は銅箔11の表面にレジストを塗布し、形成すべきパ
ターンにしたがって露光してレジストパターンを形成
し、レジストが被覆された部位以外の銅箔11をエッチ
ングして除去することによって形成される。
【0017】ワイヤボンディングにより半導体素子と接
続する配線パターン18のボンディング部はこの開口部
14の周縁部近傍に形成される。回路基板20aに設け
る開口部14は回路基板20aを積層して積層体を形成
した際に、各段の回路基板20aのボンディング部の領
域が確保されるように回路基板20aごとあらかじめ開
口部14のサイズを設定する。開口部の開口面積は回路
基板20aを積層しキャビティ16を形成した際にキャ
ビティ16の上方に位置するに従い大きくなる。
【0018】銅箔11をエッチングして配線パターン1
8を形成した後、配線パターン18のボンディング部を
保護する保護被膜を形成する。この例では回路基板20
aの上面に感光性レジスト40を塗布し(図1(c) )、
感光性レジスト40を露光して配線パターン18のボン
ディング部以外の感光性レジスト40を溶解除去するこ
とにより保護被膜40aを形成する。図1(d) は配線パ
ターン18のボンディング部に保護被膜40aが形成さ
れた状態を示す。なお、この工程はボンディング部を保
護する必要性が低い場合には必ずしも行わなくともよ
い。
【0019】回路基板20aは接着シート22(プリプ
レグ)を各層間に挟んで接着するから、回路基板20a
の下面にはとくに保護被膜40aを設けなくともよい。
保護被膜40aは配線パターン18のボンディング部を
保護するとともに、最終的には除去して本来の配線パタ
ーン18の表面を露出させるためのものである。したが
って、ここで使用している感光性レジスト40はアルカ
リ溶剤等によって後工程で簡単に除去できるものを使用
するのがよい。
【0020】配線パターン18のボンディング部を保護
被膜40aで被覆した後、回路基板20aの両面にレジ
スト42を塗布し、回路基板20aの表面を平坦面にす
る(図1(e) )。レジスト42は配線パターン18を形
成したことによって回路基板20aの両面に生じた凹凸
をならすように所定の厚さで塗布する。レジスト42は
印刷法等で塗布するが、配線パターン18のボンディン
グ部は保護被膜40aで被覆してあるから、レジスト4
2を塗布する際にボンディング部にレジスト42が付着
することが防止できて好適である。レジスト42にはソ
ルダーレジストなどが用いられる。
【0021】本例で回路基板20aの表面にレジスト4
2を塗布するのは、回路基板20aの表面を平坦面にす
ることで接着シート22のキャビティ内への流れ出しを
抑え、また基板間(層間)のボイドを防いで基板が確実
に接着され積層されるようにするためである。なお、接
着シート22の材質によってはレジスト42を塗布せず
に各基板を接着することが可能である。したがって、回
路基板20aにレジスト42を塗布する工程は必須の工
程ではない。
【0022】次に、上記のようにして作製した回路基板
20aを基板の各層間に接着シート22を挟んで複数枚
貼り合わせて積層体を形成する。図2は回路基板20a
を2枚貼り合わせた状態を拡大して示す。基板の積層体
を形成する場合は、積層体の最外部の基板については開
口部14を有しない基板20bを使用し、基板20bで
回路基板20aを挟み4層構造とすることによってキャ
ビティ16が密閉されるようにする。
【0023】本実施形態では接着シート22としてプリ
プレグと呼ばれるシート材を使用した。プリプレグはガ
ラス繊維を接着剤でシート状に固めたもので、プリプレ
グを回路基板20aの間および回路基板20aと回路基
板20bとの間に挟み、真空中で加圧しつつ一定時間加
熱することによって完全に接着剤が硬化し一体化された
積層体を得ることができる。なお、各回路基板20a、
20bを積層して加熱加圧する際に、キャビティ16内
にキャビティ形状をした中子を入れておくと均一に加圧
できる。
【0024】配線パターン18のボンディング部を被覆
する保護被膜40aはこの積層体を貼り合わせて一体形
成する工程において、接着シート22から流れ出す接着
剤の流れ止めとして作用し、ボンディング部に接着剤が
付着することを防止する。また、接着シート22と回路
基板20aを位置合わせして重ね合わせるといった工程
中に接着シート22から微小な破片(ガラス繊維片な
ど)が配線パターン18上に落ちる場合があるが、この
ような場合でもボンディング部が保護被膜40aで被覆
されているからボンディング部が汚れることを防止する
ことができる。
【0025】図3〜図5は配線パターン18とランド2
6aとを接続する接続部を形成する工程を示す。図3は
接続部の形成位置に貫通孔(スルーホール)44をあけ
た状態を示す。貫通孔44は積層体にドリル加工を施し
て穿設することができる。なお、回路基板20aの配線
パターン18はこのスルーホールと導通をとるか否か、
あらかじめ設定されてパターンが形成されている。
【0026】次に、無電解銅めっきを施し、貫通孔44
の内壁面および基板20bの外面の銅箔11部分に無電
解銅めっき被膜46を形成し、さらに電解銅めっきを施
して、前記無電解銅めっき被膜46および貫通孔44の
内壁面に電解銅めっき被膜48を形成する。図4は無電
解銅めっきおよび電解銅めっきを施した後の状態を示
す。なお、図4では図示はされていないが、貫通孔44
の内壁面と同様に、基板20bの外面の銅箔11部分と
電解銅めっき被膜48との間にも無電解銅めっき被膜4
6が形成されてる。
【0027】この状態から、次に、基板20bの外面の
導体層である電解及び無電解銅めっき被膜48と銅箔1
1とをエッチングして配線パターンを形成する(図
5)。基板20bの外面に形成する配線パターンとして
ははんだボールなどの外部接続端子が接合されるランド
26a、あるいはコンデンサや抵抗体などの電子部品を
接続するための接合部26b、あるいは放熱板30を取
り付けるための枠状の導体部26c等がある。本実施の
形態では図5に示すようにこの導体部26cの内周縁
を、後の工程において基板20bにあけられてキャビテ
ィ16の一部を構成する開口部14の開口縁から所定距
離D後退するように形成している。この所定距離(後退
距離とも言う)Dとは一例として 0.1〜0.2 ミリメート
ル 程度であるが、現在の開口部14をあけるルーター
等の開口部加工機の加工精度や配線パターンのパターニ
ング精度を考慮すればミクロン単位での距離設定が可能
である。なお、導体部26cの大きさを開口部14の開
口縁と一致させる構成としてもよい。
【0028】以上の如く、積層体に貫通孔44を形成す
る工程、無電解銅めっきおよび電解銅めっきを施す工
程、電解及び無電解銅めっき被膜48と銅箔11をエッ
チングして配線パターンを形成する工程では、積層体の
内部の回路基板20aは完全に外部から遮断されてい
る。したがって、回路基板20aの配線パターン18
(主にキャビティ16内に露出したワイヤボンディング
部)はめっき液やエッチング液で侵されるといった心配
がまったくない。
【0029】次に、上記のランド26a、電子部品を接
続するための接合部26b、銅等の金属板からなる放熱
板30を取り付けるための導体部26cを除くパッケー
ジの外面にソルダーレジスト等の保護膜28を設けた
後、キャビティ16を密閉していた基板20bにルータ
ー等を用いて開口部14をあけ、キャビティ16を開口
させる。図6は両外層の基板20bを開口部あけしてキ
ャビティ16を開口させた状態である。
【0030】なお、配線パターン18のボンディング部
に保護被膜40aを形成する工程を行った場合には、基
板20bを開口部あけした状態で、回路基板20aの配
線パターン18のボンディング部には保護被膜40aが
形成されているから、アルカリ溶剤等の溶剤を用いて保
護被膜40aを除去し、ここではじめてキャビティ16
内の配線パターン18を露出させる。保護被膜40aは
溶剤で簡単に溶解除去することができ、回路基板20a
の配線パターン18や他の導体部等に悪影響を与えずに
取り除くことができる。
【0031】ボンディング部と半導体素子との電気的接
続を確実にするため、ボンディング部に下地ニッケルめ
っきと金めっき50を施す。なお、この下地ニッケルめ
っきと金めっき50は配線パターン18と導通するラン
ド26a、接合部26b、導体部26cなどの部分にも
形成される。
【0032】図7は、上記工程後、放熱板30、電子部
品52をはんだにより取り付けた状態を示す。こうし
て、回路基板20a、20bを多層形成し、放熱板30
を取り付けた半導体パッケージが得られる。なお、放熱
板30は銅板の表面にニッケルめっきまたはニッケルめ
っきと金めっきが施されて成る。
【0033】ここで、放熱板30を導体部26cに取り
付ける手順について説明する。第1工程は、はんだ付け
を行う関係上、導体部26c以外へのはんだの流れだし
を防止するために、従来例と同様に予め回路基板20b
の外面にソルダーレジストを塗布したり張り付けるなど
して保護膜28を形成し、放熱板30の形状に合わせて
導体部26cを露出させておく。ここで本実施の形態の
特徴点は、従来例と異なり図9に示すように、枠状のは
んだシート56を用いると共に回路基板20bの片面の
開口部14の周囲に導体層の一部を露出して形成する導
体部26cは、外周縁(つまり保護膜28の内壁面28
a)が枠状のはんだシート56の外縁形状と略同一形状
で、かつはんだシート56の外縁寸法より若干大きくな
るようにし、つまり導体部26cの外縁とはんだシート
56との間に隙間Eを設ける点にある。なお、この隙間
Eにより、放熱板30側面にはんだがメニスカス形状を
形成しやすくなり、確実な接合が可能となる。これによ
り、後述するように導体部26c上に載置されたはんだ
シート56が半導体パッケージ10の搬送工程中に導体
部26c上で移動しようとしても保護膜28の内壁面2
8aで規制されて、大きくずれることはなくなる。ま
た、ずれ量は隙間Eの距離を適宜設定することによって
所定の基準範囲内に抑えることが可能となる。ソルダー
レジストを用いた保護膜28の厚みは、通常は20ミクロ
ン程度であるが、はんだシート56の移動を規制するに
は十分な厚さである。
【0034】第2工程は、図10に示すように、枠状の
はんだシート56を導体部26c上に載置する。なお、
この時はんだシート56と導体部26cとの間にフラッ
クスを塗布する場合もある。上述したように、半導体パ
ッケージ10の搬送工程中でもはんだシート56は保護
膜28の内壁面28aで移動が規制されて、大きくずれ
ることはないが、フラックスを塗布してはんだシート5
6を固着することにより、はんだシート56のずれはよ
り確実に防ぐことが可能である。図13は図10のF−
F断面図である。第3工程は、図11に示すように、は
んだシート56上に放熱板30を載置する。なお、この
際に、はんだシート56上で放熱板30が滑ってずれる
ことを防止するため、はんだシート56と放熱板30と
の間にフラックス58を塗布して予備加熱するとよい。
フラックス58はその成分にもよるが、一般的にはんだ
シート56の溶融温度に達しない温度、例えば150°
程度の温度に予備加熱することにより粘性が高まる特性
を持つ。よって、この程度の温度まで一旦加熱すること
により、高まった粘性ではんだシート56上での放熱板
30の位置ずれを抑制できる効果がある。
【0035】最後に、第4工程として、図12のように
放熱板30を載置した半導体パッケージ10をはんだシ
ート56の溶融温度以上に加熱し、はんだシート56を
溶かして放熱板30を半導体パッケージ10の導体部2
6c上に接合し、放熱板30の導体部26cへの取付工
程が終了する。なお、図14ははんだシート56を溶か
す前の図12のG−G断面図である。
【0036】ここではんだシート56としては、すず:
鉛の組成比が9:1から成るはんだ、すず:鉛の組成比
が6:4から成るはんだ、さらには金系合金はんだ(Au
-In,Au-Sn,Au-Ge,Au-Si )等が使用される。また、はん
だシート56が溶融し、固まる経過において、はんだが
有するセルフアライメント機能により放熱板30は導体
部26cの配置に均等に位置合わせするようにはんだ5
4上を移動し、その後固定される。このため、従来の樹
脂性接着剤を用いて放熱板30を接着する場合と比べて
位置決め機構を用いて放熱板を位置決めしつつ導体部2
6c上に載置することが不要となり、作業性が向上す
る。
【0037】さらに、はんだシート56を図10に示す
ように露出部としての導体部26cの外縁、つまり保護
膜28の内壁面28aに近い位置に配置され、かつ開口
部14との間を離間するような幅狭な枠体形状としてお
くと、融けたはんだが導体部26cや放熱板30のよう
な金属材料の表面に沿って、当該金属材料の濡れ性によ
り薄く広がる際に、その広がり方向が一律に開口部14
方向となるため、導体部26cと放熱板30との間に気
泡(ボイド)が生じにくいという効果もある。また、は
んだは金属材料の無い領域には広がらないという性質を
有している。このため、搭載領域A側へのはみ出し量
は、図7や図8に示す基板20bにあけられた開口部1
4の開口縁から導体部26cまでの後退距離Dを変える
ことにより、正確にコントロールすることができ、予め
設定されている所定の許容範囲内に確実におさめること
も可能となる。
【0038】また、上述したように導体部26cには下
地ニッケルめっきと金めっきが施され、放熱板30は銅
材の表面にニッケルめっきが施されている。ここで、は
んだに対する濡れ性は金めっきの方がよいため、導体部
26cと放熱板30との間に塗布されたはんだ54はよ
り濡れ性の高い金めっきが施された導体部26cの形成
位置によってその延出する位置をコントロールできるの
である。なお、放熱板30の表面に施すめっきの種類と
しては、上述したように導体部26cと同じ金めっきで
も良いし、またパラジウムめっきでも良い。このような
表面処理により、はんだの濡れ性が向上し、放熱板30
と回路基板20b間のボイド発生を軽減することが可能
となる。
【0039】また、はんだ54は樹脂性接着剤と異な
り、端部形状が図8に示すように金属材料と接する部分
が先端に向かうに従って薄くなる(メニスカス形状)た
め、仮に放熱板30上の先端が許容範囲を越えて突出し
た場合でもその突出部分の厚さは非常に薄く、半導体素
子34を搭載するのに支障は生じないというメリットも
ある。また、はんだ54は冷蔵庫を用いて保存したり、
また使用時の加圧力や加熱温度等を厳格に管理する必要
がなく、取扱いが簡単であるというメリットもある。ま
た、はんだ54の接着力は熱硬化性接着剤よりも強く、
また熱伝導率も高いために熱の放散性も高くなるという
効果もある。
【0040】(第2の実施の形態)半導体パッケージの
基本構成は第1の実施の形態と略同じであるが、本実施
の形態の特徴点は、導体部26c上に載置されたはんだ
シート56が半導体パッケージ10の搬送工程中に導体
部26c上で移動しようとしても保護膜28の内壁面2
8aで規制されて、大きくずれることはないという点を
利用し、図15に示すようにはんだシート56の外縁部
に係合片60を起立させて設け、導体部26c上にはん
だシート56を係合片60を上にして載置し、はんだシ
ート56上に放熱板30を係合片60間に収容されるよ
うに載置する点にある。
【0041】この方法によれば、第1の実施の形態と同
様に導体部26c上でのはんだシート56のずれを減少
させることが可能であると共に、さらにはんだシート5
6上での放熱板30の移動も係合片60によって規制さ
れるため、結果として導体部26cに対する放熱板30
のずれも所定の基準範囲内に抑えることが可能となり、
放熱板30の接合位置精度を十分に確保できる。
【0042】(第3の実施の形態)半導体パッケージの
基本構成は第2の実施の形態と略同じであるが、本実施
の形態の特徴点は、はんだシート56と放熱板30を一
体化し、導体部26c上に放熱板30をはんだシート5
6を下にして載置する点である。このように、はんだシ
ート56と放熱板30を一体化することによって、導体
部26c上に載置されたはんだシート56が半導体パッ
ケージ10の搬送工程中に導体部26c上で移動しよう
としても保護膜28の内壁面28aで規制され、結果と
してはんだシート56に一体化された放熱板30の導体
部26cに対する位置ずれも所定の基準範囲内に抑える
ことが可能となる。図16においては、一体化の一例と
して、はんだシート56の外縁部に係合片60を起立さ
せて設け、係合片60を放熱板30の側面と係合させる
ことで一体化させた場合を示している。また、この他、
はんだシート56と放熱板30をスポット溶接により一
体化させるようにしても良い。
【0043】上記実施形態では一例としてPLGAを用
いて説明したが、外部接続端子24としてはんだボール
を使用したPBGAや外部接続端子24としてリードピ
ンを使用したPPGAにも適用できる。
【0044】
【発明の効果】本発明に係る請求項1記載の半導体パッ
ケージの製造方法によれば、搬送工程中にはんだシート
が導体部上でずれようとしても、はんだシートを囲むソ
ルダーレジストの内壁面によってはんだシートの大きな
移動が規制されるため、はんだシートのずれを所定の基
準範囲内に抑えることが可能となる。また、請求項2か
ら請求項5記載の半導体パッケージの製造方法によれ
ば、さらにはんだシート上での放熱板の移動も規制で
き、導体部に対する放熱板のずれも所定の基準範囲内に
抑えることが可能となり、放熱板の接合位置精度を十分
に確保できるという効果を奏する。
【図面の簡単な説明】
【図1】半導体パッケージの製造に用いる回路基板の製
法を示す説明図である。
【図2】基板を積層した積層体の断面図である。
【図3】基板の積層体に貫通孔を設けた状態の断面図で
ある。
【図4】貫通孔にめっきを施した状態の断面図である。
【図5】基板の電解銅めっき被膜および銅箔をパターン
形成した断面図である。
【図6】基板を開口部あけ加工してキャビティを開口さ
せた状態の断面図である。
【図7】半導体パッケージの断面図である。
【図8】図7中の一点鎖線で囲まれた導体部26cと放
熱板30との接着部分の拡大図である。
【図9】露出部(導体部26c)を形成した状態の半導
体パッケージの断面図である。
【図10】半導体パッケージの導体部26cにはんだシ
ート56を載置した状態を示す平面図である。
【図11】図10のはんだシート56に放熱板30を載
置する状態を示す平面図である。
【図12】図10のはんだシート56に放熱板30を載
置した状態を示す平面図である。
【図13】図10のF−F断面図である。
【図14】図12のG−G断面図である。
【図15】はんだシート56に係合片60を設けて係合
片60間に放熱板30を載置した状態を示す半導体パッ
ケージの断面図である。
【図16】はんだシート56と放熱板30を係合片60
により一体化して載置した状態を示す半導体パッケージ
の断面図である。
【図17】従来の半導体パッケージの断面図である。
【符号の説明】
11 銅箔 14 開口部 16 キャビティ 18 配線パターン 20a 回路基板 20b 回路基板 22 接着シート 26c 導体部 28 ソルダーレジスト等の保護膜 30 放熱板 50 金めっき 54 はんだ 56 はんだシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉石 文夫 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (56)参考文献 特開 平5−13963(JP,A) 特開 平5−283554(JP,A) 特開 平8−330487(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 23/40

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 開口部が設けられた回路基板の片面に、
    前記開口部を閉塞する放熱板がはんだを介して前記開口
    部の周縁に設けた導体部に接合されて半導体素子を搭載
    するキャビティが形成された半導体パッケージの製造方
    法において、 前記回路基板の片面をソルダーレジストで被覆して、外
    縁形状が枠体状に形成されたはんだシートの外縁形状よ
    若干大き目となるように前記導体部を露出し、 該導体部の外縁より内方に載置したはんだシート上に
    前記放熱板を載置して加熱することにより放熱板を接合
    することを特徴とする半導体パッケージの製造方法。
  2. 【請求項2】 開口部が設けられた回路基板の片面に、
    前記開口部を閉塞する放熱板がはんだを介して前記開口
    部の周縁に設けた導体部に接合されて半導体素子を搭載
    するキャビティが形成された半導体パッケージの製造方
    法において、外縁形状を 枠体状に形成したはんだシートの外縁部に係
    合片を立設し、 前記回路基板の片面をソルダーレジストで被覆して、外
    縁形状が枠体状に形成されたはんだシートの外縁形状よ
    若干大き目となるように前記導体部を露出し、 該導体部の外縁よりも内方に前記係合片を上にして載置
    たはんだシート上に前記放熱板を前記係合片に係合さ
    せて載置して加熱することにより放熱板を接合すること
    を特徴とする半導体パッケージの製造方法。
  3. 【請求項3】 開口部が設けられた回路基板の片面に、
    前記開口部を閉塞する放熱板がはんだを介して前記開口
    部の周縁に設けた導体部に接合されて半導体素子を搭載
    するキャビティが形成された半導体パッケージの製造方
    法において、 前記回路基板の片面をソルダーレジストで被覆して、外
    縁形状が枠体状に形成されたはんだシートの外縁形状よ
    若干大き目となるように前記導体部を露出し、 前記はんだシートと前記放熱板を一体化し、 前記導体部に前記放熱板を前記はんだシートを介して載
    置して加熱することにより、放熱板を接合することを特
    徴とする半導体パッケージの製造方法。
  4. 【請求項4】 前記はんだシートと前記放熱板とを、
    ポット溶接により一体化ることを特徴とする請求項3
    記載の半導体パッケージの製造方法。
  5. 【請求項5】 前記はんだシートと前記放熱板とを前記
    はんだシートの外縁部に係合片立設 記係合片が放熱板の側面と係合することにより一体化
    ることを特徴とする請求項3記載の半導体パッケージ
    の製造方法。
JP33393496A 1996-12-13 1996-12-13 半導体パッケージの製造方法 Expired - Fee Related JP3391996B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33393496A JP3391996B2 (ja) 1996-12-13 1996-12-13 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33393496A JP3391996B2 (ja) 1996-12-13 1996-12-13 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH10173093A JPH10173093A (ja) 1998-06-26
JP3391996B2 true JP3391996B2 (ja) 2003-03-31

Family

ID=18271614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33393496A Expired - Fee Related JP3391996B2 (ja) 1996-12-13 1996-12-13 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3391996B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013008415A1 (ja) * 2011-07-08 2013-01-17 パナソニック株式会社 配線基板および立体配線基板の製造方法

Also Published As

Publication number Publication date
JPH10173093A (ja) 1998-06-26

Similar Documents

Publication Publication Date Title
US7420282B2 (en) Connection structure for connecting semiconductor element and wiring board, and semiconductor device
KR100718172B1 (ko) 전자 디바이스 및 전자 디바이스 밀봉 방법 및 전자디바이스 접속 방법
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
JP3541491B2 (ja) 電子部品
JP2833996B2 (ja) フレキシブルフィルム及びこれを有する半導体装置
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
US7619317B2 (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20050263887A1 (en) Circuit carrier and fabrication method thereof
KR100285116B1 (ko) 반도체패키지의제조방법
WO2007063954A1 (ja) 回路装置および回路装置の製造方法
JP2006024889A (ja) Bgaパッケージおよびその製造方法
KR100315138B1 (ko) 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법
KR20010060304A (ko) 전자기판, 전도성 소자의 형성방법 및 3차원 회로의형성방법, 칩-스케일 패키지의 형성방법, 웨이퍼 레벨패키지의 형성방법, ic 칩/리드 프레임 패키지의형성방법 및 칩-온-플렉스 패키지의 형성방법
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
US6081426A (en) Semiconductor package having a heat slug
US5905634A (en) Semiconductor package having a heat slug
US20110100549A1 (en) Method for manufacturing component-embedded module
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JPH07231165A (ja) 多層配線基板及びその製造方法
JP3391996B2 (ja) 半導体パッケージの製造方法
JP3382516B2 (ja) 半導体パッケージ
JP3455686B2 (ja) 半導体パッケージの製造方法
WO2018030262A1 (ja) モジュール部品の製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2669286B2 (ja) 複合リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090124

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100124

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110124

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120124

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130124

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140124

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees