JPH07231165A - 多層配線基板及びその製造方法 - Google Patents

多層配線基板及びその製造方法

Info

Publication number
JPH07231165A
JPH07231165A JP6040463A JP4046394A JPH07231165A JP H07231165 A JPH07231165 A JP H07231165A JP 6040463 A JP6040463 A JP 6040463A JP 4046394 A JP4046394 A JP 4046394A JP H07231165 A JPH07231165 A JP H07231165A
Authority
JP
Japan
Prior art keywords
wiring board
layer
multilayer
manufacturing
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6040463A
Other languages
English (en)
Other versions
JP2833642B2 (ja
Inventor
Mamoru Onda
護 御田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP6040463A priority Critical patent/JP2833642B2/ja
Publication of JPH07231165A publication Critical patent/JPH07231165A/ja
Application granted granted Critical
Publication of JP2833642B2 publication Critical patent/JP2833642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 スルーホールにより両面配線基板のエリア
損失を減少させ、各両面配線基板同士の機械的及び電気
的接合を同時に行うことができるようにする。 【構成】 複数の両面配線基板同士を機械的及び電気的
に接合するためのAu−Sn接合層を有する、複数の両
面配線基板を積層したLSI等の半導体装置を搭載する
ための多層配線基板及びその製造方法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線基板及びその
製造方法に関し、特に、エリア損失が少なく、かつ、小
型化された高密度の多層配線基板及びその製造方法に関
する。
【0002】
【従来の技術】一般に、多層配線基板は、以下のように
製造される。まず、片面配線板をホトケミカルエッチン
グ法により形成し、それをプリプレグ(resin P
REimPREGnated glass clot
h)材を用いて貼り合わせ、何層かの積み重ね基板とす
る。ここで、プリプレグ材とは、ガラス繊維で織った布
に半硬化のエポキシ樹脂を含浸させた貼り合わせ用の材
料である。半硬化(Bステージと言う。)であるため接
着性を持ち、多層配線板の積み重ねに多く用いられる。
ポリイミド系プリプレグ、エポキシ系プリプレグが主で
ある。
【0003】その後、積み重ねられた各層を電気的に接
続する。すなわち、電気的に接続させたい各層の部分に
ドリルでスルーホールを形成し、そのスルーホールに銅
めっきを施して電気的に導通させることによって多層配
線基板が製造される。
【0004】ところで、近年、LSIパッケージの小型
化を目指してより端子ピッチが狭小化されているため、
上述のように製造される多層配線基板の密度は年々向上
している。また、狭ピッチ小型パッケージを搭載するた
めに用いられる配線基板は、端子ピッチを詰めるだけで
なく、各LSIパッケージ間の間隔を詰めることまで要
求されている。なぜなら、搭載されるLSIパッケージ
が小型化されるだけでは電子機器全体の小型化を達成す
ることは困難であるため、配線基板もより小型化するこ
とが必要だからである。このような小型配線基板に搭載
される半導体装置は、別名、半導体モジュールとも呼ば
れている。
【0005】
【発明が解決しようとする課題】しかしながら、上記製
造方法においては、スルーホールを最終段階で開けるた
め、スルーホールの数が多くなり、実質的に配線引回し
に使用される基板の有効面積が減少する(エリア損失)
という問題点がある。なぜなら、例えば、基板4層を配
線する場合において、1層目と2層目とを連結する場
合、連結が必要とされない3層目及び4層目にもスルー
ホールが開いてしまうからである。このことは、基板の
層数が多い程問題となる。
【0006】したがって、本発明の目的は、スルーホー
ルにより両面配線基板のエリア損失を減少させ、各両面
配線基板同士の機械的及び電気的接合を同時に行うこと
ができる多層配線基板及びその製造方法を提供すること
にある。
【0007】
【課題を解決するための手段】本発明においては、上記
課題を解決するため、複数の配線基板同士を機械的及び
電気的に接合するためのAu−Sn接合層を有すること
を特徴とする多層配線基板を提供する。
【0008】なお、上記配線基板に、ガラス繊維で織っ
た布にポリイミドを含浸させたプリプレグ(Resin
Preimpregnated Glass Clo
th)を用いること、上記Au−Sn接合層は、特に、
配線基板の接合面の外周部分に複数設けられ、複数の配
線基板同士を機械的に接合すること、上記配線基板の最
上層又は最下層の非積層面に、クロムめっき銅板を設け
ること、及び上記配線基板は、両面に配線パターンを有
した両面配線基板を用いることにしても良い。
【0009】また、本発明においては、複数の配線基板
を個別に製造する工程と、複数の配線基板をAu−Sn
接合法を用いることによって機械的及び電気的に接合し
て多層化する工程を有することを特徴とする多層配線基
板の製造方法を提供する。
【0010】更に、本発明は、複数の配線基板を個別に
製造する工程と、複数の配線基板の配線パターン上にA
u層を形成する工程と、接合される配線基板のうち、一
方の配線基板の接合面に形成されたAu層の所定の部分
にSn層を形成する工程と、複数の配線基板を重ね合わ
せて加熱・加圧して、複数の配線基板同士を機械的及び
電気的に接合して多層化する工程を有することを特徴と
する多層配線基板の製造方法を提供する。
【0011】なお、上記Au層及びSn層をめっきで形
成することができ、上記Sn層をAu─Sn合金粉末を
含有するペーストで、AuとSnの粉末を含有するペー
ストで、Au─Sn合金箔で、又はSn箔で形成するこ
とができる。また、Au─Sn接合層の組成は、配線基
板が有機材料の場合、1〜40重量%Au─Snが好ま
しく、配線基板がセラミックの場合、82重量%Au─
Snが使用できる。更に、接合条件は、1〜40重量%
Au─SnのようなAu─Sn状態図における低Au側
の領域を使用する場合は230〜250℃、82重量%
Au─Snのような高Au領域を使用する場合は320
〜340℃が好ましい。接合時間は、使用基板の材質、
厚さ、層数等により最適時間は異なる。
【0012】
【実施例1】以下に、本発明の一実施例を図面を参照し
つつ詳細に説明する。図1には、本実施例における多層
配線基板が示されている。この多層配線基板は、3つの
両面配線基板1からなる。各両面配線基板1は、表面と
裏面に配線パターンを有し、両配線パターンは、配線基
板に形成されたスルーホール内表面に施されたスルーホ
ール銅めっき6によって電気的に接続されている。そし
て、多層配線基板は、上記両面配線基板1が積層され、
表面配線パターン2と、層間配線パターン3と、裏面配
線パターン4と、各両面配線基板1を機械的及び電気的
に接合するAu−Sn接合層5とを有している。
【0013】以下に、上記多層配線基板の製造方法を説
明する。まず、複数の両面配線基板1を個々に製造す
る。ここで、両面配線基板の初期材料として用いられる
材料は、銅貼ガラスエポキシ板、銅貼ガラスホリイミド
板又は厚膜配線印刷セラミック板等のいずれでも良い。
【0014】多層配線基板の最上部に置かれる両面配線
基板1の表面配線パターン2には、狭ピッチLSIパッ
ケージを搭載することができるように、例えば、0.3
mmピッチ、300ピン相当の微細端子と、これらを連
結するための配線引回しが形成されている。なお、上記
配線引回しは、表面配線パターン2だけでは十分でない
ため、層間配線パターン3を用いて更に引き回される。
最上部に置かれる両面配線基板1以外の両面配線基板1
についても、同様に配線パターンが形成され、これら表
面配線パターン2と層間配線パターン3は、両面配線基
板1の必要な個所にスルーホールを設け、そのスルーホ
ール内の表面にスルーホール銅めっき6を施すことによ
って電気的に接続される。
【0015】次に、上記のようにして製造された各両面
配線基板1は、以下のように接合される。図2には、多
層配線基板の接合部の拡大図が示されている。この図2
には図示されていないが、予め各両面配線基板1の各配
線パターン上には、0.1〜1.0μmの厚さのAuめ
っきが、無電解めっき及び電気めっきの両方法を用いる
ことによって施されている。このAuめっきは、微細な
銅配線パターンの耐食性を向上させることを目的とし
て、超高密度のモジュール基板に多用されている。ま
た、Auめっきは、表面配線パターン3上にワイヤボン
ディング法によりLSIを搭載すること及びTAB法に
よりLSIを接続することにも最適の表面処理方法であ
るとして用いられる。
【0016】そして、両面配線基板1の接合面の一方の
上記Auめっき上にSnめっきを部分的に施し、Snめ
っき層9を形成する。Snめっきは、電気Snめっきや
化学Snめっき等、いずれの方法を用いても良く、めっ
き不要部へめっきレジストを塗布したり、永久ソルダー
レジスト8を塗布(接合ろう材の流れを食い止めるため
のダムの役割を果たす)することによって部分的にめっ
きを施すことができる。なお、無電解Snめっきの場合
は、パラジュウム活性化付与後に上記レジストを塗布す
ることにより、塗布面に無電解Snが付着することを防
ぐことができる。また、電気Snめっきの場合は、電流
を流すためのめっき電極配線を取り付けることが必要で
ある。
【0017】以上のように両面配線基板1の接合面を処
理した後、両面配線基板1同士を加熱・加圧してAu─
Sn共晶合金法を用いて接合する。ところが、この際、
以下のような問題がある。すなわち、多層配線基板の多
くは、上述したガラスエポキシやガラスホリイミド等か
らなるため熱に非常に弱いという問題がある。したがっ
て、低温で接合しないと接合温度で基板材料の劣化、例
えば、基板の軟化による銅配線パターンの剥離、スルー
ホール銅めっきの剥離及び基板自身の熱劣化等が生じ
る。
【0018】そこで、本実施例においては以下に説明す
るように両面配線基板1の接合を行う。図3には、本実
施例の基板接合原理を説明するための平衡状態図が示さ
れている。この図3に示されるように、Au─Snの状
態系は、Snが約18重量%、約58重量%及び約85
重量%の3点に共晶点を有し、特に、18重量%及び8
5重量%の2点が顕著に現れている。一般に、セラミッ
クパッケージの封止等に用いられる組成はSn18重量
%の場合であり、封止温度は350℃程度が選定されて
いる。すなわち、Sn18重量%の点での共晶融点は、
280℃であるため、これより高い温度で封止を完了さ
せるという方法である。このような組成は、セラミック
のような高耐熱性を有する材料の場合において、接続や
封止後の耐熱性も高いという特性を有するため多く用い
られている。
【0019】ところが、上記ガラスエポキシやポリイミ
ド等の有機材料に用いる場合は、上述したような熱に弱
いという理由から、Sn18重量%の組成を本実施例の
多層配線基板に用いることはできない。なぜなら、エポ
キシ樹脂の軟化点は、硬化材の種類により異なるが、最
高の熱変形温度を持つものでも150℃、ポリイミド樹
脂の場合は、カプトン、ユーピレックス等で250℃で
あり、一方、Sn18重量%の組成を用いる場合の共晶
融点は280℃であるため、接合温度が250℃以上と
なって両面配線基板1に上記劣化が生じるからである。
【0020】一方、Sn85重量%の組成の場合は、共
晶融点は217℃である。この温度は、純錫の融点であ
る232℃よりも15℃低い。この組成を用いた接合法
の特徴は、ポリイミドの軟化温度250℃より低い温度
で接合できること及びAuの組成比率が低いためコスト
が低いことを挙げることができる。なお、この組成を用
いた複合リードフレームが、特願平4−106353号
に示されている。
【0021】そこで、Sn85重量%の組成を用いた両
面配線基板1の接合方法を説明する。この接合には、ヒ
ートツールや熱板プレス等の接合治具が用いられ、接合
する両面配線基板1を重ね合わせて加熱・加圧する。こ
の接合治具の加熱設定温度は250℃であり、30〜5
0kg/cm2 相当の圧力で両面配線基板1を加圧す
る。重ね合わせた両面配線基板1を加熱し、接合部の温
度が217℃に達すると、加圧に基づいて形成された相
互拡散層のSn85重量%の組成の相が溶融を開始す
る。上記接合治具は、最高250℃に設定されているた
め、温度は更に上昇してSnめっき自体の溶融が始ま
る。Snめっきの溶融は急激であるため、急速にAuめ
っき相と反応してAu─Snの合金層を形成する。な
お、この際においても、融点が最も低い共晶組成である
Sn85重量%−Auの組み合わせの反応が最優先で進
行している。この時、SnとAuの量が接合部の目付量
として、ちょうどSn85重量%─Auの組成になって
いれば、最終的に固化した場合の組成もこの組成とほぼ
同様になる。
【0022】上記のように、既に溶融が始まった共晶融
点が低いAu─Sn組成物は、接合境界の系外へ接合治
具の加圧によって押し出される。したがって、両面配線
基板同士を接合した後には、その接合界面には高融点の
組成物しか残らない。また、反応に関与しなかった残余
のSnが残っている場合でも、融点が低く、流動性が高
いため、同様に系外へ押し出される。よって、両面配線
基板の接合部の境界は融点が高い組成、接合部の壁に流
れ出た部分は融点が低い組成としてAu─Sn接合層5
が形成される。なお、この系外へ押し出された融点が低
い組成は、低融点Au─Sn接合層7として図1中に示
されている。ただし、上述したような、高融点の組成と
低融点の組成との間に明確な境界が存在するわけではな
い。
【0023】ここで、上述した説明に基づいて、耐熱性
の要求も考慮しつつ、本実施例における好ましいAu─
Sn接合層5の組成の範囲をSn60〜90重量%─A
uに選定した。すなわち、両面配線基板のAu─Sn接
合層5は、上記接合治具による加熱・加圧によって、接
合界面における高融点の接合層とその周辺の低融点の接
合層全体の総合組成としてSn60〜90重量%に管理
されるからである。したがって、例えば、Sn60重量
%─Auのめっき組成の組み合わせも250℃の接合温
度で実現でき、また、Sn90重量%─Auの場合も、
同じ接合温度で高耐熱性を得ることができる。
【0024】以上説明した製造方法に基づいて、以下に
説明する実施例1〜9が得られた。 〔実施例1〕両面に銅箔を貼り合わせた100mm角の
ポリイミド基材を用いて、図1に示すような6層配線基
板(両面配線基板1を3枚重ね合わせたもの)を製造し
た。銅貼ポリイミド板は、Bステージ(半硬化)のポリ
イミド接着フィルム100μmの両面に18μmの厚さ
の銅箔を貼り合わせ、この両面銅貼ポリイミド板に0.
5φの穴をパンチング金型により開口させて、穴の側壁
に10μmの厚さのスルーホール銅めっき6を施した。
スルーホール銅めっき6は、無電解銅めっきを1.0μ
m施した後、電気銅めっきを9μm厚付けして完成させ
た。なお、表面へのめっきマスクは省略したため、表面
全体にも10μmの銅めっきが施されている(パネルめ
っき法)。次に、基板表面にホトレジストを塗布し、露
光し、現像し、エッチングすることによって基板の表裏
の両面に配線パターンを形成した。他の2枚の両面配線
基板1についても同様に形成した。
【0025】次に、この両面配線基板1の銅配線パター
ン上にNi下地めっき0.5μm、Auめっき0.5μ
mを施した。更に、両面配線基板1同士を接合する接合
面を残し、基板全面にエポキシ系のソルダーレジスト8
を10μmの厚さになるようにスクリーン印刷法によっ
て塗布した。この塗布の目的は、接合部以外のパターン
の接触による短絡を防ぐためと、Au─Snの溶湯の飛
び散りによるパターン短絡を防ぐためである。この接合
部の様子は図2に示されている。ソルダーレジストの塗
布後、配線パターンの開口部の接合を必要とする部分に
10μmの電気Snめっきを施した。他の2枚の両面配
線基板1についても同様の処理を行った。
【0026】その後、3枚の両面配線基板1を位置合わ
せ穴(図示せず)を用いて重ね合わせ、熱間真空プレス
に挿入した。このように真空プレスを用いるのは、接合
前のSnの酸化を防止するためである。基本的にこの接
合方法においては、フラックス(融剤9を用いないた
め、表面酸化を防止することが重要である。表面酸化を
防止して両面配線基板1を接合する限り、フラックスを
用いる必要はない。したがって、接合後の洗浄も不要と
なり、マイブレーション等に対する耐性も向上して、高
い信頼性が得られる。
【0027】接合の際のプレス板温度は250℃とし
た。また、接合部の温度は、2段目のある点の実測値で
230℃であった。プレス板は、両面加熱方式のものを
用いたので、熱は両面配線基板1の上下から加えられ
る。ポリイミドの熱伝導性は低いが100μmと薄いた
め及び銅箔とスルーホール銅めっき6の熱伝導性が高い
ため、接合のための加熱・加圧時間は1分である。な
お、接合の際の圧力は、30kg/cm2 である。
【0028】1分経過後、熱プレス板のヒータがOFF
となり、冷却が開始される。また、ヒータOFFと同時
に冷却空気の吹き付けを1分間行うことによって、熱板
の温度は200℃に冷却される。この時点でプレス加圧
力を開放し、多層配線基板を得た。
【0029】〔実施例2〕上記実施例1の場合におい
て、Snめっきの厚さを5μmと薄くした。このときの
SnとAuの目付は、Sn30重量%─Auである。両
面配線基板1の接合は、実施例1と同様の方法を用いて
行い、多層配線基板を得た。
【0030】〔実施例3〕両面配線基板1に、ガラス布
にポリイミドを含浸させたプリプレグを用いた。この基
材の製法は、ガラス布にポリイミドのワニスを含浸さ
せ、溶剤を揮発させて半硬化Bステージプリプレグとし
た後、両面に銅箔を熱プレスを用いて貼り合わせて製造
した。その後、上記実施例1と同様の方法を用いて、多
層配線基板を得た。この実施例3においては、両面配線
基板1にガラスが含まれているため、基板の曲げ強度が
高い多層配線基板が得られるという特徴がある。
【0031】〔実施例4〕上記実施例1と同様である
が、両面配線基板1の接合面、特に接合面の周辺に、電
気的接続に供されないAu─Sn接合層5、すなわち、
ダミーパットを複数設けた。ダミーパットは電気的接続
に供されないので、配線パターンが無い基板上に任意に
設けることができる。これにより、貼り合わせの強度が
アップした多層配線基板が得られる。
【0032】〔実施例5〕上記実施例1の場合におい
て、基板の放熱性を高めるため、クロムめっき5μmを
施した厚さ0.3mmの銅板を裏側に張り付けた。貼り
付けには、ポリイミド系の厚さ50μmの接着フィルム
を用いた。
【0033】〔実施例6〕上記実施例1におけるAu─
Sn接合法にとして、Au─Sn合金粉末を含有するペ
ーストを印刷して、同様な方法で接合を行う方法を採用
した。
【0034】〔実施例7〕上記実施例1におけるAu─
Sn接合法として、AuとSnの粉末を含むペーストを
印刷して、同様な方法で接合を行う方法を採用した。
【0035】〔実施例8〕上記実施例1におけるAu─
Sn接合法として、接合部にAu─Sn合金箔を貼り付
けて接合する方法を採用した。
【0036】〔実施例9〕上記実施例1におけるAu─
Sn接合法として、Sn箔を貼り付けて接合する方法を
採用した。
【0037】以上のような本実施例によれば、以下のよ
うな効果が得られる。第1に、スルーホールを各両面配
線基板1毎に設けることにしたため、配線パターンのエ
リア損失が少なくなり、基板が小型化される。第2に、
層間の接合をAu─Sn接合で行うことにしたため、機
械的及び電気的接合を同時に行うことができる。第3
に、従来技術の欄で説明した絶縁性接着フィルム(プリ
プレグ)による多層化工程が不要になる。第4に、最終
的なスルーホールを開ける工程及びこのスルーホールに
めっきを施す工程が不要である。第5に、各層毎にスル
ーホールを設けるため、小径のスルーホール加工が可能
で、この点からもエリア損失が少なくなる。なぜなら、
従来のように最終的にスルーホールを開ける場合は、基
板が多層化されているために全体の厚みが厚くなり、太
いドリルが必要だからである。例えば、本実施例のスル
ーホールは0.3φであるが、従来の場合は0.5φで
ある。第6に、各層をリール・ツー・リールの連続FP
C又はTABラインで製造することができ、微細パター
ンの形成が可能となる。一方、従来の場合、最外層のパ
ターンは、両面配線基板を重ね合わせてスルーホールを
開け、スルーホールめっき後に形成されていたため、プ
リント基板の製造工程となり、露光機の解像度が低く、
微細パターンの形成ができない。例えば、FPC又はT
ABラインの解像度は100μmピッチであるのに対
し、プリント基板の解像度は200μmピッチである。
【0038】
【発明の効果】以上のように、本発明の多層配線基板及
びその製造方法によれば、両面配線基板同士をAu─S
n接合法によって接合したので、両面配線基板のエリア
損失を減少させ、各両面配線基板同士の機械的及び電気
的接合を同時に行うことができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す断面図である。
【図2】本発明の一実施例を示す断面図である。
【図3】本発明の一実施例を示すAu─Sn系の平衡状
態図である。
【符号の説明】
1 両面配線基板 2 表面
配線パターン 3 層間配線パターン 4 裏面
配線パターン 5 Au─Sn接合層 6 スル
ーホール銅めっき 7 Au─Sn低融点接合層 8 ソル
ダーレジスト 9 Snめっき層

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 複数の配線基板を積層したLSI等の半
    導体装置を搭載するための多層配線基板において、 前記複数の配線基板同士を機械的及び電気的に接合する
    ためのAu−Sn接合層を有することを特徴とする多層
    配線基板。
  2. 【請求項2】 前記Au─Sn接合層は、60〜90重
    量%のSnを含むAu─Sn共晶合金層を含む請求項1
    記載の多層配線基板。
  3. 【請求項3】 前記配線基板は、ガラス繊維で織った布
    にポリイミドを含浸させたプリプレグ(Resin P
    reimpregnated GlassCloth)
    からなる請求項1記載の多層配線基板。
  4. 【請求項4】 前記Au−Sn接合層は、特に、前記配
    線基板の接合面の外周部分に複数設けられ、前記複数の
    配線基板同士を機械的に接合する請求項1記載の多層配
    線基板。
  5. 【請求項5】 前記配線基板は、最上層あるいは最下層
    の非積層面にクロムめっき銅板が設けられている請求項
    1記載の多層配線基板。
  6. 【請求項6】 前記配線基板は、両面に配線パターンを
    有した両面配線基板である請求項1記載の多層配線基
    板。
  7. 【請求項7】 複数の配線基板を個別に製造する工程
    と、 前記複数の配線基板をAu−Sn接合法を用いることに
    よって機械的及び電気的に接合して多層化する工程を有
    することを特徴とする多層配線基板の製造方法。
  8. 【請求項8】 複数の配線基板を個別に製造する工程
    と、 前記複数の配線基板の配線パターン上にAu層を形成す
    る工程と、 接合される前記配線基板のうち、一方の前記配線基板の
    接合面に形成された前記Au層の所定の部分にSn層を
    形成する工程と、 前記複数の配線基板を重ね合わせて加熱・加圧して、前
    記複数の配線基板同士を機械的及び電気的に接合して多
    層化する工程を有することを特徴とする多層配線基板の
    製造方法。
  9. 【請求項9】 前記多層化する工程は、前記Au層と前
    記Sn層によって形成されるAu─Sn共晶合金層の組
    成によって決定される共晶融点に応じた加熱温度で前記
    加熱・加圧が行われる請求項8記載の多層配線基板の製
    造方法。
  10. 【請求項10】 前記Au層及びSn層は、めっきによ
    り形成される請求項8記載の多層配線基板の製造方法。
  11. 【請求項11】 前記Sn層は、Au─Sn合金粉末を
    含有するペーストからなる請求項8記載の多層配線基板
    の製造方法。
  12. 【請求項12】 前記Sn層は、AuとSnの粉末を含
    有するペーストからなる請求項8記載の多層配線基板の
    製造方法。
  13. 【請求項13】 前記Sn層は、Au─Sn合金箔から
    なる請求項8記載の多層配線基板の製造方法。
  14. 【請求項14】 前記Sn層はSn箔からなる請求項8
    記載の多層配線基板の製造方法。
JP6040463A 1994-02-15 1994-02-15 多層配線基板及びその製造方法 Expired - Fee Related JP2833642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6040463A JP2833642B2 (ja) 1994-02-15 1994-02-15 多層配線基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6040463A JP2833642B2 (ja) 1994-02-15 1994-02-15 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH07231165A true JPH07231165A (ja) 1995-08-29
JP2833642B2 JP2833642B2 (ja) 1998-12-09

Family

ID=12581339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6040463A Expired - Fee Related JP2833642B2 (ja) 1994-02-15 1994-02-15 多層配線基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2833642B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130051A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009130049A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009130050A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009158617A (ja) * 2007-12-25 2009-07-16 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2012114470A (ja) * 2005-06-27 2012-06-14 Lamina Lighting Inc 発光ダイオードパッケージ及びその製造方法
WO2014068848A1 (ja) * 2012-10-31 2014-05-08 タイコエレクトロニクスジャパン合同会社 コネクタ
CN103855509A (zh) * 2012-11-30 2014-06-11 泰科电子日本合同会社 连接器
WO2015166588A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー 部品内蔵リジッドフレックス基板
JP2015211048A (ja) * 2014-04-23 2015-11-24 トヨタ自動車株式会社 多層基板、及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114470A (ja) * 2005-06-27 2012-06-14 Lamina Lighting Inc 発光ダイオードパッケージ及びその製造方法
JP2009130051A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009130049A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009130050A (ja) * 2007-11-21 2009-06-11 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
JP2009158617A (ja) * 2007-12-25 2009-07-16 Furukawa Electric Co Ltd:The 多層プリント基板およびその製造方法
WO2014068848A1 (ja) * 2012-10-31 2014-05-08 タイコエレクトロニクスジャパン合同会社 コネクタ
JP2014093121A (ja) * 2012-10-31 2014-05-19 Tyco Electronics Japan Kk コネクタ
CN104769781A (zh) * 2012-10-31 2015-07-08 泰科电子日本合同会社 连接器
CN103855509A (zh) * 2012-11-30 2014-06-11 泰科电子日本合同会社 连接器
JP2014110123A (ja) * 2012-11-30 2014-06-12 Tyco Electronics Japan Kk コネクタ
JP2015211048A (ja) * 2014-04-23 2015-11-24 トヨタ自動車株式会社 多層基板、及びその製造方法
WO2015166588A1 (ja) * 2014-05-02 2015-11-05 株式会社メイコー 部品内蔵リジッドフレックス基板

Also Published As

Publication number Publication date
JP2833642B2 (ja) 1998-12-09

Similar Documents

Publication Publication Date Title
JP5356876B2 (ja) 多層配線基板及びその製造方法
JP5114858B2 (ja) 多層配線基板およびその作製方法
WO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
WO2005084093A1 (ja) 多層積層配線板
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
WO2007052799A1 (ja) 多層プリント配線基板及びその製造方法
JPH11354684A (ja) 低熱膨張配線基板および多層配線基板
JP2603102B2 (ja) 電子部品搭載用基板の製造方法
JP2833642B2 (ja) 多層配線基板及びその製造方法
JP3474894B2 (ja) 印刷配線板およびその製造方法
JPH11163522A (ja) 多層配線基板およびその製造方法
JP2007173343A (ja) 多層基板および電子機器
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP2002009440A (ja) 複合配線基板
JP4590088B2 (ja) フレキシブル基板素片、及び、多層フレキシブル配線板
JP4277723B2 (ja) 多層回路基板及び多層回路基板の製造方法
JP2000013029A (ja) 高密度配線基板、その製造方法、及びそれを用いた電子装置
JP3391996B2 (ja) 半導体パッケージの製造方法
JP2001053194A (ja) 2層配線tabテープ及びその製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JPH0738218A (ja) 回路基板及びその製造方法
JP3474911B2 (ja) 印刷配線板用素材、印刷配線板及びその製造方法
JP2002064273A (ja) 多層プリント基板

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081002

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees