JP2000165050A - 高密度相互接続を有する多層ラミネ―ト基板とその製造方法 - Google Patents

高密度相互接続を有する多層ラミネ―ト基板とその製造方法

Info

Publication number
JP2000165050A
JP2000165050A JP11322891A JP32289199A JP2000165050A JP 2000165050 A JP2000165050 A JP 2000165050A JP 11322891 A JP11322891 A JP 11322891A JP 32289199 A JP32289199 A JP 32289199A JP 2000165050 A JP2000165050 A JP 2000165050A
Authority
JP
Japan
Prior art keywords
layer
circuit layer
bonding sheet
conductive composition
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11322891A
Other languages
English (en)
Inventor
Han Jian Hanto
ハン ジアン ハント
Masshingiru Thomas
マッシンギル トマス
Thomas Maccormack Mark
トマス マッコーマック マーク
Guan-Tsuon Lee Michael
グァン−ツォン リー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2000165050A publication Critical patent/JP2000165050A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0191Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1453Applying the circuit pattern before another process, e.g. before filling of vias with conductive paste, before making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal
    • Y10T428/31681Next to polyester, polyamide or polyimide [e.g., alkyd, glue, or nylon, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 本発明は低コストで、少ない製造工程で、生
産量を減少させることなしに、高信号密度を有する多層
基板及びその製造方法を提供する。 【解決手段】 第一の回路層及び第二の回路層を有し、
各回路層は第一の面と、第二の面と、その第一の面に配
設された少なくとも一つの電気パッドとを有する多層基
板の製造方法は、第二の面に脱着可能に接着したリリー
ス層を有するボンディングシートの第一の面を熱加圧に
より第一の回路層の第二の面とタックラミネートし、リ
リース層、ボンディングシート及び第一の回路層を貫通
して第一の回路層の第一の面にあるパッドで終結する孔
をレーザで穴あけし、ボンディングシートに接着したリ
リース層のある孔を第一の回路層のパッドに接触する非
揮発性導電性組成物で充填し、ボンディングシートから
リリース層を除去し、熱加圧により第二の回路層の第一
の面へボンディングシートをラミネートして孔が第二の
回路層のパッドと面し、導電性組成物は第一の回路層の
パッドと第二の回路層のパッドとの間に電気接続を形成
することから成る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は多層回路板及びその
製造方法に関する。本発明の回路板は、フレキシブル回
路板からマルチチップモジュール(MCM)基板という
幅広い電子応用に利用される。
【0002】
【従来の技術】マルチチップモジュール(MCM)基板
は、数多くの集積回路チップを相互接続させるために利
用される。一般には、これらの回路板はチップ間の数多
くの信号ラインを接続しなければならない。この目的の
ために、典型的なMCM板は、MCMの特定の電気的相
互接続ネットワークにより要求されるように、絶縁層を
交互に配置させることにより分離された信号ラインの幾
つかの層と、層面に垂直である一つ又はそれ以上の絶縁
層を介してつながるバイア接続とを有する。信号と絶縁
層は“ビルド- アップ”法で製造され、上記薄層は従来
の半導体処理技術を利用して、基礎基板上に順次形成さ
れる。一般には、絶縁層は絶縁材料をスピンコーティン
グし、硬化させ、プラズマエッチ法によりパターンエッ
チングしてバイア孔を形成し、電解めっき又はスパッタ
リングにより孔を充填させる連続段階により形成され
る。一般には、金属層はクロム薄層をスパッタリングし
(絶縁層へ接着させるために)、クロム層上に最初の銅
層をスパッタリングし、アディティブ又はサブトラクテ
ィブのいずれかの方法により電気トレースを形成し、電
気トレース間の過剰の銅及びクロムを除去する連続段階
により形成される。典型的なアディティブ法は、最初に
銅薄層(シード層と呼ばれる)を利用し、それから銅薄
層上にフォトレジスト層を形成し、パターン化させて信
号トレースが配置されるべき場所のフォトレジストを取
除き、その後より厚い銅層をめっきする。典型的なサブ
トラクティブ法は、最初に厚い銅層を利用し、それから
厚い銅層上にフォトレジスト層を形成し、パターン化さ
せて信号トレースが配置されない場所のフォトレジスト
を除去する。その後、露出された銅はエッチングにより
取除かれる。 ビルド- アップ法は多くの段階を含み、
高価である。一層の形成における欠陥は基板全体を駄目
にする。当該産業での現在の趨勢は信号ラインとバイア
の密度を増加させる方向に向かっている。このことは、
ビルド- アップ法のコストを増加させ、欠陥が発生する
可能性も増大させる。
【0003】本発明は基板構造と、製造コスト及び欠陥
を減少させる基板製造方法に関し、よって、回路板製造
業者に当該産業の現在の趨勢に遅れをとらせないように
させる。
【0004】
【発明が解決しようとする課題】本発明は、上述の点に
鑑みてなされたものであり、低コストであり、少ない製
造工程で、生産量を減少させることなしに、高信号密度
を有する多層基板及びその製造方法を提供することを目
的とする。本発明は、所望により上記目的の二つ又はそ
れ以上を同時に達成させることを可能にする。
【0005】
【課題を解決するための手段】上記の目的は、第一の回
路層及び第二の回路層を有し、各回路層は第一の面と、
第二の面と、その第一の面に配設された少なくとも一つ
の電気パッドとを有する多層基板の製造方法において、
第二の面に脱着可能に接着したリリース層を有するボン
ディングシートの第一の面を熱加圧により第一の回路層
の第二の面とタックラミネートし、リリース層、ボンデ
ィングシート及び第一の回路層を貫通して第一の回路層
の第一の面にあるパッドで終結する孔をレーザで穴あけ
し、ボンディングシートに接着したリリース層のある孔
を第一の回路層のパッドに接触する非揮発性導電性組成
物で充填し、ボンディングシートからリリース層を除去
し、熱加圧により第二の回路層の第一の面へボンディン
グシートをラミネートして孔が第二の回路層のパッドと
面し、導電性組成物は第一の回路層のパッドと第二の回
路層のパッドとの間に電気接続を形成することから成る
方法及びその製造方法により製造された基板により達成
される。
【0006】概して、本発明は多層基板を形成するよう
に、共にラミネートさせた二つ又はそれ以上の回路絶縁
層(回路層とも呼ばれる)を含む。第一の絶縁層は上
面、底面及び上面上に配置されたパターン化された金属
層を有する。好ましい実施例において、ボンディングシ
ート(ボンディングフィルムとも呼ばれる)は第一の絶
縁層の底面に接着し、リリース層がボンディングシート
の露出面(他面)に一時的に接着する。それから一つ又
はそれ以上の孔がレーザによる穴あけで形成され、各孔
はリリース層、ボンディング層及び絶縁層を貫通し、そ
の結果少なくとも一つの孔は第一の絶縁層の上部表面の
パターン化された金属層で終結する。好ましくはドクタ
ーブレード又はスクリーン印刷により、孔には非揮発性
導電性組成物が充填される。導電性組成物は第一の絶縁
層の上面の金属層と接し、金属層と電気的に接続する。
リリース層が存在するならば、それからリリース層がボ
ンディングシートから離され、第一の回路層は熱印加し
ながら圧縮することにより、第二の回路層にラミネート
される。熱は双方の回路層にボンディングシートを結合
させるのに十分な熱量であり、孔にある導電性組成物を
固形化させる。
【0007】ボンディングシートと絶縁層の双方へのレ
ーザでの穴あけにより、第一の絶縁層の上面及び底面の
双方のパターン化された金属層の必要性なしに、第一の
回路層は第二の回路絶縁層と電気的に接続可能となる。
この特徴により、多層構造はより速くしかも低コストで
製造可能となる。さらにこの特徴により、ボンディング
シートと第一の絶縁層の間の完全な整列が可能となり、
よって一組の整列許容度を排除する。したがって、孔及
び信号ラインの近い間隔、並びに高信号密度が可能とな
る。
【0008】本発明のよる第一の絶縁層の上面と底面の
間にバイア接続を生じさせるための穴内に充填された導
電性組成物の使用により、狭いピッチと高密度を有する
上記バイアを生じさせるように利用され、速くしかも高
価でない方法が可能となる。層は並列に製造され、それ
から最終段階で組立られる。各層は最終組立段階前に欠
陥の検査が可能なので、より速い回転、低コスト及び高
生産性をもたらす。
【0009】本発明の上記及び他の諸目的は、以下の本
発明の詳細な説明、添付図面及び特許請求の範囲から、
当該技術分野の専門家には明らかであろう。
【0010】
【発明の実施の形態】図1〜図7は本発明による方法の
第一の具体的実施例により、選択された処理段階中での
基板の第一の実施例を示す。図1を参照するに、方法及
び基板は第一の回路層10から始め、回路層10は絶縁
層11と絶縁層11の上面に形成されたパターン金属層
12を有する。好ましい実施において、絶縁層11は1
2. 5μm〜200μmのいずれかの範囲の厚さ、高密
度信号ラインへの応用には、好ましくは12. 5〜50
μmの範囲の厚さである可撓性ポリイミドフィルム(例
えばデュポン社のカプトン(KAPTON) 又はウベインダス
トリー社のウピレックス(UPILEX))である。200μm
より厚く、及び/ 又は上記ポリイミド例よりも剛体であ
る層は、低密度信号応用には利用できる。金属層12
は、まずクロム(Cr) 又はニッケル- 銅(Ni/ C
u)の薄い接着層(200Å〜400Å)をスパッタリ
ングし、それから薄い銅(Cu)シード層(0. 25μ
m〜1μm)をスパッタリングすることにより、層11
上に形成させることが好ましい。次に回路信号トレース
及びバイア用の接続パッドは、最初にスパッタリングさ
れた接着層及び銅層上にフォトレジスト層を形成し、そ
れからトレース及びパッドが形成されるべき場所のレジ
ストを除去してパターニングし、その後フォトレジスト
層により露出されたスパッタリングされた銅層部分に銅
材料を電解めっきされることにより、層12に形成され
る。このようにして、フォトレジストはトレース及びパ
ッドを形成させるように銅が電解めっきされるモールド
として利用される。一般には、フォトレジストはラミネ
ートシート(例えばデュポン社のリストン(RISTON) )
であり、銅シード層にラミネートされる。典型的には、
銅材料の5μm〜8μmがめっきされる。めっき工程
後、フォトレジスト層は除去され、それから不必要な銅
シード層(トレース用の所望の銅の全てではなく、ある
程度でエッチングされる)を取除くために銅のエッチン
グ除去が行われる。最終的に、露出したクロム層がエッ
チング除去される。信号トレース及びパッドを形成する
ための上記アディティブ法により、微細なライン及びパ
ッドの特徴を形成可能とし、従来のサブトラクティブ法
により達成されたものよりさらに微細にすることが可能
になる。
【0011】微細ラインの特徴が必要ない応用では、サ
ブトラクティブ法が層12に信号トレース及びバイアパ
ッドを形成するのに利用される。この場合、通常銅箔が
絶縁層11にラミネートされる(ラミネートするために
は接着剤が利用される)。予め形成された銅張絶縁層も
利用可能である。フォトレジスト層は銅層上に形成さ
れ、パターン化されてトレース及びパッドが形成される
べき場所のレジストを残す。フォトレジストはフォトレ
ジストシート(例えばリストン)をラミネートされる、
若しくはフォトレジスト溶液のスプレーコーティング、
スクリーン印刷、又はカーテンコーティングにより形成
する。それから銅エッチングは銅用エッチャント化学薬
品により行われる。その後フォトレジスト層は除去され
る。ラミネート銅箔を利用する代わりに、絶縁層11上
に接着層と銅シード層をスパッタリングし、それから5
μm〜8μmの厚い銅層をめっきする。しかしながら、
この技法は積層銅箔を利用するよりも現在では高価であ
る。
【0012】本願で利用するように、用語接続パッドと
は、バイア接続を受けるように、若しくは集積回路チッ
プ、相互接続ピン、又はより大きな相互接続基板のよう
な外部部品への接続パッドとして働くように意図された
金属層12の部分を意味する。信号トレースは接続パッ
ド間を横断する金属層12の部分である。層10を形成
し、又は別の方法で層を作製して、具体的な製造法にお
ける次の段階では、層10の後面上にボンディングシー
ト又はフィルム14を形成若しくは接着させることであ
り、その結果を図2に示す。ボンディングシート14
は、層10の底面上に接着剤液体のブランケット層をス
クリーン印刷、スプレーコーティング又はカーテンコー
ティングにより形成し、その後接着剤液体中の溶媒を除
去するために層をソフトベークする。本願で利用するよ
うに、ソフトベークは材料の接着能力を著しく低下させ
ずに、一分間以上室温(25℃)以上の温度に、かかる
接着材料を晒す行為である。スプレーコティング及びカ
ーテンコーティングはコンベア輸送製造実施において効
果的である。接着剤液体は熱硬化性樹脂又は熱可塑性樹
脂である。樹脂形成時に溶媒が混合されていると、ソフ
トベーク操作により熱硬化性及び熱可塑性樹脂から溶媒
を除去させる。B- ステージ樹脂(一般には熱硬化性樹
脂である)では、ソフトベーク操作は樹脂をB- ステー
ジ状態へ持っていくために利用することが好ましい。か
かるB- ステージ樹脂の例を以下に示す。
【0013】さらにボンディングシート14は予め形成
されたシートであるり、層10へタックラミネートされ
る。この種の予め形成されたボンディングシートは部品
取扱い組立実施(つまり非コンベア運搬実施)には適
し、本願では一般性を失うことなく、本発明を説明する
のに利用される。多くの場合、ボンディングシートはボ
ンディングシート上に接着した保護リリース層を有して
販売されており、ある場合にはボンディングシートの各
表面に夫々リリース層が接着して販売されている。ボン
ディングシートが層10にタックラミネートされると
き、結合させるべきボンディングシートの表面にリリー
ス層があればリリース層を除去する。リリース層は図中
において参照番号16により示され、ボンディングシー
ト14の他面に保持される。ボンディングシート14が
リリース層16を有さずに販売されていれば、タックラ
ミネーションにより容易に付加させることができる。リ
リース層16は層10へのボンディングシート14のタ
ックラミネーション中に、ボンディングシート14がラ
ミネーションプレスへの接着を防止させる働きがある。
【0014】予め形成されたボンディングシートはフィ
ラー入り樹脂シート、予め含浸された(プリプレグ)シ
ートなどから成る。典型的なフィラー入り樹脂シート
は、シート上にロールプレスされた純粋な(未硬化)樹
脂とフィラー材料の混合物から成る。典型的な場合に
は、純粋な樹脂はB- ステージ(いわゆる“B- ステー
ジ状態にある樹脂”)で部分的に硬化されることができ
る。樹脂は多機能エポキシ、ビスマレイミドトリアジン
(BT)、シネイト(cynate)エステル、ポリイミドな
どから成る。予め含浸された(プリプレグ)シートは、
フィラー入り樹脂シートに利用される樹脂のような純粋
な樹脂で表面塗布された繊維状基材シートから成る。プ
リプレグシートは本発明を実施する際に利用されるなら
ば、繊維状基材シートは不織布であることが好ましく、
アラミド繊維補強“プリプレグ”シート及び液晶ポリマ
ー(LCP)繊維補強“プリプレグ”が好ましい選択で
ある。なぜなら上記シートは優れたレーザでの穴あけ特
性を有するからである。リリース層は、ポリイミド、ポ
リエステル、マイラー、アルミニウムなどのフィルムか
ら構成される。一般には、リリース層は12. 5μmと
25μmの間の厚さの範囲にあり、一端から剥がすこと
により容易に除去又は分離される。具体的なボンディン
グシートには、ミツビシBTボンディングフィルム B
T F346、ミツビシLCP補強BTプリプレグ G
MPL- 195、ニッポンスチールポリイミドボンディ
ングシート SPB- A、及びシンエツエポキシボンデ
ィングシート タイプE31からE38がある。各上記
例は、B- ステージでゲル化したエポキシを含む熱硬化
性ボンディングシートである。
【0015】予め形成されたボンディングシート14は
タックラミネーションにより層10へ接着される。タッ
クラミネーションにおいて、ボンディングシートは軟化
する温度へ加熱されるが、ボンディングシートの純粋な
樹脂を硬化させない。ボンディングシートを軟化させる
ことにより、層10のような他のシートへ接着可能とな
る。タックラミネーションは、もしリリース層が存在す
るなら、まずタックラミネートを受けるべき表面に変換
させるためにリリース層を除去し、正しい場所にある他
の表面上のリリース層を維持することにより行われる。
タックラミネーションは、短時間にボンディングシート
を適度に軟化させる高温(通常はB- ステージボンディ
ングシートのB- ステージ温度よりわずかに高く)で、
三つの層10、14及び16を加圧することにより達成
される。3. 5x104 kg/ m 2 (50psi(ポン
ド毎平方インチ))〜10. 5x104 kg/ m2 (1
50psi)の範囲の低圧が利用され、タックボンディ
ングはラミネーション技術において普通に実施されてい
る真空下で行う。例として、ニッポンスチールSPB-
Aシートを利用すれば、タックラミネーションは7. 0
x104 kg/ m2(100psi)の加圧で5分間1
00℃で実行される。発明者らはワバッシュ(Wabash)V
S75H- 24液圧式真空プレスにより本発明をうまく
実施した。
【0016】本願で利用しているように、熱硬化性ボン
ディングシートの“タックラミネート”工程は、ボンデ
ィングシートを軟化させるが硬化させない、若しくは全
結合力を失わせない温度へボンディングシートを加熱さ
せている間に、他の層又は基板にボンディングシートを
加圧させる工程から成る。結合力は剥がし力により測定
される。本願で利用されているように、熱可塑性ボンデ
ィングシートの“タックラミネート”工程は、ボンディ
ングシートを軟化させるが、全結合力の20%以上の力
により他のシートへ結合させる温度へボンディングシー
トを加熱させている間に、他の層又は基板にボンディン
グシートを加圧させる工程から成る。本願で利用されて
いるように、ボンディングシートと他の層又は基板との
間の“タックラミネート結合”は、ボンディングシート
と他の層との間の剥がし力が二層間で接着可能である最
大の剥がし力の20%以下の接着力である。
【0017】次に段階では、バイア孔がレーザ穴あけに
より全三層10、14及び16にわたり形成される。レ
ーザによる穴あけの性質のため、金属リリース層は層1
6には好ましくない。加えて、小さい径の孔(例えば1
00μm以下)を作るときには、ポリエステルリリース
層は層16には好ましくない。ポリイミド材料ではレー
ザ穴あけ法においてより垂直な側壁が生じるので、ポリ
イミドリリース層は小さい径には好ましい。小さい径を
形成したいのなら、ポリエステルリリース層はポリエス
テル層を剥がしポリイミド層をタックラミネートさせる
ことにより、ポリイミドリリース層と交換させる。かか
る交換は層10へのボンディングシート14のタックラ
ミネート前に行うことが好ましい。
【0018】次の段階は複数の孔18をレーザで穴あけ
し、各孔はリリース層16、ボンディングシート14及
び層10の絶縁層11を貫通し、金属層12のパッドで
終結する。この段階の結果を図3に示す。孔18はブラ
インドバイアと呼ばれ、各孔18は全三層11、14、
及び16にわたり自己整合性である。YAG- UVレー
ザ、エキシマーレーザ又は炭酸ガスレーザが利用され、
各レーザは最小孔径50μmを達成できる。孔18は一
般的な応用において、50μm〜250μmの範囲の径
を有する(ボンディングシート14が接着剤液体をスク
リーン印刷、スプレーコーティング又はカーテンコーテ
ィングにより形成されたならば、リリース層はレーザ穴
あけ工程前にボンディングシート14の露出表面上にタ
ックラミネートされる。コンベア運搬実施では、ホット
ロールプレスラミネーションがリリース層をタックラミ
ネートさせるために利用される)。
【0019】炭酸ガスレーザが利用されるのなら、プラ
ズマ洗浄操作により孔18を洗浄することが通常必要で
ある。具体的なプラズマ洗浄は、70%のCF4 (四フ
ッ化炭素)と30%のO2 (酸素)を有する250ミリ
トルのガスを、5分のエッチング時間で、非エッチング
洗浄の適する出力レベルで行われる(出力レベルは特定
の機械モデルに依存し、かかる情報は製造業者により提
供される、若しくは当業者による試験により容易に明ら
かにされる)。5分後、ガス成分は100%の酸素に変
化し、同じ圧及び出力レベルでさらに5分間継続され
る。100ミリトル〜300ミリトルの範囲のガス圧
は、一般には双方の時間で利用される。
【0020】YAG- UVレーザ又はエキシマーレーザ
を利用するなら、一般にはプラズマ洗浄は必要ないが、
高生産性を確実にするために利用される。一般には、Y
AG- UVレーザは高生産性の欠陥のない孔を設け、そ
の後のプラズマ洗浄が必要ないので、YAG- UVレー
ザは好ましい。YAG- UV及びエキシマーレーザによ
り、出力レベルを制御させることは望ましく、その結果
レーザは層12の金属パッド(例えば銅)に穴をあけな
い。出力レベルは、さまざまな出力レベルを試験するこ
とにより、当業者には容易に見つけ出すことができ、レ
ーザ穴あけ設備の多くの製造業者らはさまざまな穴あけ
応用の出力ガイドラインを提供する。
【0021】具体的な方法における次の段階として、図
4に示すように、リリース層16が正規の場所にまだ存
在している間に、孔18は非揮発性導電性組成物20で
充填される。導電性組成物はスラリー又はペースト様形
態で加えられ、続いて次の段階で固形化される。リリー
ス層16の表面上のドクターブレード又はスキージで、
その先導端に沿って配された導電性組成物20を移動さ
せて充填を行う。固形化温度又はボンディングシート1
4の硬化温度のどちらか高い温度に加熱される際にガス
がほとんど発生しないので、導電性組成物は非揮発性で
あるといえる。ほとんぼ無視できるガス発生とは、硬化
温度以上に加熱されたときに、組成物重量の2%以上の
蒸気を発しないことを意味する。本発明のこの特徴によ
り、本発明による二つの回路層から、ラミネートされた
際に組成物からガスが発生しない。組成物重量の実質的
に2%以上のガス発生により、ラミネート層間に気泡が
発生し、ラミネート基板の信頼性を低下させる。
【0022】導電性組成物20は、当業者には周知であ
る多くの無溶媒で、金属フィラー入りのエポキシ樹脂
と、特に銀ペーストを含む。本発明を実施するにあた
り、エポシキテクノロジー社から製造されているEPO
- TEK E3114- PFCやEPO- TEK E2
101の銀ペーストを利用した。好ましい実施態様にお
いて、以下に示す導電性成分を組成物20に利用する。
【0023】* 約20ミクロン以下の粒子サイズで、3
7重量パーセントの鉛と63重量パーセントのスズから
成るPb- Snはんだ粉末(つまりタイプ6Pb-Sn
はんだ)の組成物重量に対して91部 * ジ(プロピレングリコール)メチルエーテルアセテー
ト溶媒を4. 75部 * Heloxy(登録商標)505樹脂(シェルケミカ
ルカンパニー)の74重量部、ケイ皮酸の15重量部と
MHTPA(メチルテトラヒドロ無水フタル酸)の11
重量部を含む液体キャリアの組成物に対して4. 25部 まず、樹脂中に固体ケイ皮酸を溶解させ、二成分を一緒
に140℃まで加熱させてキャリアを生成させる。次に
二成分を室温まで冷却し、MHTPAを加える。溶媒と
液体キャリアを一緒に混合し、その後はんだ粉末を添加
する。この成分のはんだ粒子は183℃の融点を有し、
195℃から215℃の温度範囲で3- 5分間リフロー
させる。組成物をリフロー温度(つまり固形化温度)へ
上昇させる前に、導電性組成物を孔18に入れた後、組
成物はソフトベークされ実質的に全ての溶媒を取除く
(95%以上の溶媒を取除くことが好ましい)。具体的
なソフトベーク段階は以下に説明する。リフローされる
と、はんだ粒子は全体として合体して単一の塊を形成し
て、孔18の底の層12の金属パッドと結合する。ケイ
皮酸ははんだ粒子と金属パッドを溶かす働きをする。リ
フローの間、樹脂は非常に低い粘度を有し、はんだ粒子
が合体するにつれて組成物の塊体の外周に追いやられ
る。リフロー温度に達した後の1- 2分以内に、外周へ
追いやられた後、樹脂はゲル化し始める。樹脂のゲル化
により、ケイ皮酸の未反応部分だけでなくケイ皮酸から
生じた融解副生成物はカプセル化される。継続特許出願
には、本発明に利用される追加の導電性組成物が説明さ
れている。共晶鉛- スズはんだ粉末に代わり、以下に説
明する他のはんだ粉末も利用できる(それらの融点は括
弧内に示す)。
【0024】96. 5%のスズ(Sn)- 3. 5%の銀
(Ag)(融点221℃) 95%のスズ(Sn)- 5%のアンチモン(Sb)(融
点232- 240℃) 80%の金(Au)- 20%のスズ(Sn)はんだ粉末
(融点280℃) 上記の導電性組成物は、最初は溶剤を含んでいるが、リ
フロー工程前にソフトベークして溶媒は除去されている
ので、並びにリフロー(固形化)工程の間に組成物重量
の2%以下しか溶剤を発生させないので、非揮発性組成
物であると考えられる。
【0025】概して、孔18の最小径ははんだ又は金属
粉末の最大粒子サイズの約2倍である。よって、孔18
の最小径は、20μmの最大粒子径に対して50μmと
すべきである。一旦孔18が導電性組成物で充填される
と、60℃〜120℃で少なくとも5分間、好ましくは
80℃〜100℃で15〜30分間での選択的ソフトベ
ークが行われる。本願で利用しているソフトベークと
は、その後のラミネーション工程での電気接続を形成す
る組成物の能力を無にすることなしに、導電性組成物を
1分間以上室温(25℃)以上の温度に晒すことをい
う。一般には、ソフトベーク工程には二つの利点があ
る。まず、この工程で導電性組成物の粘度を低下させて
孔18にある気泡を取除き、気泡を組成物の表面へ上昇
させることが可能となる。このことは、前述したはんだ
/ 樹脂導電性組成物では特に効果的である。次に、ソフ
トベーク工程では、リリース層16が除去される前に導
電性組成物20の外皮をわずかに硬化させることが可能
である。層16が剥がされるとき、このわずかに硬化さ
せることにより、組成物は層14に残ることができる。
このことは、エポキシのB- ステージ硬化まで温度が上
昇した場合、金属フィラー入りエポキシ(例えば銀ペー
スト)では特に有用である。前述のはんだ/ 樹脂導電性
組成物を利用した場合には、ソフトベーク工程は組成物
がリフローする前に溶剤を除去させる。
【0026】次の段階では、リリース層16が剥がされ
て、ボンディングシート14から除去される。その結果
を図5に示す。本発明において、リリース層16は幾つ
かの利点を有する。第一に、リリース層はレーザ穴あけ
で発生するくずからボンディングシート14の表面を保
護する。かかるくずはシートの結合能力に支障をきた
す。第二に、リリース層は導電性組成物20をシート1
4の結合表面と接触させないようにし、さらに結合表面
との接触によりシートの結合能力に支障をきたなさいよ
うにする。第三に、リリース層は、各孔18の頂部の過
剰量の導電性組成物20の制御された付着量を与える。
【0027】さらに、リリース層16は従来のステンシ
ル印刷以上の幾つかの利点がある。ステンシル印刷で
は、孔18の径はステンシルによる孔の径よりも大きく
作られるために、不整合の可能性があった。実際に、こ
のことはリリース層16を利用することにより達成され
るものよりも大きな孔18であることが必要である。対
照してみると、リリース層16は、ボンディングシート
14の同じ径と孔18の部分を有する層16の孔18と
孔18の部分と完全に整列している。したがって、孔1
8の最小径はステンシルで事実であるように、リリース
層16に無関係であり、層16はバイア孔のより小さな
径と高密度パッキングを可能にする。さらに、リリース
層16は、現在ステンシルで得られる最も薄いもの(2
5μm)よりも薄く、少なくとも12. 5μmの厚さを
有し、より小さなバイア径を充填させることが可能であ
る。加えて、リリース層16は、従来のステンシルより
もウエハ表面の非平面性に順応し、したがって、複数の
孔18へスクリーン版を用いて塗布されるペースト又は
導電性組成物の量の変動が少なくなる。結果として、リ
リース層により、より均一な充填及び良好な制御性が達
成される。このことは、孔18のある小さなバイア接続
の信頼性のある高密度形成にとって、重要な要因であ
る。さらに、ステンシルはしばしば幾度も利用され、ス
テンシルの表面の汚染物を集めてしまい、その後に汚染
物をボンディングシート14へ移動させる。かかる汚染
物はシート14の結合力を減少させてしまう。
【0028】次の段階では、ボンディングシート14は
第二の回路層又は基板と、真空下で加熱することにより
ラミネートされ、孔18は対応する金属パッドに適合す
る。第二の回路層は、フレキシブル回路層又はリジッド
回路層(リジッド回路基板とも呼ばれる)である。図6
は、三つのフレキシブル回路層10、10’と10’’
がラミネートされる前に整列している例を示し、図7は
ラミネート後の層を示す。層10及び10’は今までの
工程で処理され、ボンディングシート14及び14’
と、導電性組成物20で充填されたバイア孔18及び1
8’を有する。層には金属層12、12’及び12’’
の同じ回路トレースパターンがある、若しくはしばしば
よくあることであるが、異なるトレースパターンがあ
る。いずれの場合でも、上記層はバイア孔18が設けら
れたパッドを有する。層10及び10’は、ひっくりか
えして配向されており、層10’の上部は層10の底部
と面する(各層の上面は金属層12を有する面で形成さ
れる)。回路層10の組成物充填孔18は層10’の層
12’のパッドと整列されており、ラミネーション工程
中、パッドと接触する。回路10’’は、さらにひっく
りかえして配向される。回路層10’の組成物充填孔1
8’は層10’’の層12’’のパッドと整列されてお
り、ラミネーション工程中、パッドと接触する。一般に
は、ボンディングシートの製造業者らは、ラミネート基
板製造用の推薦温度、時間及び圧を教えてくれて、上記
推薦値にてこの工程は行われる。例として、ニッポンス
チール製SPB- Aシートを利用すると、温度は180
℃で、圧は約35x104 kg/ m 2 (500psi)
で60分間行えば、ボンディングシート14及び14’
と層10、10’及び10’’は結合する。発明者ら
は、ワバッシュVS75H- 24液圧真空プレスを用い
て、本発明を首尾よく実施した。
【0029】結合温度及び時間が導電性組成物20を固
形化させるように選択させることを、本発明では要求し
ている。リフローしない金属粒子を含有した金属フィラ
ー入りエポキシ樹脂は、一般には1時間以内で140℃
〜200℃の範囲で、組成物温度を上昇させることによ
り、容易に固形化させることができる。上記の場合に
は、硬化時間及びボンディングシートの温度は、金属フ
ィラー入りエポキシペースト組成物20を固形化させる
のに十分である。仮に十分でなくとも、追加のラミネー
ション時間により固形化を確実にし、ボンディングシー
ト14及び14’の結合力を損ねない。ある場合には、
シート14及び14’の結合力を損ねずに、ボンディン
グシート用の推薦以上の温度を利用することがある。金
属フィラー入りエポキシ樹脂のボンディング圧の値は、
一般には問題ではなく、ボンディングシート14及び1
4’の推薦値は、通常金属フィラー入りエポキシペース
トが両パッドの接続を確立するのに十分以上の値であ
る。
【0030】仮に導電性組成物20がリフロー可能な導
電性組成物から構成されていれば、ラミネーション工程
の最初の4〜8分間は粉末金属の融点よりも5℃〜20
℃高いピーク温度へ上げていき、その後ボンディングシ
ートの結合を実行させるのに適する低い温度へ、約5分
以上かけて下げる。183℃の融点を有する前述のはん
だ/ 樹脂組成物例では、ピーク温度(はんだ粉末のリフ
ロー温度とも呼ばれる)は約200℃に設定することが
好ましい。上記の組成物では、少なくとも3.5x10
4 kg/ m2 (50psi)のラミネーション圧が利用
される。約220℃以下でリフローする組成物では、一
般には21x104 kg/ m2 (300psi)と48
x104 kg/ m2 (600psi)の間のラミネーシ
ョン圧が利用される。上記例では、35x104 kg/
2 の圧が利用された。220℃以上でリフローする組
成物では、一般には7. 0x104 kg/ m2 (100
psi)と28x104 kg/ m2 (400psi)の
間の低いラミネーション圧が利用される。最初の5分後
に、温度はボンディングシート14をラミネートさせる
ために、推薦値へ変化させる。
【0031】ラミネーション工程から得られた結果の多
層基板を、図7の参照番号100で示す。さらに層10
は、図8及び図9に示すように,同様にリジッド基板に
ラミネートされる。図8は、リジッド基板30の各面に
整列された層10及び10’を示す。この基板30は、
金属層32及び32’に形成された対応する接続パッド
を有する。基板30は、本発明により達成可能である最
小バイア径よりもさらに大きな径である従来のスルーホ
ールバイア34を有する。
【0032】全ラミネート工程に関して、相互に近い熱
拡散係数(CTE)を有する層を選択することは好都合
である。第二の具体例を、熱硬化性ボンディングシート
よりもあまり時間がかからずにラミネートされる熱可塑
性ボンディングシート14を利用して示す。デュポン社
のカプトン- KJやカプトン- EKJのような幾つかの
熱可塑性ボンディングシートが市販されている。本願で
は、コアのポリイミド層(すべに熱硬化されている)
と、コアのポリイミド層のいずれかの表面に熱可塑性接
着剤(EKJ接着剤)の二つの外層とを有するカプトン
- EKJを用いた例を説明する。熱可塑性接着剤は27
5℃で融解を始め、300℃で良好な接着性を示す。こ
の接着剤は240℃の1分間で、7. 0x104 kg/
2 (100psi)の加圧真空環境の下、他層とタッ
クラミネートする。ポリイミドリリース層16はカプト
ン- EKJボンディングシート14とタックラミネート
し、ボンディングシート14は前記のタックラミネート
温度、時間、圧を用いて、層10とタックラミネートす
る。次に、孔18は前述の方法で、レーザ穴あけにより
形成され、必要ならばプラズマ洗浄が行われる。リリー
ス層16が正規の位置にあり、次いで前述のリフロー可
能なはんだ/ 樹脂導電性組成物が、孔18へスクリーン
印刷を用いて塗布される。本例では、金- スズ(80A
u/ 20Sn)はんだ粉末が、鉛- スズはんだ粉末に代
わって利用される。金- スズはんだ粉末は280℃の融
点を有している。これまで説明したように、前述のソフ
トベーク工程により、ラミネーション工程前に溶媒は除
去される。リリース層16が剥がされ、ボンディングシ
ート14が第二の回路層又は回路板にラミネートされ
る。約21x104 kg/ m2(300psi)〜28
x104 kg/ m2 (400psi)のラミネーション
圧が真空下で利用され、温度は5分から10分以内に室
温から300℃へ上昇し、その後約30分以上かけて、
徐々に室温へ冷却される。熱可塑性フィルムは、熱硬化
性ボンディングシートに見られるような硬化段階は必要
なく、よってラミネートはより速く行われる。
【0033】金属層12、12’、12’’、32及び
32’のパッドの銅材料は本発明を説明するために利用
されるが、他の金属も利用され、しかもパッド表面は他
の金属で被覆されていてもよいことは理解される。例え
ば、銅パッドはニッケル層、鉛層、スズ層及びニッケル
層に続いて金層で被覆されてもよい。上記層の被覆物は
電解めっきによりめっきされる(層12のシード層をエ
ッチング除去する前に)。さらに、これらの層は無電解
めっきによりめっきされ、ボンディングシート14がラ
ミネートされる前に、又はプラズマ洗浄後に、若しくは
プラズマ洗浄が利用されないのなら、レーザ穴あけ工程
後に行われる。
【0034】前述の方法から、第一の回路層及び第二の
回路層を含む多層基板が形成され、各回路層は第一の面
と、第二の面と、第一の面に配設された少なくとも一つ
の電気パッドとを有し、前記第一の回路層の第二の面と
前記第二の回路層の第一の面の間に配設され、前記第一
の及び第二の回路層の双方に接着したボンディング層
と、ボンディング層と第一の回路層を貫通する孔と、孔
内に埋入した固形導電性組成物を有する。孔は第一の回
路層の第一の面のパッドで終結し、レーザ穴あけ工程で
の自己整合、換言すれば孔の壁に沿った二つの層の間に
は不整合がないので、ボンディング層と第一の回路層と
の間の境界面での連続的な側壁を有する。導電性組成物
はペーストである非固体形で穴に入れられ、その後固形
化される。それ自体は非めっき材料である。
【0035】本発明には多くの従来にはない新規な特徴
があり、高密度信号を有する多層相互接続基板の低コス
トな構造を可能とする。ボンディングシート14と回路
層10の底面からの回路層10を通過し、同じ回路層の
上面で終結する孔をあけることは、従来になく新規であ
る。ボンディングシートは通常低密度信号応用に利用さ
れ、回路板にラミネートされる前に予め穴をあける。ボ
ンディングシート14と回路層10の双方を穴あけする
ことにより、第一の回路層10の上及び底面の双方の金
属層をパターン化させる必要性なしに、第一の回路層1
0が第二の回路層(10’又は30)と電気的に接続さ
せる。層10の両面に金属層のパターンを形成し、金属
層を相互接続させる時間及びコストは一方の面に金属層
を形成させるコストの2倍以上であり、その結果の生産
性は低いので、本発明による第一の回路層10’の構造
及び処理は、コスト及び製造時間を軽減させる。
【0036】第一の回路層10及びボンディングシート
14の双方を同時にレーザ穴あけすることにより、二層
間に完全な整列を生じさせ、よって一組の整列許容度を
除外する。ボンディングシートが予め穴あけされ、その
後整列され、絶縁回路層へラミネートされる場合より
は、上記のことより、孔18と信号ラインの緊密な間
隔、つまり高密度信号を可能にする。当該技術分野では
周知であるように、整列許容度は、整列されるべき二層
のパターン間の不整合を説明されための各非自己整列工
程にある。最悪の場合には、全ての整列許容度が全体と
して加わわり、バイアと信号ラインの間の最小間隔距離
は、その蓄積した不整合に従わなければならない。
【0037】本発明の他の新規で利益のある特徴とし
て、リリース層16はボンディングシート14と同時に
穴あけされ、第一の層10はリリース層16と他の二層
との間に完全な整列をもたらす。リリース層16によ
り、不正確なスクリーン印刷又はブレード操作により、
導電性組成物を穴に充填させることを可能にする。なぜ
なら、不必要な過剰量の組成物は、その後にリリース層
を剥がすことにより除去されるからである。このことは
利用すべきあまり高価でない付着処理を可能にし、他組
の整列許容度を排除する。よって、孔18の高密度バイ
ア形成は、比較的低コストで、しかも比較的短時間で行
われる。低密度バイア(つまり孔18)を有する応用で
は、リリース層16は省略され、導電性組成物はスクリ
ーン印刷により穴18へ埋入される。この変形実施例は
高密度バイアを形成させることはできないが、本発明の
コスト節約及び短時間製造を達成させることは可能であ
る。
【0038】回路層10の上及び底面の間にバイア接続
を生じさせるために、孔内に導電性組成物を充填させる
ことは、さらに、新規であり利益がある。従来のスパッ
タリングや電解めっき充填操作よりもかなり速く、低コ
ストである。従来のバイア充填操作は時間がかかるだけ
でなく、過剰材料を除くために、追加のエッチバック又
は平坦化表面仕上げ工程がしばしば必要である。本発明
ではそのような工程は必要ない。リリース層の効果は、
各バイアの頂部にある過剰の導電性組成物の量を制御可
能にし、再現可能である。第一及び第二の絶縁層が一緒
にラミネートされるときには、その過剰量は第二の絶縁
層の対向金属パッドと接触させることを確実にする。ラ
ミネーション過程中に、一般には過剰組成物は孔に押し
込まれ、孔の側壁を外方に向かって拡大させる。よっ
て、過剰組成物はラミネーション中には孔から流れ出な
い。
【0039】本発明は以上説明した実施例について詳細
に説明したが、さまざまな変更、修正及び調節は開示し
た発明内容に基づき理解され、本発明の範囲内にあるも
のである。本発明は現在最も実用的であり、最も好まし
い実施例であると考えられる例で説明されたが、本発明
は開示内容に限定されるものではなく、一方特許請求の
範囲内に含まれるさまざまな修正及び等価な配置を包含
するものであることは理解される。
【図面の簡単な説明】
【図1】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図2】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図3】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図4】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図5】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図6】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図7】本発明の方法により処理され、本発明による多
層基板の第一の一般タイプを形成する回路層の具体例な
断面図を示す。
【図8】本発明の方法により処理され、本発明による多
層基板の第二の一般タイプを形成する回路層の具体例な
断面図を示す。
【図9】本発明の方法により処理され、本発明による多
層基板の第二の一般タイプを形成する回路層の具体例な
断面図を示す。
【符号の説明】
10 第一の回路 11 絶縁層 12 パターン金属層 14 ボンディングシート 16 リリース層 18 孔 20 導電性組成物 30 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/36 H01R 9/09 C (72)発明者 トマス マッシンギル アメリカ合衆国,カリフォルニア 95134, スコッツ・ヴァレイ,ノースリッジ・ドラ イヴ 170番 (72)発明者 マーク トマス マッコーマック アメリカ合衆国,カリフォルニア 95125, サンノゼ,パイン・アヴェニュ 743番 (72)発明者 マイケル グァン−ツォン リー アメリカ合衆国,カリフォルニア 95110, サンノゼ,セイジ・オーク・ウェイ 6064 番

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】 第一の回路層及び第二の回路層を有し、
    各回路層は第一の面と、第二の面と、その第一の面に配
    設された少なくとも一つの電気パッドとを有する多層基
    板の製造方法であって、 (a) 第二の面に脱着可能に接着したリリース層を有
    するボンディングシートの第一の面を、熱加圧により第
    一の回路層の第二の面とタックラミネートし、 (b) リリース層、ボンディングシート及び第一の回
    路層を貫通して、第一の回路層の第一の面にあるパッド
    で終結する孔をレーザで穴あけし、 (c) ボンディングシートに接着したリリース層のあ
    る孔を第一の回路層のパッドに接触する非揮発性導電性
    組成物で充填し、 (d) ボンディングシートからリリース層を除去し、 (e) 熱加圧により第二の回路層の第一の面へボンデ
    ィングシートをラミネートして、孔が第二の回路層のパ
    ッドと面し、導電性組成物は第一の回路層のパッドと第
    二の回路層のパッドとの間に電気接続を形成することか
    ら成る方法。
  2. 【請求項2】 孔が導電性組成物で充填される前に、レ
    ーザで穴あけされた孔をプラズマ洗浄に晒す段階を更に
    含む請求項1記載の方法。
  3. 【請求項3】 リリース層をボンディングシートから除
    去する前に、導電性組成物で充填された孔をソフトベー
    ク工程に晒す段階を更に含む請求項1記載の方法。
  4. 【請求項4】 ソフトベーク工程は導電性組成物で充填
    された孔を少なくとも5分間、60℃以上の温度に加熱
    することから成る請求項3記載の方法。
  5. 【請求項5】 ソフトベーク工程は導電性組成物で充填
    された孔を少なくとも15分間、約80℃と約100℃
    の間の温度に加熱することから成る請求項3記載の方
    法。
  6. 【請求項6】 (a) 第一の面と、第二の面と、その
    第一の面に配設された少なくとも一つの電気パッドと、
    第二の面に配設されたボンディングシートとを有する第
    一の回路層を設け、ボンディングシートは第一の回路層
    の第二の面に隣接する第一の面と、第二の面と、ボンデ
    ィングシートの第二の面に接着したリリース層とを有
    し、 (b) リリース層、ボンディングシート及び第一の回
    路層を貫通して、第一の回路層の第一の面にあるパッド
    で終結する孔をレーザで穴あけし、 (c) 第一の回路層のパッドに接触する非揮発性導電
    性組成物で、ボンディングシートに接着したリリース層
    のある孔を充填し、 (d) ボンディングシートからリリース層を除去して
    ボンディングシートの第二の面を晒し、 (e) ボンディングシートの第二の面を第二の回路層
    とラミネートして、孔が第二の回路層に配設されたパッ
    ドと面し、導電性組成物は第一の回路層にパッドと第二
    の回路層のパッドとの間に電気接続を形成することから
    成る多層基板の製造方法。
  7. 【請求項7】 孔が導電性組成物で充填される前に、レ
    ーザで穴あけされた孔をプラズマ洗浄に晒す段階を更に
    含む請求項6記載の方法。
  8. 【請求項8】 リリース層がボンディングシートから除
    去される前に、導電性組成物で充填された孔をソフトベ
    ーク工程に晒す段階を更に含む請求項6記載の方法。
  9. 【請求項9】 ソフトベーク工程は導電性組成物で充填
    された孔を少なくとも5分間、60℃以上の温度に加熱
    することから成る請求項8記載の方法。
  10. 【請求項10】 ソフトベーク工程は導電性組成物で充
    填された孔を少なくとも15分間、約80℃と100℃
    の間の温度に加熱することから成る請求項8記載の方
    法。
  11. 【請求項11】 第一の回路層及び第二の回路層を有
    し、各回路層は第一の面と、第二の面と、その第一の面
    に配設された少なくとも一つの電気パッドとを有する多
    層基板の製造方法であって、 (a) 第一の回路層の第二の面に、第一の回路層第二
    の面に接着する第一の面と第二の面とを有するボンディ
    ングシートを形成し、 (b) ボンディングシート及び第一の回路層を貫通し
    て、第一の回路層の第一の面にあるパッドで終結する孔
    をレーザで穴あけし、 (c) 非揮発性導電性組成物で孔を充填して、導電性
    組成物は孔により以前に露出された第一の回路層のパッ
    ドと接触し、導電性組成物のある部分は孔から伸長し、 (d) 熱加圧により第二の回路層の第一の面とボンデ
    ィングシートがラミネートして、孔が第二の回路層のパ
    ッドと面し、導電性組成物は第一の回路層のパッドと第
    二の回路層のパッドの間に電気接続を形成することから
    成る方法。
  12. 【請求項12】 ボンディングシート形成の前記段階は
    接着剤をスプレーする段階から成る請求項11記載の方
    法。
  13. 【請求項13】 ボンディングシート形成の前期段階は
    接着剤をカーテンコーティングする段階から成る請求項
    11記載の方法。
  14. 【請求項14】 ボンディングシート形成の前記段階は
    接着剤のブランケット層をスクリーン印刷により設ける
    段階から成る請求項11記載の方法。
  15. 【請求項15】 ボンディングシート形成の前記段階は
    ボンディングシートを第一の回路層の第二の面へタック
    ラミネートする段階から成る請求項11記載の方法。
  16. 【請求項16】 レーザによる穴あけ前に、ボンディン
    グシートの露出面にリリース層をタックラミネートする
    段階と、導電性組成物で孔を充填させた後にリリース層
    を除去する段階とから更に成り、ここでレーザによる穴
    あけの前記段階はリリース層だけでなく、ボンディング
    シート及び第一の回路層を貫通するようにレーザにより
    穴あけをする段階から成る請求項11記載の方法。
  17. 【請求項17】 導電性組成物で孔を充填する段階はリ
    リース層の面上に前記組成物をドクターブレードにより
    充填させる段階から成る請求項16記載の方法。
  18. 【請求項18】 導電性組成物で孔を充填する段階は導
    電性組成物をスクリーン印刷により充填する段階から成
    る請求項11記載の方法。
  19. 【請求項19】 導電性組成物で孔を充填する段階はボ
    ンディングシート上にステンシルを配置し、ステンシル
    を介して導電性組成物を付着させる段階から成る請求項
    11記載の方法。
  20. 【請求項20】 第一の面と、第二の面と、その第一
    の面に配設した少なくとも一つの電気パッドとを有する
    第一の回路層と、 第一の面と、第二の面と、その第一の面に配設した少な
    くとも一つの電気パッドとを有する第二の回路層と、 前記第一の回路層の第二の面と前記第二の回路層の第一
    の面との間に配設され、前記第一と第二の回路層の双方
    に接着したボンディングシートと、 ボンディングシート及び第一の回路層を貫通して、前記
    第一の回路層の第一の面にあるパッドで終結し、ボンデ
    ィングシートと第一の回路層の間の境界面にある連続側
    壁を有する孔と、 前記孔内に埋入された固形導電性組成物とを有する多層
    基板。
  21. 【請求項21】 前記導電性組成物は硬化した金属フィ
    ラー入りエポキシ樹脂を含む請求項20記載の多層基
    板。
  22. 【請求項22】 前記導電性組成物は非めっき金属を含
    む請求項20記載の多層基板。
  23. 【請求項23】 前記ボンディングシートは熱可塑性材
    料を含む請求項20記載の多層基板。
  24. 【請求項24】 前記ボンディングシートは熱硬化性材
    料を含む請求項20記載の多層基板。
JP11322891A 1998-11-13 1999-11-12 高密度相互接続を有する多層ラミネ―ト基板とその製造方法 Pending JP2000165050A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US192003 1994-02-04
US09/192,003 US6163957A (en) 1998-11-13 1998-11-13 Multilayer laminated substrates with high density interconnects and methods of making the same

Publications (1)

Publication Number Publication Date
JP2000165050A true JP2000165050A (ja) 2000-06-16

Family

ID=22707837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11322891A Pending JP2000165050A (ja) 1998-11-13 1999-11-12 高密度相互接続を有する多層ラミネ―ト基板とその製造方法

Country Status (2)

Country Link
US (1) US6163957A (ja)
JP (1) JP2000165050A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000204228A (ja) * 1998-12-01 2000-07-25 Fujitsu Ltd 導電性組成物
JP2002319762A (ja) * 2001-04-20 2002-10-31 Toppan Printing Co Ltd 多層配線基板
US6638607B1 (en) 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP2011193001A (ja) * 2010-03-16 2011-09-29 Korea Electronics Telecommun 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
JP2014017156A (ja) * 2012-07-10 2014-01-30 Panasonic Corp コネクタ装置及びそれに用いる雌側コネクタ
JP2014053342A (ja) * 2012-09-05 2014-03-20 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びプリント配線板

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69839964D1 (de) * 1997-06-06 2008-10-16 Ibiden Co Ltd Einseitige leiterplatte und verfahren zu deren herstellung
SE522114C2 (sv) * 1998-08-18 2004-01-13 Ericsson Telefon Ab L M Metalliska byggelement för optoelektronik
US6684007B2 (en) 1998-10-09 2004-01-27 Fujitsu Limited Optical coupling structures and the fabrication processes
US6690845B1 (en) 1998-10-09 2004-02-10 Fujitsu Limited Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making
US6785447B2 (en) 1998-10-09 2004-08-31 Fujitsu Limited Single and multilayer waveguides and fabrication process
US6706546B2 (en) 1998-10-09 2004-03-16 Fujitsu Limited Optical reflective structures and method for making
JP3197540B2 (ja) * 1999-02-05 2001-08-13 ソニーケミカル株式会社 基板素片、及びフレキシブル基板
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
US6198634B1 (en) * 1999-03-31 2001-03-06 International Business Machines Corporation Electronic package with stacked connections
JP3344363B2 (ja) * 1999-05-18 2002-11-11 松下電器産業株式会社 マスクフィルムとその製造方法およびそれを用いた回路基板の製造方法
US6353997B1 (en) * 1999-10-07 2002-03-12 Subtron Technology Co., Ltd. Layer build-up method for manufacturing multi-layer board
US6608258B1 (en) 1999-11-18 2003-08-19 Nortel Networks Limited High data rate coaxial interconnect technology between printed wiring boards
JP2001274528A (ja) 2000-01-21 2001-10-05 Fujitsu Ltd 薄膜デバイスの基板間転写方法
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル&インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
US6673723B2 (en) * 2000-05-26 2004-01-06 Bharat Z. Patel Circuit board and a method for making the same
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
JP3874062B2 (ja) * 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
FR2817396A1 (fr) * 2000-11-27 2002-05-31 Orient Semiconductor Elect Ltd Procede de fabrication pour substrat multicouche haute densite
DE10059178C2 (de) * 2000-11-29 2002-11-07 Siemens Production & Logistics Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
JP3890901B2 (ja) * 2001-02-21 2007-03-07 ソニー株式会社 電子部品実装基板及びその製造方法
JP2002298993A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 片方に樹脂ハンダを用いた一対の電気コネクタ
JP2002298962A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接触子、電気コネクタ及びこれらのプリント配線板への接続方法
JP2002298995A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた同軸ケーブルの結束部材及び同軸ケーブルの電気コネクタ並びに結束部材の同軸ケーブル又は電気コネクタへの接続方法
JP2002298938A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いたツイストペアケーブルの電気コネクタ及びこの電気コネクタへの電線接続方法
JP2002298946A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接続具、電気コネクタ及びこれらへの電線接続方法
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法
WO2002098638A1 (en) * 2001-06-04 2002-12-12 Polymer Group, Inc. Three-dimensional nonwoven substrate for circuit board
JP2003023248A (ja) * 2001-07-05 2003-01-24 Nitto Denko Corp 多層フレキシブル配線回路基板およびその製造方法
US6810583B2 (en) 2001-08-07 2004-11-02 International Business Machines Corporation Coupling of conductive vias to complex power-signal substructures
US6691408B2 (en) * 2001-10-10 2004-02-17 Mack Technologies Florida, Inc. Printed circuit board electrical interconnects
US7080445B2 (en) * 2001-10-31 2006-07-25 Denso Corporation Method for connecting printed circuit boards and connected printed circuit boards
US6805280B2 (en) * 2002-01-08 2004-10-19 International Business Machines Corporation Z interconnect structure and method
US6900533B2 (en) * 2002-01-30 2005-05-31 Agilent Technologies, Inc. Apparatus for routing electrical signals
US6826830B2 (en) * 2002-02-05 2004-12-07 International Business Machines Corporation Multi-layered interconnect structure using liquid crystalline polymer dielectric
US6583517B1 (en) 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
TW558823B (en) * 2002-04-10 2003-10-21 Via Tech Inc Through-hole process of integrated circuit substrate
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US6881072B2 (en) * 2002-10-01 2005-04-19 International Business Machines Corporation Membrane probe with anchored elements
US6819373B2 (en) * 2002-10-03 2004-11-16 International Business Machines Corporation Lamination of liquid crystal polymer dielectric films
US6790305B2 (en) 2002-10-08 2004-09-14 International Business Machines Corporation Method and structure for small pitch z-axis electrical interconnections
US7181839B2 (en) * 2003-01-14 2007-02-27 Matsushita Electric Industrial Co., Ltd. Method for producing a circuit board
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
WO2004084219A1 (en) * 2003-03-17 2004-09-30 Sae Magnetics (H.K) Ltd. System and method for manufacturing a hard disk drive suspension flexure and for preventing damage due to electrical arcing
US7014727B2 (en) * 2003-07-07 2006-03-21 Potomac Photonics, Inc. Method of forming high resolution electronic circuits on a substrate
JP3972895B2 (ja) * 2003-12-10 2007-09-05 松下電器産業株式会社 回路基板の製造方法
US6969471B2 (en) * 2003-12-29 2005-11-29 Lear Corporation Process for manufacturing printed circuit boards with protected spaces between tracks
US20050238892A1 (en) * 2004-04-22 2005-10-27 The Boeing Company Backing film and method for ply materials
US7410894B2 (en) * 2005-07-27 2008-08-12 International Business Machines Corporation Post last wiring level inductor using patterned plate process
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
JP5521547B2 (ja) * 2007-03-29 2014-06-18 日本電気株式会社 半導体装置及びその製造方法
KR20090067249A (ko) * 2007-12-21 2009-06-25 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP4581011B2 (ja) * 2008-01-25 2010-11-17 株式会社東芝 電気部品とその製造方法
US8350187B2 (en) * 2009-03-28 2013-01-08 Electro Scientific Industries, Inc. Method and apparatus for laser machining
JP2011171604A (ja) * 2010-02-19 2011-09-01 Oki Semiconductor Co Ltd 電子部品製造方法、電子部品製造装置及び感光性レジスト
US8618994B1 (en) * 2010-03-23 2013-12-31 Lockheed Martin Corporation Passive electromagnetic polarization shifter with dielectric slots
US9930789B2 (en) * 2010-04-12 2018-03-27 Seagate Technology Llc Flexible printed circuit cable with multi-layer interconnection and method of forming the same
US8867219B2 (en) 2011-01-14 2014-10-21 Harris Corporation Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
WO2014127381A1 (en) * 2013-02-15 2014-08-21 Ormet Circuits, Inc. Structures for z-axis interconnection of multilayer electronic substrates
EP2881978A1 (en) * 2013-12-06 2015-06-10 Ka Wa Cheung System and method for manfacturing a fabricated carrier
KR20150144174A (ko) * 2014-06-16 2015-12-24 삼성전자주식회사 반도체 패키지
US20160081200A1 (en) * 2014-09-16 2016-03-17 Kinsus Interconnect Technology Corp. Method for manufacturing circuit board by etching polyimide
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301324A (en) * 1978-02-06 1981-11-17 International Business Machines Corporation Glass-ceramic structures and sintered multilayer substrates thereof with circuit patterns of gold, silver or copper
US4928387A (en) * 1989-09-07 1990-05-29 Rockwell International Corp. Temporary soldering aid for manufacture of printed wiring assemblies
US5379515A (en) * 1989-12-11 1995-01-10 Canon Kabushiki Kaisha Process for preparing electrical connecting member
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5374469A (en) * 1991-09-19 1994-12-20 Nitto Denko Corporation Flexible printed substrate
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5667132A (en) * 1996-04-19 1997-09-16 Lucent Technologies Inc. Method for solder-bonding contact pad arrays
US5779836A (en) * 1996-07-11 1998-07-14 Advance Circuits Inc Method for making a printed wiring board

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000204228A (ja) * 1998-12-01 2000-07-25 Fujitsu Ltd 導電性組成物
JP2002319762A (ja) * 2001-04-20 2002-10-31 Toppan Printing Co Ltd 多層配線基板
US6638607B1 (en) 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6969436B2 (en) 2002-10-30 2005-11-29 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US7303639B2 (en) 2002-10-30 2007-12-04 International Business Machines Corporation Method for producing Z-axis interconnection assembly of printed wiring board elements
JP2011193001A (ja) * 2010-03-16 2011-09-29 Korea Electronics Telecommun 織物型電子素子パッケージ及びその製造方法と織物型電子素子パッケージの実装方法
JP2014017156A (ja) * 2012-07-10 2014-01-30 Panasonic Corp コネクタ装置及びそれに用いる雌側コネクタ
US9478879B2 (en) 2012-07-10 2016-10-25 Panasonic Intellectual Property Management Co., Ltd. Connector assembly and female connector used for the same
JP2014053342A (ja) * 2012-09-05 2014-03-20 Mitsui Mining & Smelting Co Ltd プリント配線板の製造方法及びプリント配線板
KR20150052051A (ko) * 2012-09-05 2015-05-13 미쓰이금속광업주식회사 프린트 배선판의 제조 방법 및 프린트 배선판
KR20180108880A (ko) * 2012-09-05 2018-10-04 미쓰이금속광업주식회사 프린트 배선판의 제조 방법 및 프린트 배선판
KR102046738B1 (ko) * 2012-09-05 2019-11-19 미쓰이금속광업주식회사 프린트 배선판의 제조 방법 및 프린트 배선판
KR102090353B1 (ko) * 2012-09-05 2020-03-17 미쓰이금속광업주식회사 프린트 배선판의 제조 방법 및 프린트 배선판

Also Published As

Publication number Publication date
US6163957A (en) 2000-12-26

Similar Documents

Publication Publication Date Title
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
US5822856A (en) Manufacturing circuit board assemblies having filled vias
JP3429734B2 (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
KR100522385B1 (ko) 다층 회로 기판 어셈블리, 다층 회로 기판 어셈블리 부품및 그들의 제조 방법
US6600224B1 (en) Thin film attachment to laminate using a dendritic interconnection
WO2003067656A1 (fr) Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
WO2001005204A1 (fr) Procede de fabrication d'une carte de circuits imprimes
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
JP2000286553A (ja) 高密度電子部品パッケージング用のzコネクション形積層基板を製造する構造体及び方法
JP2003318545A (ja) 多層型プリント配線基板及び多層型プリント配線基板の製造方法
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP3461172B2 (ja) 多層配線回路基板の製造方法
JP2008263188A (ja) 回路基板の製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
JP2004247668A (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP2003124250A (ja) 接合方法および導電性回路構造
JP4097310B2 (ja) 多層回路基板の製造方法
JP2003298213A (ja) プリント配線板とその製造方法
JP3786616B2 (ja) 多層回路基板及びその製造方法
JP3963620B2 (ja) 半導体チップ及びその製造方法
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2011082240A (ja) 回路基板の製造方法
JP3429743B2 (ja) 配線基板
JP2004214227A (ja) 層間接続部及び多層配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020