JP2011082240A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2011082240A
JP2011082240A JP2009231252A JP2009231252A JP2011082240A JP 2011082240 A JP2011082240 A JP 2011082240A JP 2009231252 A JP2009231252 A JP 2009231252A JP 2009231252 A JP2009231252 A JP 2009231252A JP 2011082240 A JP2011082240 A JP 2011082240A
Authority
JP
Japan
Prior art keywords
conductive paste
etching
via hole
circuit board
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009231252A
Other languages
English (en)
Other versions
JP5299206B2 (ja
Inventor
Shuichiro Yasuda
周一郎 安田
Yoshina Miyazaki
芳奈 宮崎
Toshisuke Maeda
俊輔 前多
Norio Umezu
典雄 梅津
Yoshio Omori
良男 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to JP2009231252A priority Critical patent/JP5299206B2/ja
Publication of JP2011082240A publication Critical patent/JP2011082240A/ja
Application granted granted Critical
Publication of JP5299206B2 publication Critical patent/JP5299206B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】高密度な配線パターンを形成して、確実に導電性ペーストによる層間接続を行うことができる回路基板の製造方法を提供する。
【解決手段】基板11の一方の側の銅箔12の表面にマスキングテープ15を貼り付ける。マスキングテープ15及び銅箔12に開口部15a,12aを形成し、開口部12aに連通して、基板11にビアホール16を形成する。ビアホール16内に導電性ペースト18を充填し、マスキングテープ15を剥離して、導電性ペースト18を熱プレスする。ビアホール16の導電性ペースト18を押圧してリベット状に形成し、表面にエッチングレジスト19aを設ける。ビアホール16上のエッチングレジスト19aの大きさを、銅箔12による所望のランド部20の大きさよりも小さく形成する。エッチング時に、ビアホール16周辺の広がり部18aについて、その周縁部をエッチングにより除去するとともに、一部を残してエッチングを終了する。
【選択図】図2

Description

この発明は、複数の回路配線が絶縁層を挟んで積層され、各層の回路配線がビアホールの層間接続部を介して接続される回路基板の製造方法に関する。
従来、両面回路基板やその他の多層回路基板において、絶縁基板で絶縁された各回路配線を電気的に接続するため、内部に導電材が設けられたビアホールが絶縁基板を貫通して形成されている。この層間接続には、絶縁基板に形成されたビアホール内に、銅メッキや導電性ペーストを充填する方法が用いられている。特に、導電性ペーストを用いた層間接続構造は、製造時の環境負荷が小さく製造方法も簡易である点で優れている。
導電性ペーストを用いた層間接続方法は、例えば図4に示すように、ポリイミド等のフレキシブルな基板1の両面に銅箔2,3が貼付された両面銅張り板4の表面側の銅箔2に、PET等のマスキングテープ5を貼り付け(図4(a))、銅箔2の所定位置にレーザ光等を用いて、基板1を貫通したビアホール6を形成する(図4(b))。この後、ビアホール6内をデスミア処理する。そして、マスキングテープ5の表面に導電性ペースト8を載せ、マスキングテープ5上の導電性ペースト8をスキージ7により摺動させ、ビアホール6内に導電性ペースト8を充填する(図4(c))。そして、マスキングテープ5を剥がして(図4(d))、ビアホール6内に導電性ペースト8が充填された基板1を所定温度で熱プレスし、導電性ペースト8による層間接続構造を形成する(図4(e))。さらに、銅箔2及び導電性ペースト8が表面に露出した部分を覆ってレジストフィルム9が貼付され、所定の回路配線パターンを形成するように露光されて、所定回路配線パターン形状にエッチングレジスト9a,9bが残される(図4(f))。この後、余分な銅箔2,3がエッチングされ(図4(g))、所定の回路配線パターンや、ビアホール6の周囲の銅箔2,3によるランド部2a,3aが形成される。
この層間接続構造の場合、導電性ペースト8はそのマスキングテープ5の厚さ分だけビアホール6の体積よりも多く充填される。そして、この後、マスキングテープ5を剥離して、熱プレスにより導電性ペースト8を押しつぶして硬化させると、導電性ペースト8の基板1のビアホール6から突出した部分は、円形につぶれリベット形状に広がって広がり部8aとなり、銅箔2と接続する(図4(e))。さらに、この広がり部8aの直径は、所定のランド部2aを形成するためにランド部2aと同形状に形成されたエッチングレジスト9aの直径よりも大きくなるものである(図4(f)(g))。
その他、導電性ペーストを用いた層間接続方法としては、特許文献1、2に開示されているように、先ず両面銅張り板の表裏面の銅箔をエッチングして、絶縁基板両面に配線パターンを形成した導体層を設け、一方の面の導体層と絶縁基板に所定ビアホール径によるビアホールを形成し、他方の面の導体層にはビアホールに開口した小孔を開け、そのビアホールに導電性ペーストを充填するものもある。このビアホールに充填される導電性ペーストも、ビアホール開口側の銅箔のランド部に合わせて、ビアホール開口よりも大きく形成されフランジ状に拡張された拡張部が形成される。
特開2004−221192号公報 特開2005−332908号公報
上記従来の図4に示す回路基板の製造方法では、広がり部8aの大きさは、エッチングにより形成されるランド部2aの大きさとは関係なく、導電性ペースト8の熱プレスにより、余分な量の導電性ペースト8が周囲に押し広げられたものである。さらに、場合によっては、均等な円形のリベット形状にはならず、一部の過剰な導電性ペースト8が、ビアホール6の周囲に大きく広がり、過剰広がり部8bを形成する場合がある(図4(e))。また、エッチング時にエッチングレジスト9aのランド形状からはみ出して広がった部分の導電性ペースト8は、その樹脂バインダにより、銅箔2に対してエッチングレジストの働きをする。これにより、銅箔2のエッチング効率を低下させ、さらには広がり部8aや過剰広がり部8bにより、銅箔2がランド部2aの所定形状より大きな形状のランドとして残る場合もあった(図4(g))。なお、背面側の銅箔3は、エッチングレジスト9bが直接貼り付けられているので、銅箔3によるランド部3aは、エッチングレジスト9bの形状通りに形成される。
一方、近年の高密度配線においては、より効率的な配線が求められ、配線間やビアホール間の間隔も狭くなってきている。ところが、上述のように所望のランド部2aの大きさよりも大きく導電性ペースト8や銅箔2が残ると、この導体部による回路配線パターンの短絡が生じる恐れがあり、微細な回路配線パターンの形成の妨げとなるものであった。
また、特許文献1、2に開示された回路基板の製造方法においては、回路配線パターンのエッチングが導電性ペースト充填よりも先に行われるので、メタルマスクやラミネートフィルム、印刷用スクリーン等のマスク設置時にボイドを巻き込みやすく、導電性ペースト充填時にペースト溜まりができやすいものであった。しかも、エッチングによる回路のパターンニング後に、回路のビアホール及びランド部にマスクの開口部を正確に一致させて導電性ペーストの塗布を行わなくてはならず、マスクの位置決めが難しいものである。さらに、マスクを除去した後に導電性ペーストを加熱して硬化させる際にも、加圧により導電性ペーストの拡張部が広がって、隣接するパターンと短絡したりする恐れもあった。
この発明は、上記背景技術に鑑みて成されたもので、高密度な配線パターンを形成し、確実に導電性ペーストによる層間接続を行うことができる回路基板の製造方法を提供することを目的とする。
この発明は、絶縁性の基板表面に金属箔による回路配線を形成し、前記基板に形成されたビアホールに導電性ペーストを充填して、前記基板を挟んで形成された前記回路配線を電気的に接続する回路基板の製造方法であって、前記基板の一方の側の金属箔表面にマスキングテープ等のマスクを貼り付け、前記マスク及び金属箔に開口部を形成するとともに、前記開口部に連通して前記基板に前記ビアホールを形成し、前記ビアホール内に導電性ペーストを充填し、前記マスクを剥離して、前記導電性ペーストを熱プレスし、前記導電性ペーストの前記ビアホールから突出した部分を押圧してリベット状に形成し、前記絶縁基板の表面にエッチングレジストを設け、前記金属箔を所定の回路配線パターンにエッチングする際に、前記ビアホール上のエッチングレジストの大きさを、前記金属箔による所望のランド部の大きさよりも小さく形成し、前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストのリベット状の広がり部について、前記リベット部周縁部の前記導電性ペーストをエッチングにより除去するとともに、一部を残してエッチングを終了し、前記エッチングレジストを剥離して、前記エッチングレジストよりも大きい前記ランド部を形成する回路基板の製造方法である。
さらに、前記所望のランド部の大きさは、前記広がり部の前記導電性ペーストが、前記エッチング中に剥離しないで前記エッチングレジストの周囲に残留した部分の外形と等しいものである。特に、前記所望のランド部は円形に形成され、その径は、前記エッチング中に剥離せずに前記エッチングレジストの周囲に残留した前記広がり部の径と等しいものである。
また、前記導電性ペーストの広がり部は、前記熱プレスによりその周縁部に向かうに従い薄くなるように形成され、前記エッチングにより、所定の厚み以下の部分を除去するものである。前記基板は、例えばポリイミドであり、両面に銅箔が貼られた両面銅貼り板から成るものである。
前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストをエッチングにより除去するとともに、前記金属箔により所望のランド部及び所定の回路配線パターンを形成するものである。
この発明の回路基板の製造方法によれば、導電性ペーストを用いた層間接続部を形成して、より高密度の配線パターンを設けた回路基板を容易に形成することができる。そして、高密度な回路の層間接続構造の信頼性も高いものにすることができる。そして、回路基板の小型薄型化に貢献するとともに、電子機器の小型化や品質の向上にも寄与するものである。
この発明の一実施形態の回路基板の製造工程の一部を示した概略断面図である。 この発明の一実施形態の回路基板の次の製造工程を示した概略断面図である。 この発明の一実施形態の回路基板のビアホール部分の部分拡大断面図である。 従来の回路基板の製造工程を示した概略断面図である。
以下、この発明の回路基板の一実施形態について、図1〜図3を基にして説明する。この実施形態の回路基板10は、図1、図2に示すように、基板11の両面に、金属箔である銅箔12,13から成る回路配線12a,13aが形成されている。基板12は、ポリイミド等の絶縁性のフレキシブル基板から成り、その両面に銅箔12,13が貼り付けたものである。基板11の表裏面の銅箔12,13は、後述する工程を経て、所定の回路配線パターンを形成する。
基板11には、図2(h)に示すように、表裏の回路配線12a,13a間を電気的に接続するためのビアホール16が形成されている。ビアホール16に充填された導電性ペースト18による層間接続部材により、表裏の回路配線12a,13aのランド部20,21が電気的に接続されている。
充填する導電性ペースト18は、熱可塑性樹脂中に高融点金属と低融点金属等の金属粒子が混合され、後の加熱処理で合金化するとともに金属粒子が互いに接続するものである。例えば、高融点金属は、少なくとも銅を含み、銅単体の粒子、又は銅と金、銀、亜鉛、及びニッケルのうち1つ以上の金属を含む合金の粒子である。また、これら金属粒子の表面は、金、銀、亜鉛、又はニッケル、又はそれらの合金がメッキ等により被覆されていてもよい。これらの金属粒子の平均粒径は、約1〜10μm例えば6μmである。また、低融点金属は、Sn、又はSnを含む合金(例えば、ハンダ)の粒子である。ハンダとしては、Sn−Cu系ハンダ、Sn−Ag系ハンダ、Sn−Ag−Cu系ハンダ、これらにIn、Zn、Biのいずれか一つ以上を添加し、さらに適宜混合して用いても良い。導電性ペースト18のバインダ樹脂は、熱可塑性樹脂であり、例えば、ポリエステル、ポリオレフィン、ポリアミド、ポリアミドイミド、ポリエーテルイミド、ポリフェニレンエーテル、ポリフェニレンスルフィド、ポリビニルブチラールなどの樹脂、その他、エポキシ樹脂、アクリル樹脂等を好適に用いることが出来る。
次に、この実施形態の回路基板10製造方法について、図1、図2を基にして説明する。先ず、図1(a)に示すように、ポリイミド等の絶縁性樹脂のフィルムを基板とした両面銅張り板14の、銅箔12が形成された一側面側に印刷用のマスクを形成するマスキングテープ15を貼り付ける。マスキングテープ15は、PETフィルムに粘着剤が塗布されたものである。マスクキングテープ15のラミネート方法としては、例えば真空ラミネート法がある。この実施形態の製造方法では、マスキングテープ15を回路が未形成の銅箔12に直接貼り付けるので、両面銅張り板14の表面が均一で凹凸や段差がなく、容易に良好にマスキングテープ15を貼り付けることができる。
次に、両面銅張り板14に、マスキングテープ15側からレーザ光を照射し、マスキングテープ15に開口部15aを形成するとともに、同時に銅箔12にも開口部12aを形成する。さらに、レーザ光により基板11に、銅箔13に届く貫通孔であるビアホール16を形成する(図1(b))。このレーザ加工は、カッパーダイレクト法と言われる公知の方法であり、エキシマレーザ等のUVレーザや、COレーザやYAGレーザ等も用いることができる。なお、レーザ光による開口部の形成は、銅箔12と基板11に別々にレーザ光を照射して開口部を形成しても良い。
この後、ビアホール16内をデスミア処理する。この後、図1(c)に示すように、導電性ペースト18をビアホール16内に充填する。充填方法は、マスキングテープ15の表面に導電性ペースト18を載せ、スキージ17により導電性ペースト18を摺動させ、ビアホール16内に導電性ペースト18を直接に充填する。その他、スクリーン印刷、インクジェット印刷等の印刷方法により導電性ペースト18をビアホール16内に充填する方法を用いても良い。
次に、図1(d)に示すように、マスキングテープ15を剥離する。すると、マスキングテープ15内の開口部15aに位置していた導電性ペースト18が、その量だけ基板11から突出して設けられる。この状態で、両面銅張り板14を熱プレスして、導電性ペースト18の金属粒子を溶融し、導電性ペースト18による層間接続構造を形成する。熱プレスは、図示しない加熱プレス装置等を用いて、例えば160〜200℃で200〜600N/cm2の条件下で、30〜180分間加熱加圧して、銅箔12と導電性ペースト18中の金属との電気的接続を図る(図1(e))。
ここで、熱プレスした導電性ペースト18は、マスキングテープ15の厚さ分の量だけ銅箔12の開口部12aから周囲に広がり、広がり部18aを形成してリベット状に押しつぶされている(図1(e))。また、場合によっては、周囲に均等な円形のリベット形状にはならず、一部の過剰な導電性ペースト18が、ビアホール16の周囲の一部に大きく広がり、過剰広がり部18bを形成する場合がある(図1(e))。マスキングテープは、粘着剤を有するテープ類であれば足り、形状/種類等は限定されるものではない。また、必ずしもマスキングテープを使用した導電性ペーストの充填方法に限定されるものではなく最終的に導電性ペーストによるリベット形状が形成できればよい。
次に、図2(f)に示すように、回路配線12a,13aを形成する表裏面の銅箔12,13に、エッチング用のレジストフィルム19を貼り付ける。レジストフィルム19はドライフィルムであり、例えばアクリル樹脂からなる。そして、所定の回路配線パターンに露光して、回路配線12a、13a及びランド部20,21を形成するエッチングレジスト19a,19bとなる部分以外のレジストを除去する(図2(g))。この後、例えば塩化第二鉄溶液等を主成分とするエッチング液に両面銅張り板14を浸漬して、回路配線12a,13aを形成する。そして、ビアホール16の周囲に位置した回路配線12a,13aのランド部20,21が、導電性ペースト18により層間接続される(図2(h))。以上の工程を経て、両面銅張り板14の両面の回路配線12a,13aがビアホール16の導電性ペースト18により層間接続された回路基板10が形成される。
ここで、ランド部20を形成するエッチングレジスト19aの大きさ(円形の場合は直径D)は、回路配線12aの所望のランド部20の大きさ(円形の場合は直径D>D)よりも小さく形成する。小さくする程度は、導電性ペースト18の広がり部18aの厚さとエッチング時間により、エッチング時に残る広がり部18aの大きさにより設定する。ここで、ランド部20を形成する導電性ペースト18の広がり部18aの大きさ(円形の場合は直径D)は、接続信頼性を良好に取ることができる程度であることが好ましく、例えば100〜120μm程度が好ましい。また、ビアホール16の開口部の直径Dは、70〜90μm程度が好ましい。そして、エッチングレジスト19aの大きさ(円形の場合は直径D)は、ビアホール16の開口部の直径Dよりも大きいことが好ましく、広がり部18aとランド部20の銅箔との接触面積は広い方が好ましいが、配線の高密度化に鑑みて、接続信頼性に不具合が生じない範囲で小さい方が好ましい。従って、エッチングレジスト19aの大きさ(円形の場合は直径D)は、導電性ペースト18の広がり部18aの大きさ(円形の場合は直径D)の80〜90%程度が好ましい。また、広がり部18aの厚さは、3〜5mμが好ましい。
これにより、エッチング後の導電性ペースト18の広がり部18aは、図2(h)に示すように、エッチングレジスト19aよりも一回り大きく残る(円形の場合は直径D>D)。また、広がり部18aの周縁部であるランド部20となる領域からはみ出し過剰広がり部18bやその他のはみ出した広がり部18aの部分は、エッチング時にエッチング液により金属成分が溶解し、剥離される(図2(h))。なお、導電性ペースト18を介して銅箔をエッチングする箇所以外では、例えば背面側のエッチングレジスト19bのように、エッチングレジストが直接貼り付けられているので、銅箔による回路配線パターン13aやランド部21は、エッチングレジスト19b等の形状通りに形成される。
エッチングにより導電性ペースト18の広がり部18aの周縁部が剥離除去され、ランド部20に重なる所定部分を残す方法は、銅箔12のエッチング速度が、導電性ペースト18の約2倍以上であるので、上述のように広がり部18aの厚さとエッチング時間により、所望のランド部20の大きさに調整することができる。ここで、導電性ペースト18がエッチング液により除去されるのは、導電性ペースト18中の金属成分がエッチング液に溶解し、樹脂バインダがエッチング液の流れにより剥離されるものと考えられる。また、ある程度導電性ペースト18の広がり部18aの厚さが厚くなると、樹脂バインダによりエッチングが阻害され、エッチング時間中にはその金属成分が溶解せず、銅箔12に付着した状態で残り、結果として、その裏側の銅箔12も残り、ランド部20がエッチングレジスト19aよりも大きく形成される。また、エッチングにより銅箔12の端面は図3に示すように、凹面状に形成される。そして、過剰な導電性ペースト18の過剰広がり部18bの下部に位置するランド部20の銅箔12が、エッチングにより除去されると図2(h)、ランド部20からはみ出した導電性ペースト18の過剰広がり部18bが、エッチング液により容易に剥離される。これにより、残った導電性ペースト18の広がり部18aと同形状で、裏面側のランド部20が所定の形状に形成される。
この実施形態の回路基板10によれば、導電性ペースト18による層間接続部材の、ビアホール16の周縁での導電性ペースト18による広がり部18aを最小限に抑えることができ、結果としてビアホール16のランド部20を小さくして、回路配線の高密度化を図ることができる。また、銅箔12と導電性ペースト18との接続も確実なものとすることができる。また、熱プレス後の銅箔上に残存する過剰な導電性ペースト18bもエッチング時に確実に除去され、正確なランド部20を形成することができる。
なお、この発明の回路基板の製造方法は、上記実施形態に限定されるものではなく、ランド部の大きさや形状は適宜設定可能なものであり、導電性ペーストやマスキングテープ、基板等の材料も適宜選択可能なものである。
10 回路基板
11 基板
12,13 銅箔
12a,13a 回路配線
14 両面銅張り板
15 マスキングテープ
16ビアホール
18 導電性ペースト
18a 広がり部
19 レジストフィルム
19a エッチングレジスト
20,21 ランド部

Claims (5)

  1. 絶縁性の基板表面に金属箔による回路配線を形成し、前記基板に形成されたビアホールに導電性ペーストを充填して、前記基板を挟んで形成された前記回路配線を電気的に接続する回路基板の製造方法において、
    前記金属箔に開口部を形成するとともに、前記開口部に連通して前記基板に前記ビアホールを形成し、
    前記ビアホール内に導電性ペーストを充填し、
    前記導電性ペーストを熱プレスし、前記導電性ペーストの前記ビアホールから突出した部分を押圧してリベット状に形成し、
    前記絶縁基板の表面にエッチングレジストを設け、
    前記金属箔を所定の回路配線パターンにエッチングする際に、前記ビアホール上のエッチングレジストの大きさを、前記金属箔による所望のランド部の大きさよりも小さく形成し、
    前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストのリベット状の広がり部について、前記リベット部周縁部の前記導電性ペーストをエッチングにより除去するとともに、一部を残してエッチングを終了し、
    前記エッチングレジストを剥離して、前記エッチングレジストよりも大きい前記ランド部を形成することを特徴とする回路基板の製造方法。
  2. 前記所望のランド部の大きさは、前記広がり部の前記導電性ペーストが、前記エッチング中に剥離しないで前記エッチングレジストの周囲に残留した部分の外形と等しいものである請求項1記載の回路基板の製造方法。
  3. 前記所望のランド部の径は、前記エッチング中に剥離せずに前記エッチングレジストの周囲に残留した前記広がり部の径と等しいものである請求項2記載の回路基板の製造方法。
  4. 前記導電性ペーストの広がり部は、前記熱プレスによりその周縁部に向かうに従い薄くなるように形成され、前記エッチングにより、所定の厚み以下の部分を除去する請求項1記載の回路基板の製造方法。
  5. 前記金属箔のエッチング時に、前記ビアホール周辺の前記導電性ペーストをエッチングにより除去するとともに、前記金属箔により所望のランド部及び所定の回路配線パターンを形成する請求項1記載の回路基板の製造方法。
JP2009231252A 2009-10-05 2009-10-05 回路基板の製造方法 Expired - Fee Related JP5299206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009231252A JP5299206B2 (ja) 2009-10-05 2009-10-05 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009231252A JP5299206B2 (ja) 2009-10-05 2009-10-05 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011082240A true JP2011082240A (ja) 2011-04-21
JP5299206B2 JP5299206B2 (ja) 2013-09-25

Family

ID=44076016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009231252A Expired - Fee Related JP5299206B2 (ja) 2009-10-05 2009-10-05 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP5299206B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132424A1 (ja) * 2015-02-16 2016-08-25 日本メクトロン株式会社 フレキシブルプリント配線板の製造方法
CN107620871A (zh) * 2017-10-30 2018-01-23 赛尔富电子有限公司 一种led光源模块及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251848A (ja) * 1990-11-30 1993-09-28 Toshiba Corp プリント配線板の製造方法
JPH1174640A (ja) * 1997-08-28 1999-03-16 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
JP2002009411A (ja) * 2000-06-19 2002-01-11 Kyodo Printing Co Ltd Icカード用基板およびその製造方法
JP2007281336A (ja) * 2006-04-11 2007-10-25 Fujikura Ltd 両面プリント配線板の製造方法および多層プリント配線板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251848A (ja) * 1990-11-30 1993-09-28 Toshiba Corp プリント配線板の製造方法
JPH1174640A (ja) * 1997-08-28 1999-03-16 Matsushita Electric Ind Co Ltd プリント配線基板の製造方法
JP2002009411A (ja) * 2000-06-19 2002-01-11 Kyodo Printing Co Ltd Icカード用基板およびその製造方法
JP2007281336A (ja) * 2006-04-11 2007-10-25 Fujikura Ltd 両面プリント配線板の製造方法および多層プリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016132424A1 (ja) * 2015-02-16 2016-08-25 日本メクトロン株式会社 フレキシブルプリント配線板の製造方法
US10149392B2 (en) 2015-02-16 2018-12-04 Nippo Mektron, Ltd. Manufacturing method of flexible printed wiring board
CN107620871A (zh) * 2017-10-30 2018-01-23 赛尔富电子有限公司 一种led光源模块及其制造方法

Also Published As

Publication number Publication date
JP5299206B2 (ja) 2013-09-25

Similar Documents

Publication Publication Date Title
US7681310B2 (en) Method for fabricating double-sided wiring board
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
TW201528898A (zh) 多層印刷配線板之製造方法及多層印刷配線板
KR100957418B1 (ko) 인쇄회로기판의 제조방법 및 그에 따라서 제조된 인쇄회로기판
TWI403242B (zh) Production method of multilayer printed wiring board
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
CN102415228A (zh) 增层型多层印刷布线板及其制造方法
JP2010232249A (ja) 多層プリント配線板とその製造方法
JP2008263188A (ja) 回路基板の製造方法
JP2002324974A (ja) 多層プリント配線基板及び多層プリント配線基板の製造方法
JP5299206B2 (ja) 回路基板の製造方法
KR20060095814A (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
JP5287570B2 (ja) プリント配線板の製造方法
JP2010153438A (ja) 部品内蔵基板の製造方法
WO2011001900A1 (ja) プリント配線板及びその製造方法
JPH06164148A (ja) 多層プリント配線板
JP2003243824A (ja) 配線形成用フレキシブル基板およびフレキシブル配線基板並びにフレキシブル配線基板の製造方法
JP2666784B2 (ja) 印刷配線板及びその製造方法
JP2015204379A (ja) プリント配線板
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JPH10321970A (ja) プリント配線板およびその製造方法
CN111629513B (zh) 同时具有贯孔及盲孔的多层电路板结构及其制法
JP4304117B2 (ja) 多層回路基板およびその製造方法
JP2004296481A (ja) 多層配線回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120723

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120918

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130603

LAPS Cancellation because of no payment of annual fees