JP2003124250A - 接合方法および導電性回路構造 - Google Patents

Abstract

(57)【要約】 【課題】 導電性領域をもつ回路形成層上に誘電体層
（好ましくはボンディングシート）を被着させる段階を
含む接合方法を提供する。 【解決手段】 導電性領域上の誘電体層内にアパーチャ
が形成される。もう１つの回路形成基板上に配置された
導電性本体が、該アパーチャ内に挿入される。該導電性
本体は主領域（例えば導電性ポスト）および空乏領域
（例えば、金属または過渡的液体金属ボンディング材料
の薄層）を含んでなる。該空乏領域は回路形成層上の導
電性領域と接触し、これら回路形成層は合わせて積層さ
れる。該空乏領域から金属間領域を形成すべく、その組
合せに対し熱および圧力を加える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の接合
に関する。より特定的に言うと、本発明は高密度相互接
続構造および、変形可能なボンディングシートを利用し
て基板を合わせて接合またはカップリングさせるための
方法を提供する。

【０００２】

【従来の技術】特許性調査が行われ、以下の米国特許が
発見された。Capote et al に対する米国特許第５,３７
６,４０３号、Pennisi et alに対する米国特許第５,１
２８,７４６号、Hori に対する米国特許第５,２３２,５
３２号、Coques et al に対する米国特許第５,１５７,
８２８号、Yoshida et al.に対する米国特許第５,１８
７,１２３号、Pommer に対する米国特許第５,８３９,１
８８号およびSchorに対する米国特許第５,８４２,２７
３号である。

【０００３】Capote et alに対する米国特許第５,３７
６,４０３号は、ポリマー形成成分に加えて金属および
はんだを含む導電性組成物を開示している。可とう性基
板に対しチップをボンディングする上で空隙を除去する
ための技術が記述されている。可とう性パッドまたは紙
が可とう性基板の下側に連結され、ボンディング中に変
形し、硬化および固まる前に空気が液体接着剤から外に
流出できるようにする。可とう性基板にチップをボンデ
ィングするために用いられる接着剤は、液体またはペー
スト（ボンディング膜またはボンディングシートではな
い）であり、その目的は、ボンディング中の気泡の除去
である。

【０００４】Pennisi et al.に対する米国特許第５,１
２８,７４６号は、ポリマー形成組成物を含有するフラ
ックスについて教示している。アビエチン酸、アジピン
酸、アスコルビン酸、アクリル酸、クエン酸およびリン
ゴ酸から成るグループの中から選択された酸といったよ
うなフラックス構成成分が開示されている。

【０００５】Horiに対する米国特許第５,２３２,５３２
号は、可とう性基板に対するチップのボンディングにお
いて隙間をなくすための技術について記述している。最
終目的は、ボンディング中に変形し、硬化および固まる
前に液体接着剤から空気が流れ出すことになる、可とう
性パッドまたは紙を可とう性基板の下側で使用すること
にある。

【０００６】Coques et al. に対する米国特許第５,１
２７,８２８号は、基板と支持体との間の空間に部分真
空をつくることができるような形で、基板と支持体との
間に接着剤ループを使用することについて記述してい
る。その目的は、接着剤の均等な絞り出し、ひいては接
着剤が硬化された後、基板と支持体との間に均等な間隔
を得ることにある。

【０００７】Yoshida et al.に対する米国特許第５,１
８７,１２３号は、リードフレームに対する半導体デバ
イスのボンディングにおけるボイドなしの接着剤層につ
いて記述している。接着剤塗布の主要エリアは、ダイの
裏側である。半導体デバイスとリードフレームとの間に
はいかなる金属接続も存在しない。接着剤は、リードフ
レーム上への半導体デバイスの取付け中のボイドの形成
を防ぐため、複数の予め配置されたスポット内で液体ま
たはペースト状に塗布される。

【０００８】Pommerに対する米国特許第５,８３９,１８
８号は、２またはそれ以上の基板間に均等な空隙または
分離を提供するための非導電性粒子（すなわち「ゲー
ジ」（gauge）粒子）の使用および電気的相互接続を形
成するための銅ポスト／錫の導電性ペーストの使用につ
いて開示している。

【０００９】Schorに対する米国特許第５,８４２,２７
３号は、基板間に電気的接続を形成するための導電性接
着剤の使用について開示している。接着剤は、導電性粒
子、フレークなどと共に熱キュアされたエラストマであ
る。はんだは全く使用されない。電気的接続は、主とし
て金属接点を通したものである。

【００１０】

【特許文献１】米国特許第５，３７６，４０３号明細書

【特許文献２】米国特許第５，１２８，７４６号明細書

【特許文献３】米国特許第５，２３２，５３２号明細書

【特許文献４】米国特許第５，１５７，８２８号明細書

【特許文献５】米国特許第５，１８７，１２３号明細書

【特許文献６】米国特許第５，８３９，１８８号明細書

【特許文献７】米国特許第５，８４２，２７３号明細書

【００１１】

【発明が解決しようとする課題】上述の従来技術におい
て開示されているもののような、フリップチップ対基板
の接合のためのアンダーフィルプロセスは、非常に小さ
な接合エリア（標準的に２．５４ｃｍ×２．５４ｃｍ
（１インチ×１インチ）以下のエリア）に制限されてい
る。基板の構築は高価なものである。高密度基板の所要
量が増大するにつれて、この需要を満たすため、単純か
つ信頼性の高い相互接続プロセスが必要とされる。標準
的なはんだ印刷方法については、はんだのバンプサイズ
に制限があり、歩留りは細かいピッチの小さなバンプに
対しては低くなる。その上、ジョイントは、マイクロバ
ンプ上では信頼性が比較的低くなる。ＨＤＩ基板の寸法
に容易に小型化できる信頼性の高い相互接続プロセスを
得ることが望ましい。従って、必要とされて発明したの
は、挿入構造および過渡的液体合金ボンディングを利用
することによる、上述の必要条件を提供できる経済的な
方法である。

【００１２】

【課題を解決するための手段】本発明者は、基板アセン
ブリを製造するための方法において、第１の実質的に平
面な基板上の導電面と、第２の実質的に平面な基板上の
導電面との間に液体ポリマー材料を送り出す段階を含ん
でなる方法を提供する。液体ポリマー材料は、好ましく
は、第１の基板および第２の基板の縁部から内向きに配
置される。該方法はさらに、液体ポリマーが第１の基板
および第２の基板の縁部に向かって流れるように、第１
の基板と第２の基板との間で液体ポリマー材料をプレス
する段階と、液体ポリマー材料を硬化させる段階を含
む。第１の基板上の導電面は、第１の基板と第２の基板
との間で液体ポリマー材料をプレスした後、第２の基板
上の導電面と接触した状態に置かれる。本発明の別の実
施形態においては、液体ポリマー材料は、第１または第
２の基板上に存在するダイの上に送り出される。好まし
くは、基板の少なくとも１つは、約１５．２４ｃｍ（６
インチ）×約１５．２４ｃｍ（６インチ）の寸法といっ
たような、少なくとも２３２．２６平方ｃｍ（３６平方
インチ）の平面表面積を有する。

【００１３】平面基板の１つの導電面は、はんだ材料の
フラックス剤を有するかまたは有しないはんだバンプを
含む。液体ポリマー材料は、約１５重量％〜約７０重量
％のポリマー樹脂、約１５重量％から約７０重量％の硬
化剤および約０.１０重量％〜約２０重量％のポリマー
フラックス剤を含む。ポリマーフラックス剤は、ベータ
フェニル酸および／またはベータフェニルヒドロキシ酸
を含む。ベータフェニル酸は、ベータフェニル酢酸、ベ
ータフェニルアクリル酸、ベータフェニルクロトン酸お
よびそれらの混合物からなる群から選択される。

【００１４】本発明はさらに、約１５〜約７０重量％の
ポリマー樹脂、約１５〜約７０重量％の硬化剤および約
０.１０〜約２０重量％のフラックス剤を含むポリマー
組成物を提供する。本発明はまたさらに下部基板と、こ
の下部基板上に配置されたポリマー組成物と、約１５〜
７０重量％のポリマー樹脂、約１５〜約７０重量％の硬
化剤および約０.１０重量％〜約２０重量％のフラック
ス剤を含む前記ポリマー組成物上に配置された上部基板
と、を含んでなる基板アセンブリをも提供する。

【００１５】本発明はまたさらに、導電性領域をもつ回
路形成層上に誘電体層を被着する段階と、導電性領域全
体にわたり誘電体層内にアパーチャを（例えばレーザー
穿孔により）形成する段階と、導電性本体を該アパーチ
ャ内に挿入し、かくしてアパーチャの壁と導電性本体と
の間に空隙を形成する段階とを含んでなる、金属間領域
形成方法をも提供している。導電性本体は、主領域およ
び導電性領域と接触する空乏領域を含む。該方法はさら
に、空乏領域から金属間領域を形成する段階をも含んで
なる。金属間領域は、主領域の端部および側面を取り囲
んでいる。空乏領域は錫を、主領域は銅を含んでなる。
金属間領域は、Ｃｕ₃Ｓｎを含む。本発明の好ましい実
施形態においては、回路形成層は第１の回路形成層であ
り、導電性本体は第２の回路形成層上に配置される。該
方法はまたさらに、第１の回路形成層と第２の回路形成
層を合わせて積層する段階を含んでいる。アパーチャの
壁と導電性本体との間の空隙には好ましくは、誘電体材
料が充填されている。空隙は、誘電体層を積層すること
によって埋められてもよい。

【００１６】本発明はまたさらに、誘電体層および第１
の導電性領域をもつ第１の回路形成層と、誘電体層およ
び第２の誘電性領域をもつ第２の回路形成層と、を含む
導電性回路構造をも提供する。第１と第２の導電性領域
との間には、バイア構造が配置されている。バイア構造
は、主領域と、該主領域の片端のまわりおよびその側面
のまわりに配置される金属間領域とを含んでなる。

【００１７】以下に明らかとなるさまざまな補助的な対
策および特徴と合わせて、上記の対策は、一例として提
供されているにすぎない添付の図面を参考にしてその好
ましい実施形態が示されている本発明の接合方法および
高密度相互接続構造により達成される。

【００１８】

【発明の実施の形態】ここで図面を詳細に参照すると、
下部基板１２，上部基板１４および下部基板１２と上部
基板１４との間に配置された（例えば液体熱キュア性ポ
リマーといった）ポリマー１６が見られる。下部基板１
２と上部基板１４は、それぞれに連結された導体パッド
１８および２０を有する。導体パッド１８と２０とを合
わせてカップリングするのを補助するため導体パッド１
８には、はんだバンプ１９がボンディングされている。
基板１２および１４はそれぞれ縁部１２ａおよび１４ａ
を有し、可とう性基板、剛性基板、回路形成された基
板、剛性ウェーハ、ＰＣＢまたは積層回路板といった回
路板などの中から選択された適切なあらゆる基板（例え
ば半導体または導体基板）であり得る。基板１２および
／または１４は好ましくは、それらが約１５．２４ｃｍ
（６インチ）（またはそれ以上）から約１５．２４ｃｍ
（６インチ）（またはそれ以上）までの寸法を有する場
合といったように、約２３２．２６平方センチ（３６平
方インチ）以上の平坦な表面積をもつ大きな基板であ
る。

【００１９】液体ポリマー１６は、図３に最も良く示さ
れているように下部基板１２により全て支持されている
複数のダイ（ｄｉｅ）２４によってとり囲まれた中央ダ
イ２４ａの上でかつ下部基板１２上に同心状に送り出す
ことができる。上部基板１４が下向きに下降させられる
と、液体ポリマー１６は圧縮され、下部基板１２と上部
基板１４のそれぞれの周縁部１２ａおよび１４ａに向か
って外向きに絞り出し状態で流される。本発明のもう１
つの実施形態においては液体ポリマー１６は、図４を見
れば最も良くわかるように、複数のダイ２４の各々の上
に積重ねられている。上部基板１４が下向きに下降させ
られると、それぞれに配置されたポリマー１６は圧縮さ
れ、それぞれ下部および上部基板１２および１４のそれ
ぞれの周縁部１２ａおよび１４ａに向かって再び外向き
に絞り流される。

【００２０】従って、図１に描かれているように再現す
ると、測定された量の液体ポリマー１６は下部基板１２
上に特定された場所（単複）に送り出される。上部基板
１４は、下部基板１２上に下降させられその間、送出さ
れたポリマー１６と接触し、絞り流しによってそれを強
制的に外向きに移動させる。基板接合が完了した時点で
（すなわち、導体パッド１８および２０が、図２に示さ
れるようにはんだバンプ１９をリフローさせるため接触
状態にあるとき、接合されたアセンブリ１０は、当業者
にとっては周知の加熱サイクルを通して、導電性ジョイ
ント３１を形成し（すなわち、はんだバンプ１９の助け
を借りた導体パッド１８および２０の接合）、ポリマー
１６をキュアさせる。図２に示されているように、キュ
ア後のポリマー１６は、接合されたアセンブリ１０の一
部である。

【００２１】本発明のポリマー１６は、基板表面上の導
電性ジョイントおよび回路用の半密閉シールを提供す
る。ポリマー１６は同様に、動作中の応力除去をも提供
する。温度変動は、基板アセンブリ内の構成要素間にお
ける熱膨張率の不整合による応力を生じさせる可能性が
ある。ポリマー１６は同様に、基板回路間の電気信号を
隔離するための誘電体層をも構成する。前述のように、
ポリマー１６は、図３に示されるように、下部基板１２
の中心領域において送り出すこともできるし、あるいは
又、図４に示されるように、各々のダイの中心で個別に
送り出すこともできる。基板の中心から送り出される場
合、ポリマー１６は、１つのフローフロント（flow fro
nt）をもって外向きに流れる。複数箇所からの送り出し
については、各々の送り出し場所についてフローフロン
トが存在し、これが場合によって合流してより少数のフ
ローフロントを形成する可能性もある。フローフロント
の合流と接合が通常環境下で行われる場合、気泡が閉じ
込められる可能性がある。しかし真空環境下での接合な
らば、閉込められた気泡を除去することができる。小さ
めの基板に対しては単一箇所からの送り出しが有用であ
り、一方、非常に大きい面積の基板の接合においては、
各ダイ領域全体にわたり、多数箇所からの送り出しの方
がより優れた流量制御ができる。

【００２２】はんだバンプ１９用の適切な材料は、金
属、または単相または多相合金でありうる。合金は２成
分、３成分またはその他のより高次の組成物でありう
る。その例としては、共融Ｐｂ／ＳｎおよびＩｎ−Ｓ
ｎ，Ｂｉ−Ｓｎ，Ｉｎ−Ａｇ，Ｓｎ−Ｓｂ，Ａｕ−Ｓｎ
およびＰｂ−Ｓｎからなる合金が含まれる。はんだのさ
らに特定的な例としては、（重量百分率単位で記述した
場合）５２Ｉｎ／４８Ｓｎ，５８Ｂｉ／４２Ｓｎ，９７
Ｉｎ／３Ａｇ，Ｉｎ，３７Ｐｂ／６３Ｓｎ，９６.５Ｓ
ｎ／３.５Ａｇ，９５Ｓｎ／５Ｓｂ，８０Ａｕ／２０Ｓ
ｎ，および９０Ｐｂ／１０Ｓｎが含まれる。はんだ材料
には同様に、はんだバンプ１９のためのはんだ材料から
酸化物を除去するのに適したあらゆる材料（例えばはん
だ−材料フラックス剤）も含まれていてよい。はんだ−
材料フラックス剤は有機酸を含むことができ、はんだづ
け材料内およびその上の酸化物を除去すべくポリマー１
６中に含有されたフラックス剤と組合わせた形で使用可
能である。有機酸は、それが比較的高い沸点を有し得る
ことから好まれる。フラックス剤の例としては、桂皮
酸、コハク酸、グルタル酸、アジピン酸、ピメリン酸、
スベリン酸、アゼライン酸、セバシン酸、それらの前駆
物質および組合せが含まれうる。はんだ−材料フラック
ス剤は好ましくは、桂皮酸、アジピン酸または化学的に
類似の要領で機能するかまたは化学的に類似の構造をも
つ、もう１つの酸のうちの少なくとも１つを含んでな
る。さらに、はんだ−材料フラックス剤は、はんだバン
プ１９用のはんだ材料内で、任意の適切な百分率で存在
し得るが、好ましくは、はんだ材料の約０.１〜約２５
重量パーセントで構成し得る。

【００２３】はんだ材料フラックス剤は、実質的に不揮
発性であってよい（例えば導電性組成物がキュアされる
ときに実質的な形で沸とうまたは揮発することがな
い）。一部の実施形態においては、はんだ−材料フラッ
クス剤は、約１００℃またはそれ以上の融点を有するこ
とができる。はんだ−材料フラックス剤の沸点または分
解点のうちいずれか低い方の温度は、はんだバンプ１９
用のはんだ材料内で導電性粒子間に存在する最低融点よ
りも高い（例えば約１０℃よりも高い）ものであり得
る。特定のフラックス剤の選択は、はんだバンプ１９用
のはんだ材料内で使用される特定の導電性材料によって
左右され得る。例えば、はんだ−材料フラックス剤は、
約１３３℃の融点および約３００℃の沸点をもつ桂皮酸
であってよい。桂皮酸と共に使用できる適切な導電性粒
子としては、約１８３℃の融点をもつ３７Ｐｂ／６３Ｓ
ｎはんだからなる粒子が含まれる。

【００２４】本発明のポリマー１６は、好ましくは、金
属も、導電性材料もおよびはんだ材料も（すなわち、は
んだバンプ１９内に含有される材料のうちのいずれも）
全く含んでいない。本発明のポリマー１６は同様に導電
性微粒子を全く含有せず、好ましくはフラックス剤とし
ての能力を有する。かくしてポリマー１６はフラックス
剤を内含する。ポリマー１６は、下部および上部基板１
２および１４を接合させるためならびにポリマー誘電体
層を提供するために機能する。ポリマー１６はさらに、
好ましくはきわめて低レベルのイオン汚染物質を含み、
ポリマー１６が下部および上部基板１２および１４の両
方の上のフィーチャのまわりを流れることができるよう
に低い粘度（例えば本発明のポリマー温度下でポリマー
１６が流れうる粘度）を有する。ポリマー１６は好まし
くは、導電性ジョイント３１（すなわち導体パッド１８
および２０をカップリングさせるはんだバンプ１９）が
形成されるまでゲル化せず、後キュア（硬化）の後、ポ
リマー１６は低誘電率、高温性能、基板表面および構成
要素に対する優れた接着性および低い水分吸収を示す。

【００２５】ポリマー１６は好ましくは、金属表面で酸
化物を溶融させ、酸化物の溶融により生成された水を除
去し、酸化物の溶融からのイオン種を不動化させ、必要
に応じて熱膨張係数の修正を可能にする。ポリマー１６
は、出版社Chapman & Hall,New York, New Yorkが１９
９７年に版権を取得しているMicroelectronics Packagi
ng Handbook「マイクロエレクトロニクスパッケージン
グ便覧」という題の書籍の中で記述されているように、
スクリーン印刷といったような適切な方法により、下部
基板１２上に配置され得る。ポリマー１６は、ポリマー
樹脂、キュア剤または硬化剤およびフラックス剤を含
む。より特定的には、ポリマー１６は約１５重量％〜約
７０重量％のポリマー樹脂、約１５重量％〜約７０重量
％のキュア剤および約０.１０重量％〜約２０重量％の
フラックス剤、より好ましくは約２５重量％〜約６０重
量％のポリマー樹脂、約２５〜約６０重量％のキュア剤
および約１重量％〜約１５重量％の融剤；最も好ましく
は約４０重量％〜約５５重量％のポリマー樹脂、約４０
重量％〜約５５重量％のキュア剤および約４重量％〜約
１２重量％のフラックス剤で主として構成されるかまた
はこれらにより構成されている。ポリマー樹脂は、好ま
しくは約１００℃〜約１５０℃の範囲内に入るそのキュ
アまたは固化温度よりも低い温度（例えば約５０℃〜約
１００℃）を有する任意の適切なポリマー樹脂であって
よい。好ましくは、ポリマー樹脂は、はんだバンプ１９
のはんだづけ材料のリフロー温度よりも高いキュア温度
（例えば約２０℃〜約５０℃）を有する。同様にポリマ
ー樹脂は、加熱時点で膨張し、冷却後は少なくとも部分
的に膨張した状態にとどまることができる。適切なポリ
マー樹脂としては、本書に参考としてとり入れている米
国特許第５,１２８,７４６号の中で教示されているとお
り、ビスフェノール−Ａおよびエピクロロヒドリンから
作られたエポキシ樹脂が含まれる。

【００２６】付加的な適切なポリマー樹脂としては、本
書に参考としてとり入れている米国特許第５,５７９,５
７３号に例示されているように、高ガラス転移の無水物
キュアエポキシ組成物といった熱キュア性材料が含まれ
る。より特定的な適切な熱キュア性材料としては、エポ
キシおよび改質エポキシ、メラミン−ホルムアルデヒ
ド、尿ホルムアルデヒド、フェノール樹脂、ポリ（ビス
−マレイミド）、アセチレンを末端基とするＢＰＡ樹
脂、ＩＰＮポリマー、トリアジン樹脂およびそれらの混
合物からなるグループの中から選択された１つまたは複
数の化合物が含まれるが、これらに制限されるわけでは
ない。付加的な適切なポリマー樹脂には、液晶ポリエス
テル（例えばＸydar^TMまたはＶectra^TM）ポリ−（エー
テルエーテルケトン）またはポリアリールエーテルケト
ン）といったような高温熱可塑性材料が含まれていてよ
い。さらなる付加的な適切な熱可塑性材料には、単なる
一例として、ＡＢＳを含有する樹脂状材料（ＡＢＳ／Ｐ
Ｃ、ＡＢＳ／ポリスルフォン、ＡＢＳ／ＰＶＥ）、アセ
タルアクリル樹脂，アルキド、アリルエーテル、セルロ
ースエステル、塩素化ポリアルキレンエーテル、シアネ
ート、シアナミド、フラン、ポリアルキレンエーテル、
ポリアミド（ナイロン）、ポリアリレンエーテル、ポリ
ブタジエン、ポリカーボネート、ポリエステル、ポリフ
ルオロカーボン、ポリイミド、ポリフェニレン、ポリフ
ェニレンスルフィド、ポリプロピレン、ポリスチレン、
ポリスルフォン、ポリウレタン、ポリ酢酸ビニル、ポリ
塩化ビニル、ポリ塩化ビニル／塩化ビニリジン、ポリエ
ーテルイミド、ポリエーテルエーテルイミドなどおよび
以上のもののいずれかの混合物が含まれる。

【００２７】キュア剤または硬化剤は、アミンまたは無
水物といったような任意の適切なキュア剤または硬化剤
であり得る。ポリマー樹脂およびキュア剤は、適切な硬
化剤またはキュア剤とポリエステル樹脂といったような
２液樹脂系であってもよい。例えば、市販されている２
液樹脂系はFurane８９３０３エポキシ、PartＡおよびPa
rtＢである。Furane ８９３０３エポキシ、PartＡは、
カリフォルニア州ロサンゼルスのFurane Products Comp
any から入手可能なビスフェノールＡ−エピクロロヒド
リン型エポキシ樹脂である。Furane８９３０３エポキ
シ、PartＢは、同じくFurane Products Company から入
手可能な無水物キュア剤である。本発明の精神および範
囲には、本発明の範囲内で所望の結果を達成する能力を
もつその他のタイプの２液樹脂系も含まれるということ
を理解すべきである。ポリマー１６中のフラックス剤
は、特にはんだバンプ１９のはんだづけ材料中に全くま
たは非常にわずかなはんだ−材料フラックス剤しか混和
されていない場合に特に、はんだづけカップリング作業
のための溶融作用を補助する。かくして、ポリマー１６
中のフラックス剤は、はんだづけ材料中ではんだ−材料
フラックス剤を使用することに対する代替案であり得、
そうでなければ、はんだ−材料フラックス剤と組合わせ
て使用することもできる。

【００２８】ポリマー１６内のはんだ−材料フラックス
剤は好ましくはフェニル酸、より好ましくはベータフェ
ニル酸を含む。ベータフェニル酸は、特にエポキシ樹脂
と組合せた状態で、ポリマー１６のキュアまたは硬化を
減速または遅延させ、より長いゲル時間を導き、ポリマ
ーが初期液体状態からキュアする前にはんだ材料（例え
ば６３Ｓｎ／３７Ｐｂ）が融解することができるように
するということが発見され、ベータフェニル酸のための
酸は好ましくは、酢酸、アクリル酸、クロトン酸、カプ
ロン酸、吉草酸、エナント酸、オクチル酸、ペラルゴン
酸、およびカプリン酸からなる酸グループの中から選択
される。より好ましくは、ベータフェニル酸のための酸
は、酢酸、アクリル酸、クロトン酸、カプロン酸、吉草
酸、およびエナント酸からなる酸グループ、最も好まし
くは酢酸、アクリル酸およびクロトン酸からなる酸グル
ープの中から選択される。より長いゲル時間を導くポリ
マーキュア時間の特に改善された遅延は、フラックス剤
がベータフェニルアクリル酸および／またはベータフェ
ニルヒドロキシアクリル酸である場合に得られる。

【００２９】ポリマー１６は、液体状態で下部基板１２
上に配置され、上部基板１４上の導体パッド１８−はん
だバンプ１９が下部基板１２上の導体パッド２０とアラ
インメントされた状態にとどまる一方で、上部基板１４
は下部基板１２に向かって移動させられる。液体ポリマ
ー１６は圧縮され、はんだバンプ１９が導体パッド２０
と接触した状態となり図２のアセンブリを形成するま
で、下部基板１２に向かって上部基板１４を連続的に移
動させることによって、下部および上部基板１２および
１４の周縁部１２ａおよび１４ａに向かって外向きに絞
り流される。液体ポリマー１６は好ましくは、導体パッ
ド１８−はんだバンプ１９／パッド２０の各々を完全に
封入する。液体ポリマー１６中のフラックス剤は、はん
だバンプ１９と接触関係にある。図２のアセンブリは、
加熱され、従来の要領で（例えば約２００℃〜約２４０
℃の範囲内の温度）リフローされ、液体ポリマー１６中
のフラックス剤が活性化されはんだバンプ１９上および
その中の酸化物を低減させるようにし、また導体パッド
２０に対するはんだバンプ１９の合金カップリングを可
能にし、ジョイント３１を形成する（図２参照）。前述
のように、液体ポリマー１６中のフラックス剤は、単独
で唯一のフラックス剤として（はんだ材料内にフラック
ス剤は全く存在しない）使用してもよいし、または液体
ポリマー１６中のフラックス剤をはんだ材料中のはんだ
−材料フラックス剤と組合せた形で使用することもでき
る。リフロー手順の間に、液体ポリマー１６中のフラッ
クス剤は同様に、特にフラックス剤としてベータ−フェ
ニルアクリル酸および／またはベータフェニルヒドロキ
シアクリル酸が利用されるとき、キュアまたは硬化から
液体ポリマー１６を遅延または減速させる。かくして、
液体ポリマー１６が完全にキュアまたは硬化されてしま
うまでにジョイント３１が形成される。ジョイント３１
が構成された後、液体ポリマー１６を完全にキュアさせ
るために後キュア手順（例えば約１００℃〜約１８０℃
の範囲の温度）が必要とされることがある。

【００３０】ここで本発明のもう１つの実施形態につい
て図５〜６を参照すると、変形可能なボンディングシー
ト５０（すなわち誘電体層）および過渡的液体合金ボン
ディング材料７０を使用することによる高密度相互接続
方法が広く例示されている。変形可能なボンディングシ
ート５０は、ビルドアップした被着層５６を支持する従
来の積層基板５４全体にわたり又その上にタック積層さ
れる。変形可能なボンディングシート５０は、過渡的液
体合金ボンディング材料７０を保持する金属ポスト６２
を収容すべく開放されたバイアホール（via hole）６０
を有している。図５に最も良く示されているように、導
体パッド６４は、ポスト６２および基板６８に連結され
ている。開放されたホール６０の直径および金属ポスト
６２の直径を制御することにより、図５（６）に示され
ているようなボイドなしのボンディングシート５０ａを
伴う高密度相互接続構造５５を得ることができる。加熱
されたとき、ボンディングシート５０を構成する材料は
流れて、開放されたバイアホール６０とポスト６２の間
のあらゆる空隙６１を充填する。本発明の相互接続プロ
セスの実施形態においては変形可能なボンディングシー
ト５０が使用されることから、細い線の無い層上でその
相互接続プロセスが用いられる。

【００３１】過渡的液体合金ボンディング材料７０に適
した材料は、金属または単相または多相合金でありう
る。合金は、二成分、三成分またはその他のより高次の
組成であり得る。その例としては、共融Ｐｂ／Ｓｎおよ
びＩｎ−Ｓｎ，Ｂｉ−Ｓｎ，Ｉｎ−Ａｇ，Ｓｎ−Ｓｂ，
Ａｕ−ＳｎおよびＰｂ−Ｓｎからなる合金が含まれる。
はんだのさらに特定的な例としては、（重量百分率単位
で記述した場合）５２Ｉｎ／４８Ｓｎ，５８Ｂｉ／４２
Ｓｎ，９７Ｉｎ／３Ａｇ，Ｉｎ，３７Ｐｂ／６３Ｓｎ，
９６.５Ｓｎ／３.５Ａｇ，９５Ｓｎ／５Ｓｂ，８０Ａｕ
／２０Ｓｎ，および９０Ｐｂ／１０Ｓｎが含まれる。適
切な材料には同様に、材料から酸化物を除去するのに適
したあらゆる材料（例えばフラックス剤）も含まれてい
てよい。フラックス剤は、有機酸を含むことができ、過
渡的液体合金ボンディング材料７０用の材料内およびそ
の上の酸化物を除去するべくボンディングシート５０の
ポリマー材料中に含有されたあらゆるフラックス剤と組
合わせた形で使用可能である。有機酸は、それが比較的
高い沸点を有し得ることから好まれる。フラックス剤の
例としては、桂皮酸、コハク酸、グルタル酸、アジピン
酸、ピメリン酸、スベリン酸、アゼライン酸、アジピン
酸、セバシン酸、それらの前駆物質および組合せが含ま
れる可能性がある。フラックス剤は好ましくは、桂皮
酸、アジピン酸または化学的に類似の要領で機能するか
または化学的に類似の構造をもつ、もう１つの酸のうち
の少なくとも１つを含んでなる。さらに、フラックス剤
は、過渡的液体合金ボンディング材料７０内で任意の適
切な百分率で存在し得るが、好ましくは、材料の約０.
１〜約２５重量パーセントで構成し得る。

【００３２】フラックス剤は、実質的に不揮発性であっ
てよい（例えば導電性組成物がキュアされるときに実質
的な形で沸とうまたは揮発することがない）。一部の実
施形態においては、フラックス剤は、約１００℃または
それ以上の融点を有することができる。フラックス剤の
沸点または分解点のうちいずれか低い方の温度は、過渡
的液体合金ボンディング材料７０用材料内で導電性要素
間に存在する最低融点よりも高い（例えば約１０℃より
も高い）ものであり得る。特定のフラックス剤の選択
は、過渡的液体合金ボンディング材料７０用材料内で使
用される特定の導電性材料によって左右され得る。例え
ば、フラックス剤は、約１３３℃の融点および約３００
℃の沸点をもつ桂皮酸であってよい。桂皮酸と共に使用
できる適切な導電性過渡的液体合金ボンディング材料７
０としては、約１８３℃の融点をもつ３７Ｐｂ／６３Ｓ
ｎを含む材料が含まれる。

【００３３】ここでより特定的に図５（１）を参照する
と、積層コアを含む従来のあらゆる基板であり得る基板
５４が見られる。基板５４は、例えばフォトレジストを
利用し金属層をエッチングするプロセスといったような
任意の従来の層被着ビルドアッププロセスによって被着
され得るビルドアップ被着層５６を支持する。図５
（２）に示されるように、ボンディングシート５０は、
ボンディングシート５０を基板５４およびそれに付随す
る層５６にきちんと接着させるため、層５６および基板
５４上に、かつ、その全体にわたりタックされる。タッ
ク積層条件は通常、低温および低積層力において、穏や
かである。本発明の実施形態のためのボンディングシー
ト５０は、高くなった温度および圧力で流れかつ／また
は変形する能力をもつ任意の適切な変形材料を含むこと
ができる。ボンディングシート５０用の変形可能材料
は、１つまたは複数の従来の充填材を含むことができ
る。好ましくは、ボンディングシート５０用の変形可能
材料は、あたかも以下で直ちに一字一句変えることなく
反復されているかのごとく、本書に参考として完全にと
り入れている米国特許第５,１２８,７４６号および５,
５７９,５７３号の中に列挙された１つまたは複数のポ
リマー樹脂を内含する上述のポリマー樹脂のうちの単数
または複数のものである。好ましくは、ボンディングシ
ート５０用の変形可能材料は、約４０℃〜約６０℃の範
囲内の軟化温度および約５０℃〜約７５℃の範囲内のゲ
ル様かつ／または半流動体化温度をもつポリマー樹脂の
うちの１つまたは複数のものである。より好ましくは、
ボンディングシート５０用の変形可能材料は、約４５℃
〜約５５℃の軟化温度および約５５℃〜約７０℃の範囲
内のゲル様および／または半流動体化温度をもつポリマ
ー樹脂のうちの１つまたは複数のものである。ボンディ
ングシート５０用の適切な材料には、ＭＧＣからＢＴＦ
−３４６の商品名で、また味の素社からＡＢＦという商
品名で販売されている材料またはポリマーシートが含ま
れる。ＢＴＦ−３４６およびＡＢＦはそれぞれ５０°〜
６０℃および４０°〜５０℃前後で軟化し始め、それぞ
れ６５℃〜７５℃および５０℃〜６０℃前後で半流動体
化および／またはゲル様形成し始める。

【００３４】ボンディングシート５０が基板５４および
それに付随する層５６上で、かつ、その全体にわたりタ
ック積層された後、ポスト６２（例えば銅ポスト６２）
が摺動可能な形で中を通るような開口部を提供すべく、
ボンディングシート５０内にバイアホール６０が形成さ
れる。ホール６０の形成は、ボンディングシート５０を
構成する特定の材料タイプに応じてレーザーまたはリソ
グラフィといったようなあらゆる適切な要領で、または
ボンディングシート５０上にホール６０を開くことので
きるプラズマエッチングといったような他のあらゆる方
法により、達成可能である。その後、図５（４）に示さ
れているように、ポスト６２がボンディングシート５０
内のホール６０とアラインメントされるような形で、基
板５４全体にわたり基板６８（付随するパッド６４およ
びポスト６２を含む）が配置される。このとき、図５
（４）のアラインメントされたアセンブリは、ポストに
より支持された過渡的液体合金ボンディング材料７０
が、図５（５）に最も良く示されているように、層５６
と接触するまで基板５４および６８を互いに向かって圧
縮または強制することにより相互係合させられる。基板
５４および６８は、例えばKarl Suess社製のフリップチ
ップボンダーといった適切なアラインメント装置によっ
てアラインメント可能である。アラインメントされた基
板５４および６８はその後、ポスト６２が実質的にバイ
アホール６０内を通り、過渡的液体合金ボンディング材
料７０がパッドまたは層５６に納まるまで、前述のとお
りプレスされる。その後、相互係合された基板アセンブ
リは、空気または窒素環境内でフリップチップボンダー
によって加熱される。発明の１実施形態においては、温
度は、ボンディング材料７０の融点または半流動体化点
よりも高いものであり得る。例えば、融解温度は、Ｓｎ
については２３２℃前後、Ｉｎについては１５７℃，Ｓ
ｎ−Ｉｎ温度合金については（合金組成に応じて）１２
０℃〜２３２℃の間である。時間は、過渡的液体合金ボ
ンディング材料７０の融解相を合金または金属化合物７
０ａへと完全に変換するのに充分な長いものであるべき
である（図６（ｂ）参照）。より望ましくは、過渡的液
体合金ボンディング材料７０は、使用される冶金系に応
じて強く信頼性の高い金属相へと完全に変換されるべき
である。

【００３５】ポスト６２が金属化合物７０ａを通してパ
ッドまたは層５６にカップリングされた後、カップリン
グされた基板アセンブリは次に、高圧処理済みボンディ
ングシート５０ａを生成すべく、従来の積層プレス機へ
と移される。従来のプレス機での積層中、真空が空隙
（単複）６１内のあらゆる空気を取り去る。熱と積層力
の組合せは、図６（ｂ）内の矢印Ａの方向にバイアホー
ル６０の壁の中を移動するかまたは押す。ボンディング
シート５０の材料の変形可能性または流動性に起因し
て、ボンディング材料は空隙（単複）６１内を満たし、
変形されたボンディングシート５０ａ内にボイドの無い
構造を作り出す。前述のように、ボンディングシート５
０用の材料は、加熱および圧縮されたときに変形可能で
あることから、積層プレス機は好ましくは図５（５）の
相互係合された基板アセンブリを、約５０℃〜約４００
℃、より好ましくは約１２０℃〜約３５０℃までの範囲
内の温度まで加熱し、基板５４および６８を含む相互結
合された基板アセンブリ（図６（ｂ）参照）を、基板５
４および６８の各々が、約３４５ｋＰａ（５０ｐｓｉ）
〜約６９００ｋＰａ（１０００ｐｓｉ）、より好ましく
は約１０３５ｋＰａ（１５０ｐｓｉ）から約２７６０ｋ
Ｐａ（４００ｐｓｉ）までの範囲の圧力を有するよう
に、互いに向かって圧縮する。

【００３６】上述の方法の成功は、図６（ａ）からの以
下の変数の値に左右されるということが発見された：
Ｈ_tp（１つまたは複数の上面パッド６４の高さ），Ｈ_bp
（底面パッドまたは被着されたパターン形成層５６の高
さ）、Ｈ_bs（ボンディングシート５０の高さ），Ｈ
_p（ポスト６２の高さ），Ｈ_dp（空乏相または過渡的液
体ボンディング材料７０の高さ），Ｄ_p（ポスト６２の
直径），Ｄ_vb（バイアホール６０の底面の直径）および
Ｄ_V1（バイアホール６０の上面の直径）。

【００３７】下表Ｉは、ボンディングシート５０用のＦ
３４６およびＡＢＦ材料に基づく変数についての１つの
好ましい値を列挙している。

【００３８】

【表１】

【００３９】このプロセスからのボイドなしのパッケー
ジの成功の鍵の１つは、Ｈ_tp，Ｈ_bp，Ｈ_bs，Ｈ_p，
Ｈ_dp，Ｄ_p，Ｄ_vbおよびＤ_vtについての寸法の組合せで
ある。

【００４０】より一般的に言うと、変数Ｈ_tp，Ｈ_bp，Ｈ
_bs，Ｈ_p，Ｈ_dp，Ｄ_p，Ｄ_vbおよびＤ _vtについての値は、
下表ＩＩに列挙されている範囲内に入る。

【００４１】

【表２】

【００４２】いずれかのそれぞれの値範囲について、変
数のうちのいずれか２つのものの間の適切な比率は、１
つの変数の低い方の範囲をもう１つの変数の低い方の範
囲で除することによっておよび１つの変数の高い方の範
囲をもう１つの変数の高い方の範囲で除することによっ
て見い出すことかできる。例えば、広い範囲内のＤ_vt対
Ｄ_vbの比率は好ましくは、約１.５（すなわち８５μｍ
／５５μｍ）から約１.３（すなわち約１１５μｍ／８
５μｍ）の範囲にある。同様にして、単なる一例とし
て、最適範囲内のＤ_vb対Ｈ_dpの比率は、好ましくは約３
２.５（すなわち約６５μｍ／２μｍ）から約１８.８
（すなわち約７５μｍ／４μｍ）の範囲内にある。

【００４３】上述のように、ボンディングシート５０
は、充填材を含んでいてもいなくてもよい。ボンディン
グシート５０は、リソグラフィのために感光性をもつも
のでもよく、また、室温で液体であっても固体であって
もよい。ボンディングシート５０が液体として（例えば
液体ポリマー）基板５４上に配置されている場合、いか
なるバイアホール６０も形成される必要はなく、また、
ボンディングシート５０の積層も全く行われる必要がな
いということは明白である。ボンディングシート５０が
液体である場合、図１（ａ）〜４の発明の実施形態が適
用可能であり、このとき導電性ポスト６０（付随する空
乏層、過渡的液体合金ボンディング材料７０を含む）が
導体パッド１８に置き換わるかまたはボンディング材料
７０がはんだバンプ１９に置き換わっている。

【００４４】ここで図７を参照すると、過渡的液体合金
ボンディングを用いた挿入接合プロセスから製造された
ＨＤＩ基板のＳＥＭ横断面マイクログラフが示される。
底面基板５４は、２１６μｍのピッチで５０μｍのＣｕ
パッド５６を伴う０．１０２ｃｍ（４０ミル）のアルミ
ナ基板（９９.６％）である（直径１２０μｍ）。底面
基板６８は、５μｍのＣｕパッド、１５μｍのＣｕポス
ト６２および１２μｍのＳｎ（すなわち過渡的液体合金
ボンディング材料７０）を伴う５０μｍのポリイミド
（１０μｍのDupont２６１１）膜である。層間誘電体ま
たはボンディングシート５０は、厚み１ミルのＤｕＰｏ
ｎｔ ＫＪ熱可塑性ポリイミドボンディングシートであ
る。７５μｍのサイズでレーザー穿孔によりバイア開口
６０が行われた。Ｃｕポスト６２の直径は６０μｍであ
る。図７は、全ての相互接続が接合された状態で示す。
誘電体またはボンディングシート５０とＣｕポスト６２
の間にボイドは全くない。

【００４５】図８は、図７からの単一相互接続の詳細図
である。図８は、ジョイントの構造を例示する。金属間
相（intermetallic phase）７０ａは、安定相および高
融点相（６７６℃）のＣｕ₃Ｓｎである。このことはす
なわち、この系内では、さらなる金属間相変化が全く発
生しないことを意味する。図９は、図８に示されている
ような相互接続の構造の概略図である。図９は、金属間
相７０ａがＣｕとポリイミドボンディングシート５０と
の間の界面を攻撃しなかったことを実証している。金属
間相が連続的に成長してＣｕ／ポリイミド界面を劣化さ
せることになる従来の通常のはんだジョイントとは異な
り、この金属間相７０ａはこれ以上成長することはな
い。図１０は、上面基板６８におけるＣｕポスト６２と
底面基板５４におけるＣｕパッド５６の間の金属間層の
厚み測定である。当初のＳｎ（すなわち空乏相または過
渡的液体ボンディング材料７０）の厚みは１２μｍ前後
であったが、最終ジョイントには界面に３〜５μｍの金
属間相７０ａが存在するだけとなる。これは、プロセス
条件および過渡的液体合金ボンディングプロセスの性質
に起因するものである。

【００４６】本発明のもう１つの実施形態においては、
高密度相互接続プロセスは、予備穿孔されたボンディン
グシートと過渡的液体合金ボンディングを利用する。穿
孔されたホールの直径、金属ポストの直径および被着さ
れた空乏相の厚みを制御することにより、充填された基
本的にボイドなしの相互接続構造を得ることができる。
このプロセスでは、無フローボンディングシートが使用
されることから、相互接続プロセスのこの実施形態は、
細い線やパッドを伴う信号層上で使用することができ
る。

【００４７】ここで図１１〜１２を参照すると、底面基
板８０（可とう性または剛性基板）に必要な導電性パッ
ド８２が被着されたことがわかる。流動不能な誘電体ボ
ンディングシート８４が回路上面に載せられ、積層（ラ
ミネーション）プレス内で真空にプレスされる。積層条
件は、ボンディングシート８４を基板８０上にボンディ
ングさせるのに充分であるものの、完全にキュアされた
ボンディングを得るのには充分強いものではない。その
後、ボンディングシート８４は、パッド８２との相互接
続を得る必要性のある位置で開口部８６を生成すべく、
レーザーにより穿孔される。

【００４８】図１１（３）に最も良く示されているよう
に、基板（可とう性基板）８８には、メタライゼーショ
ン回路を表わす金属パッド９０が被着された。パッド９
０上には、金属ポスト９２が接続され、その後ポスト９
２の端部に空乏相金属９４（例えば材料７０）が被着さ
れた。レーザー穿孔されたホールの寸法、ポスト直径お
よび空乏相の厚みなどは、表ＩＩ中の寸法を指針とする
ことができる。

【００４９】図１１（２）および１１（３）の基板アセ
ンブリは、生成された後、引き続き一体にされてジョイ
ントを形成する。表ＩＩの寸法を利用したスケーリング
手順を通して、金属ポスト９２は、基板８０の穿孔され
たホール８６の中を通過する。その後基板８８および８
０は、クランプ機構により所定の位置に保持され、これ
がアラインメントを保つことになる。このプロセス（挿
入プロセス）の性質に起因して、ポスト９２は、アライ
ンメント手順の後ホール８６の内側に定着される。

【００５０】発明のこの実施形態については、ボンディ
ングシート８４は、空乏相（単複）９４の融点よりも高
いボンディング温度を有する。かくして、アラインメン
トされた基板に対しリフロープロセスを加えることがで
きる。このリフロープロセスを使用することにより、空
乏相９４は、金属間相９４ａ（図１２参照）内に融解
し、底面基板上に金属接点を形成することになる。次
に、最終積層プロセスの前に歩留りを確認するため、テ
ストプロセスを付加することができる。歩留りが充分で
ない場合には、基板８８の除去と共に、カップリングさ
れた基板８０および８８を再生することができる。かく
して、このプロセスは再生可能なプロセスである。

【００５１】発明のもう１つの実施形態においては、ボ
ンディングシート８４は、変形可能なゲル様および／ま
たは半流動体化温度が、被着された層またはパッド８２
に金属ポスト９２を金属間カップリング温度（例えば１
５０°〜２５０℃）より大きくまたはより高くなるよう
な形で、前述の熱キュア性ポリマー材料または樹脂また
はその他のあらゆる材料のうちの１つまたは複数のもの
から製造される。かくして、金属間カップリングがまず
起こり、その後、ボンディングシート８４の材料の液体
化または半流動体化が続き、次に（必要ならば）、ボン
ディングシート８４の材料温度が適切なキュア温度（例
えば１００〜１４０℃）まで下降させられる。

【００５２】本発明のさらなる実施形態においては、最
終積層プロセスの条件は、ボンディングシート８４の積
層条件および空乏相９４の融点によって左右されること
になる。ボンディングシート８４が熱可塑性ポリイミ
ド、例えばDu Pont社によって製造されている熱可塑性
ポリイミドＫＪである場合、１３８０ｋＰａ（２００ｐ
ｓｉ）で２７０°〜３５０℃の間のボンディング温度を
有する。この温度は空乏相９４の融解温度（例えばＳｎ
空乏相については約２３２℃）よりも高いものであるこ
とから、ボンディングシート８４のボンディング条件に
従ってジョイントを生成することが可能である。過渡的
液体合金ボンディングまたは空乏相９４は、高い積層温
度に対し感応しないことから、ボンディングシート８４
（例えばDuPont ＫＪ）の高いボンディング温度は金属
相を劣化させない。この高温のため、金属間相９４ａ
は、完全にＣｕ₆ＳｎｓからＣｕ₃Ｓｎまで完全に変換さ
れ得、これは、この金属／空乏組合せにとっての１つの
利点である。

【００５３】発明のさらなる実施形態においては、金属
間ジョイントを、空乏相９４を融解させるもののボンデ
ィングシート８４は融解させないような低温で製造する
ことができる。プロセス条件を制御することにより、パ
ッド８２のベース金属と空乏相９４の小さな部分のみが
反応させられ、金属間相９４ａの薄い層を形成すること
になる。空乏相９４の大部分はなおも存続することにな
る。この場合、基板（例えば基板８８）を、歩留りにつ
いてテストし、基板を再加熱することで再生することが
可能である。歩留りをテストした後、最終プロセス手順
としてボンディングシート８４を積層するため、積層プ
レスに基板８０および８８を送ることができる。この挿
入プロセスの定着性のため（すなわち、金属ポスト９２
がホール８６の内部に収まる）、相互接続のアラインメ
ントは、その他の非定着性プロセスほど積層シフトに対
し敏感でなくなる。以上の金属被着方法の寸法は、従来
のリソグラフィプロセスによって制御できない。かくし
て、金属間ジョイントの寸法は小さくなり得、また金属
被着の品質は優れたものとなり得る。金属間相９４ａ
は、基板の加工温度よりもはるかに高い融点を有する。
それは、従来の低融点はんだジョイントよりも優れ、か
つ、より安定性のあるジョイントを提供することにな
る。Ｃｕポスト９２をとり囲む金属間相９４ａは、Ｃｕ
の拡散速度を防ぐかまたは減速させ、Ｃｕ移動によりひ
き起こされる細かいピッチのジョイント間での橋かけ
（bridge）を生じさせる確率を低くする。

【００５４】ここで図１３を参照すると、停電の場合に
制御された高湿／高温環境テストチャンバ内でサンプル
１０２の表面上のウェーハの凝縮を防ぐためのデバイス
１００が示される。腐食またはイオン輸送により誘発さ
れる短絡に関する電子部品の作業寿命信頼性を確立する
従来の普遍的な方法は、作業温度よりも高い温度および
湿度環境へ部品の代表試験標本を入れることにある。大
部分のケースにおいて、標本は、同時に電気的バイアス
または定常状態のいずれかの動作に置かれる。物理的調
査および／または電気的測定により標本劣化を判定する
ことができる。試験用の高い温度／湿度と作業寿命条件
の間の劣化加速因子を決定するようなアルゴリズムを確
立することが可能である。こうして、１００時間未満の
試験条件内で、実際の製品の作業条件下でさらに７年の
うちに故障モードがどのようになっているかを予想する
ことが可能となる。

【００５５】１０００時間におよぶ試験では、停電する
こともまれではない。制御された試験的停止の場合は、
標本（例えば標本１０２）上に直接かまたはチャンバの
天井から標本上への滴下によって、間接的に凝縮が起き
るのを防ぐため、常に温度より前に湿度がオフするよう
に試験が行われる。しかしながら、停電中、温度および
湿度が無制御にオフにされると、通常標本１０２上に水
の凝縮がひき起こされる。この凝縮は通常、加速因子に
ついてのアルゴリズムがもはや精確ではなくなるような
形で条件を変化させる。

【００５６】図１３のデバイスは、独立して使用されて
も、又より望ましいモードでは同時に使用されてもよい
２重のアプローチを、上述の問題点を解決する目的で、
含んでいる。

【００５７】第１のアプローチは、チャンバ１０６内部
の薄暗いコーナーに凝縮器１０４ａを含む熱交換器１０
４を有することからなる。この交換器１０４は、冷却水
または気体供給源のいずれかに取付けられた閉ループか
らなる。ループの入口は、通常開となっているバルブ１
０８を収納している。電力がオフされたとき、バルブ１
０８は開き、好ましくは冷却したループ凝縮器１０４ａ
上に湿気を凝縮させてチャンバ１０６を除湿する。次
に、チャンバ１０６の薄暗い部域内で収集容器１１０の
中に水が収集される。

【００５８】第２のアプローチでは、標本１０２の下に
設置され、無停止電源（ＵＰＳ）による給電を受ける加
熱プレート１１２が利用される。加熱プレート１１２
は、通常閉となっているスイッチ１１６により、ＵＰＳ
に電気的に接続されている。設備の電力が断となったと
き、加熱プレート１１２はＵＰＳによる給電を受ける。
標本（単複）１０２をチャンバ１０６の残りの部分より
も数度高く保つためには５０〜１００ワットしか必要と
しない。このため、標本１０２上の凝縮が阻止されるこ
とになる。

【００５９】図１３のデバイスの利点は、それが、標本
１０２上に凝縮が発生した場合に起こりうる、コストの
高くつく結果を防ぐという点にある。これは、最高１０
００時間の試験時間＋セットアップ時間の無駄となる。
さらに、考えられる高価でかつ／または希少なプロトタ
イプ標本をなくすということも考えられる。

【００６０】ここで図１４を参照すると、精確に正しい
寸法に注入成形される形状適合したヒートシンクを作る
ために軟質はんだを用いる低コストヒートシンクを生産
するための概略的流れ図が例示されている。ＭＣＭの裏
面冷却は、フリップチップコンポーネント上での平坦度
を欠いているため、高くつく問題である。この平坦度の
欠如は、最下位のチップとヒートシンクの間に大きく受
入れ難い熱抵抗をひき起こす。以前に特許が付与されて
いる解決法には、平坦度の欠如を克服するスラグとフタ
の複雑なアセンブリまたはプランジャ、バネ機構が含ま
れている。

【００６１】ヒートシンク１２０は、銅ブロック１２２
から作られ、片側にはフィン１２２ａ，もう一方の側に
は台座１２２ｂが備わっている。台座１２２ｂは、鏡像
の形で特定のマルチチップモジュール（ＭＣＭ）１３４
上のチップ部位と正確に整合し、かくして、ヒートシン
ク１２０がＭＣＭ１３４上に設置された場合に、台座１
２２ｂがＸおよびＹ次元のチップの場所と整合するよう
になっている。台座１２２ｂはチップ１３０よりもわず
かに小さいものとする（ＸおよびＹ方向／次元で２５０
マイクロメートル）。

【００６２】ヒートシンク台座１２２ｂには、選択的に
軟質はんだ１２６が貼付されるかまたはメッキされる。
はんだ１２６の厚みは好ましくは約２５０マイクロメー
トルである。はんだづけされたエリアは、２５０マイク
ロメートルのはんだづけされていない縁取りを伴って、
台座１２２ｂの上部表面１２２ｂのみでなくてはならな
い。各台座１２２ｂの上部表面のみを選択的にメッキす
るために用いられる方法は、ろう、レジストまたはテー
プであり得る。代替的には（又好ましくは）、はんだ１
２６は、その後のリフローを容易にするためはんだ／フ
ラックスペーストとして送り出されることになる。はん
だ合金は、約１２０℃の融点を有するべきである。この
融点（ＭＰ）は、それがＭＣＭ１３４上にありうるあら
ゆる６０／４０はんだのＭＰよりもかなり低く、しかも
チップがその最高接合温度に達した時にこのはんだが融
解するほどには低くないことから選択されたものであ
る。正しい特性をもつはんだ合金の例としては、Ｉｎ／
Ｐｂ，Ｂｉ／Ｓｎ，Ｇａ／Ｐｂまたはこれらの金属のそ
の他の組合せが内含される。

【００６３】ヒートシンク１２０は、組立てられたＭＣ
Ｍ１３４と密に接触させられ、はんだ１２６の融点より
４０℃高い温度まで加熱される。ヒートシンク１２０
は、それが室温まで冷却する間、ＭＣＭ１３４の表面上
にとどまることができる。この時点で、はんだ１２６の
各層は、それが触れるチップ１３０のＺ高さ（およびあ
らゆるピッチ角）に形状適合しており、そのため、ここ
でヒートシンク１２０は、ＭＣＭ１３４に対して、完璧
に整合することになる。しかしながら、はんだ１２６は
チップ１３０のまわりを流れず、温度サイクルにおける
応力をひき起こさない。「背の高い」チップ１３０と接
触しているあらゆる余剰はんだは、台座１２２ｂまでそ
してそのまわりまで流出することになる。

【００６４】ひとたび冷却されたならば、ヒートシンク
１２０は、ＭＣＭ１３４から除去される。各台座１２２
ｂには、優れた熱接触を確保するために、熱グリースが
塗布される。ヒートシンク１２０は次に、ＭＣＭ１３４
上の所定の位置に戻って締付けられる。その他の技術に
比べたこの技術の利点は、それが低コストであり製造し
易いという点にある。これは、ＭＣＭ１３４の裏側での
高さまたはピッチ角の変動に関して最高０．２５４ｃｍ
（１０ミル）まで克服することができる。これは、はん
だの厚みおよび台座の幾何形状を正しく適用することに
よって０．５０８ｃｍ（２０ミル）以上まで増大させる
ことができる。

【００６５】ここで、図１５および１６を参照すると、
マルチチップモジュールといったような電子パッケージ
ングを製造するとき、誘電体１４４（標準的にはポリイ
ミド）により分離された電源層（Ｖ）１４０と接地
（Ｇ）金属層１４２が存在している。高周波パッケージ
ングアプリケーション用の電力分配のインピーダンスを
最小にするためには、ＶおよびＧの金属層１４０および
１４２の間の誘電体１４４の厚みを減少させることが必
要である。しかしながら、これは、薄いポリイミド層１
４４内の粒子１４８およびピンホール１４６における短
絡のため、製造上および歩留り上の問題を結果としても
たらす。この問題は、Ｇ金属層１４２の上面にアルミナ
層１５０をスパッタリングし、次にバイアメッキに先立
ち部分的にエッチングすることにより解決することがで
きる。アルミナ１５０は、ポリイミド誘電体層１４４内
のいずれかのピンホール１４６または粒子１４８による
短絡を防止する。

【００６６】高周波パッケージングアプリケーションに
おける電力分配のインピーダンスを低下させるために
は、薄い誘電体（標準的にはポリイミド、ＰＩ）層１４
４が必要である。これらの構造の歩留りは、接地および
電圧層１４２および１４０の間の薄いＰＩ層１４４の中
のピンホール１４６または粒子１４８における短絡によ
って、制限される。指示されたように、Ｇ金属層１４２
の上面にアルミナ層１５０をスパッタリングし、次にバ
イアメッキに先立ち部分的にエッチングすることにより
解決することができる。アルミナ１５０は、ポリイミド
誘電体層１４４内のいずれかのピンホール１４６または
粒子１４８における短絡を防止する。

【００６７】図１６（１）に最も良く示されているよう
に、アルミナ層１５０は、Ｇ金属層１４２の上面に（Ｃ
ＶＤ、スパッタリングまたはゾル−ゲルプロセスを用い
て）配置される。その後、フォトレジスト１５２は、パ
ターン化され、アルミナ１５０は、ＥＤＴＡまたはその
他の湿式エッチング剤を用いてエッチングされる。構造
は、図１６（１）に、フォトレジスト１５２がなおも所
定の場所にある状態で示されている。バイア１５８の相
互接続のために、開口部１５６にメッキが施される。そ
の後フォトレジスト１５２は、図１６（２）に示されて
いるように除去される。ポリイミド誘電体層１４４がコ
ーティングされ、ＣＭＰを用いてバイア１５８を露出す
るように平坦化される。該構造は図１６（３）に示され
ている。その後、図１６（４）に示されているように、
Ｖ金属層１４０が構築される。たとえピンホール１４６
または粒子１４８といったような欠陥が存在する場合で
も、短絡は全く発生しない。

【００６８】ここで図１７（５）〜（９）を参照する
と、代替的なプロセスが提案されている。フォトレジス
ト１５２は、図１７（５）に示されているように、相互
接続バイア１５８のためにパターン化される。その後、
バイア１５８がメッキにより形成された後、フォトレジ
スト１５２は除去（図１７（６）に示されているよう
に）。アルミナ１５０，またはその他のタイプの誘電体
材料は、図１７（７）に示されているように被着させら
れる。被着プロセスには、ＣＶＤ、ＰＶＤまたはゾル−
ゲルプロセスが内含される。ＰＩ誘電体層１４４をアル
ミナ１５０上にコーティングし、次に図１７（８）に示
されているように、バイア１５８を露出するべく平坦化
することができる。平坦化およびバイア露出のために
は、ＣＭＰが必要となることがある。その後、図１７
（９）に示されるように、電圧金属層１４０が構築され
る。ＰＩ誘電体層１４４内にピンホール１４６および粒
子１４８が存在した場合でも、ＧおよびＶ金属層１４２
および１４０の間にはいかなる短絡も発生しない。

【００６９】ここで高密度スーパーインターポーザを製
造するために図１８および１９を詳しく参照すると、剛
性基板１６２の上面にポリイミドの誘電体層１６０がコ
ーティングされる。基板１６２はその後の膜／基板分離
のために前処理することができる。ポリイミド誘電体層
１６０の厚みは３〜２０μｍの範囲内にある。薄い金属
シード１６４（例えばＣｒ／Ｃｕ）が次に、ポリイミド
誘電体層１６０の上面に被着させられる。図１８（１）
に示されているように、金属シード層１６４の上面に
は、多層回路１６８が構築される。シード層１６４は、
ビルドアッププロセス中にエッチングを受けず、後の裏
面ポリイミドエッチングのためのストッパ層として使用
されるという点に留意すべきである。

【００７０】このとき、膜回路（ＳＩＰ）は、図１８
（２）に示されているように、基板１６２から離脱させ
られる。図１８（３）に示されるように、裏側ポリイミ
ド誘電層１６０は、酸素プラズマを用いてエッチングさ
れる。金属シード層１６４は、プラズマエッチングのた
めのストッパ層として使用され、そのため、図１８
（４）に示されているような最終的膜構造がシード層１
６４の湿式エッチングの後に生成される。

【００７１】ここで、改善されたインタポーザ（ＳＩ
Ｐ）構造およびその製造方法について図１９（５）〜
（７）を参照すると、プロセス流れ図が示される。新し
い構造では、そうでなければ金属パッドのみからなる底
面金属層の中に信号ライン（およびその他の機能的フィ
ーチャ）を付加することができる。従って、同数の層に
ついて、より機能的な回路を製造することができ、ま
た、より高い密度を達成することができる。同様にして
相互接続のためにいかなるはんだマスクも必要でない。
さらに、改良型アプローチは、膜／基板分離の後、より
単純なプロセスを有する。

【００７２】ポリイミド誘電体層１６０は、剛性基板１
６２の上面にコーティングされている。基板１６２は、
後の膜／基板分離のために前処理してもよい。ポリイミ
ド誘電体層１６０の厚みは３〜２０μｍの範囲内にあ
る。薄い金属シード層１６４（例えばＣｒ／Ｃｕ）はこ
のとき、ポリイミド誘電体層１６０の上面に被着させら
れる。次にシード層１６４の上面に第１の金属パターン
層が被着される。このアプローチでは、シード層１６４
は、第１の金属構造を完成させた直後にエッチングされ
る。その後、より多くの回路層を、図１９（５）に示す
ように構築することができる。

【００７３】次に、図１９（６）に示すように基板から
膜回路１６８が分離される。その後、誘電体層１６０ａ
および開放した相互接続パッド１６８ａおよび１６８ｂ
を生成するためポリイミド誘電体層１６０を切断するの
にレーザーが使用される。このアプローチは、異なる最
終構造を備えたより単純な後剥離プロセスを有する。

【００７４】膜／基板分離のために３つのアプローチを
使用することができる。第１のアプローチはエッチング
（基板）であり、例えば、金属（例えばアルミニウム）
を膜／基板分離のためにエッチング除去することができ
る。第２のアプローチは、剥離であり、例えばビルドア
ップ前後に基板を処理することにより、膜を基板から剥
離することができる。基板の前処理には、基板に対する
低い接着力をもつ薄い金またはその他の金属膜の被着が
含まれる。回路製造後、膜を剥離することが可能であ
る。製造後の処理には、任意のガラス／ＰＩ誘電性界面
間の接着力を低減させるための圧力クッキングが含まれ
る。第３のアプローチは、リフトオフであり、例えば基
板上に薄い金属層を被着させ、次にこの薄い金属をエッ
チングし、その後膜を持ち上げる。

【００７５】底面金属層の中に信号ライン（およびその
他の機能的フィーチャ）を付加することができ、そうで
なければ金属パッドのみからなる。従って、同数の層に
ついて、より機能的な回路を製造することができ、ま
た、同じ機能について、必要な金属層の数は少なくな
る。従って新しい構造は、潜在的により高い密度を有す
る。第１（底面）ポリイミド層は、接続のためにはんだ
づけが用いられる場合、はんだマスクとしても役立つこ
とができる。さまざまな種類の基板を使用することがで
きる。

【００７６】ここで図２０を参照すると、薄い２５〜５
０μｍの可とう性基板１８２のレーザーアブレーション
中に起こる底面の焼け１８０を制限するための本発明の
１実施形態が示される。これは又、チャック内の真空穴
に起因する山と谷の量を制限すべく、可とう性基板上に
均等な真空平坦度を与えるためにも使用される。この技
術は同様に、底面上またはレーザー穿孔された穴の中へ
再被着することのないような形で、レーザー穿孔からの
残留物の一部を吸収する一助ともなる。

【００７７】可とう性基板１８２を穿孔する場合、基板
１８２を下に保つために真空が使用される。これは、真
空１８３からの可とう性膜１８４（好ましくはポリマー
膜）内の頂上および谷およびチャック内の真空穴に起因
するひずみをひき起こす可能性がある。金属真空チャッ
クは同様に、レーザー穿孔からのエネルギーを吸収しそ
れを基板１８２の底面に伝達し戻すこともできる。こう
して、レーザー穿孔された穴の底面のまわりに焼けがひ
き起こされる。穿孔に由来する材料は、発生するはねお
よび融解による穴の中およびその回りに再被着すること
もできる。可とう性膜１８４下で紙または綿布１８６を
使用することにより、膜１８４は、より均等に下に保持
され、エネルギーは、可とう性膜１８４よりもむしろ出
口材料へと伝達される。

【００７８】レーザーアブレーションの間、可とう性材
料１８４の下に、紙または綿布１８６のいずれを置くこ
ともできる。真空は、紙または布１８６を通して達成さ
れるが、これらの材料により制限される。紙または布は
同様に、レーザービームのエネルギーを屈折することな
く吸収し、出口穴は、いかなる焼けもなく清潔である
（図２０（ｃ）および（ｄ）参照）。さまざまなパルス
レートで３〜１２ＫHzで、Ｙａｇ（イットリウム、アル
ミニウム、ガーネット）レーザーが使用される。ホール
の寸法範囲は２５〜５０μｍである。Ｙａｇレーザーは
同じく、心残し削りまたはらせん穿孔プロセスで類似の
周波数を用いて１００μｍ〜２００μｍのより大きいホ
ールについても使用される。これらの出口材料は、各々
個々の標本毎に変更されるべきである。

【００７９】アルミニウムまたはステンレス鋼の剛性チ
ャック上で材料を穿孔するのが一般的な手順である。こ
れらのチャックの真空穴の寸法は、直径１ミリメートル
という小さいものでありうる。これらの変動する穴直径
は、薄い可とう性ポリマー膜材料１８４の中でへこみき
ず１８４ａをひき起こす（図２０（ａ）参照）。可とう
性基板１８２を穿孔するとき、仕上った穿孔ホールの直
径を制御するために焦点距離が重要である。１０，１５
および２５μｍという焦点距離は、ドリル直径と同様穿
孔されたホールの形状をも変えることができる。可とう
性基板１８２が平面でない場合には、基板１８２全体を
通して穿孔されたホールのアレイが変動し得る。いかな
るひずみもなく均等に真空をひき抜きレーザー穿孔から
の焼け効果１８０ａを低減させるため、紙または布１８
６材料が使用される（図２０（ｃ），（ｄ）参照）。こ
の技術は同様にレーザー穿孔からの残留物の一部を吸収
する一助ともなり、かくしてそれがレーザー穿孔された
ホールの底面上または中に再被着することがないように
なっている。

【００８０】ここで図２１を参照すると、電子パッケー
ジング内の電力分配のインピーダンスを低下させるため
に、薄い誘電体層を使用できるようにする構造およびプ
ロセスが提案されている。この構造は、ピンホール１９
２ａ（および粒子）の結果として薄い誘電体層１９２内
で不可避的である短絡１９３を無くすることによってこ
れらを行う。電力分配のインピーダンスを低下させるこ
の能力は、高周波パッケージングアプリケーションにお
いて重要である。

【００８１】高周波パッケージングアプリケーション内
の電力分配のインピーダンスを低下させるためには、薄
い誘電体（標準的にはＰＩ）層１９２が必要である。こ
れらの構造の歩留りは、薄いＰＩ層１９２内のピンホー
ル１９２ａにおける短絡によって制限される。本発明の
実施形態は、薄いＰＩ層１９２の下側のメタライゼーシ
ョン層のために陽極酸化可能な金属１９６を使用するこ
とによってこの問題を解決する。ＰＩ層１９２は、誘電
体層１９２内のあらゆるピンホール１９２ａにおいて溶
解にさらされるＡ１を陽極酸化するため、陽極酸化セル
内で適切な電解質に露出される。このとき上面メタライ
ゼーションは、Ｖ−Ｇ構造を完成させるべくＰＩ層１９
２の上に被着される。陽極酸化物金属１９６は、ＰＩ内
のあらゆるピンホールにおける短絡を防ぐ。

【００８２】マルチチップモジュールといったような電
子パッケージングを製造するにあたっては、誘電体（標
準的にはポリイミド）層１９２により分離された電源
（Ｖ）および接地（Ｇ）金属層１９４および１９０が存
在する。高周波パッケージングアプリケーションのため
の電力分配のインピーダンスを最小にするためには、Ｖ
およびＧ金属層１９４および１９０（図２１（１）参
照）の間の誘電体層（１９２）の厚みを低減させること
が必要である。しかしながら、この結果、薄いポリイミ
ド／ＰＩ膜１９２内のピンホール１９２ａ（および粒
子）における短絡１９３のために、製造および歩留り上
の問題がもたらされる（図２１（２）参照）。

【００８３】本発明の実施形態は、短絡１９３をなくす
べく、ポリイミド誘電体層１９２内のピンホールにおけ
る底面材料１９０の陽極酸化を使用することによって、
薄い誘電性膜１９２についてのこの歩留りの問題をなく
することを提案している。これを行うため、誘電体材料
を形成すべく陽極酸化可能な金属が、接地金属１９０の
ための底面メタライゼーション層として使用される。こ
の底面金属のための好ましい材料は、Ａｌであるが、こ
れは、Ａｌが陽極酸化可能な高い導電性をもつ金属であ
るからである。

【００８４】次に、薄い誘電体層１９２は、底面接地金
属１９０全体にわたり被着される。それが薄いものであ
るため、図２１（３）に示されるようなピンホール１９
２ａができる可能性がある。このＰＩ誘電性膜１９２は
このとき、その中のあらゆるピンホール１９２ａにおい
て溶液にさらされたＡｌを陽極酸化させ（図２１（４）
参照）陽極酸化物金属１９６を生成するように、陽極酸
化セル内で適切な電解質に露出される。次に、上面電源
メタライゼーション１９４が、Ｖ−Ｇ構造を完成させる
べく、ＰＩ誘電性膜１９２全体にわたり被着させられる
（図２１（５）参照）。陽極酸化物１９６は、あらゆる
ＰＩピンホール１９２ａにおいて短絡１９３を防止す
る。

【００８５】付加的な陽極酸化可能な金属としては、Ｔ
ａ，Ｈｆ，ＴｉおよびＺｒが含まれ、下部メタライゼー
ション層１９０のために使用可能である。しかしなが
ら、それらの抵抗率は高いものであることから、受入れ
難いほど高い抵抗が結果としてもたらされる可能性があ
る。潜在的には、これらの陽極酸化可能な金属のいずれ
かを、Ｃｕといったようなもう１つの高導電率材料全体
にわたり（標準的にはスパッタリングにより）被着させ
ることが可能である。これには、特定の利用分野のため
に必要な導電率を提供するために必要とされるどんな厚
みまでもＣｕを廉価でメッキすることができるという利
点がある。このとき、Ｃｕ上の薄い陽極酸化可能な材料
は、上述のように短絡１９３を防止すべく陽極酸化され
得る。しかしながら、底面金属層１９０に対するこの２
重金属構造には同様に、陽極酸化プロセス中に陽極酸化
可能でないＣｕを露出させる、陽極酸化可能材料を貫通
するピンホール１９２ａについての問題が存在する可能
性もある。これは、陽極酸化プロセスを不充分なものに
する。従って、好ましい構造は、底面金属層１９０内で
１つの陽極酸化可能な金属（好ましくはＡｌ）のみを使
用することにあると思われる。

【００８６】図２１（１）〜（５）の構造は、ポリイミ
ド誘電体材料を変えることなく、高周波パッケージング
アプリケーションにおける電力分配のインピーダンスを
低下させることを可能にする。これは、界面接着性、熱
安定性などに伴う潜在的な問題が回避される、という点
において１つの利点である。

【００８７】ここで図２２〜３１を参照すると、（１）
ハイエンドコンピュータのＣＰＵ（中央処理装置）の構
造； （２）ドーターボードとマザーボードに対しＭＣ
Ｍ（マルチチップモジュール）を接続するための独創的
な方法； （３）新規のＭＣＭ構造； および（４）ＭＣ
Ｍを製造するためのプロセスが示されている。

【００８８】コンピュータがマイクロプロセッサチップ
で構成されているということは周知である。高速コンピ
ュータ（スーパーコンピュータおよびグローバルサーバ
ー）については、通常ＣＰＵ内に数多くの論理チップが
存在する。チップは、互いにおよび電源および接地電圧
に接続される必要がある。通常、コンピュータの性能を
改善するためにはデカップリングコンデンサが必要とさ
れる。デカップリングコンデンサの場所は、できるかぎ
り論理チップに近いものであるべきである。チップの集
積化レベルが高くなるにつれて、チップが上に取付けら
れるモジュール（単一チップおよびマルチチップ）に対
する要求も又大きくなる。

【００８９】ここでより具体的に図２２〜２８を参照す
ると、ハイエンドコンピュータシステム内には、論理お
よびメモリという２つの主要なグループが存在する。メ
モリは通常１つの部品上に積重ねられ、一方論理チップ
はＭＣＭ上に取付けられる。図２２〜２３においては、
マザーボード２００； メモリーボード２０２；論理チ
ップ用のＭＣＭ２０４；およびＭＣＭのためのドーター
ボード２０６が見られる。基本的に、メモリユニット
（例えばメモリーボード２０２）および論理ユニット
（例えばＭＣＭ２０４）は、マザーボード２００上に取
付けられている。メモリユニットを取付ける方法は、標
準的なものである。論理チップについては、マザーボー
ド２００に対するＭＣＭ接続を配列するため、以下の４
つのケースを利用することができる。すなわち、図２２
のケースＩ，図２３のケースＩＩ，図２４のケースＩＩ
Ｉ，図２５のケースＩＶである。ＭＣＭは、垂直方向ま
たは水平方向に設置できる。ＭＣＭは、直接またはドー
ターボード２０６を通してマザーボード２００に接続で
きる。

【００９０】図２２のケースＩにおいては、ＭＣＭ２０
４は、直接マザーボード２００に接続され、信号接続は
ＴＦ３ＤＣを通してのものである（本書に参考として取
り入れている米国特許第５,４１９,０３８号に記述され
ているような、薄膜３次元コネクタ２１０，図２６参
照）。電源／接地接続は、ＭＣＭ２０４基板自体を通し
て直接行われる（図２７〜２８参照）。

【００９１】図２３のケースＩＩにおいては、ＭＣＭ２
０４は、２つのドーターボード２０６−２０６に接続さ
れている。信号接続はＴＦ３ＤＣ２１０を通してのもの
である（図２６（ｂ）参照）。電源／接地接続は直接Ｍ
ＣＭ２０４基板自体を通して行われ（図２７〜２８参
照）。ドーターボード２０６−２０６は、ケースＩと同
じ配列を用いてマザーボード２００に接続される。ドー
ターボード２０６−２０６は、ＭＣＭ２０４内で信号接
続を配列することができる。ドーターボード２０６を用
いると、マザーボード２００の構造はより単純かつコス
トが安いものになりうる。

【００９２】図２４のケースＩＩＩでは、１つの水平な
ドーターボード２０６だけが利用される。エリアアレイ
接続２０７（例えば、はんだジョイント）を通してマザ
ーボード２００にドーターボード２０６を接続すること
ができる。接続技術がより単純であることから、ケース
ＩＩの配列よりもエリアアレイ接続２０７の方が好まし
い。ＭＣＭ２０４内での信号接続は、ＭＣＭ２０４の片
側を通ってしか進めない。ドーターボード２０６内の信
号トレース密度は、ケースＩＩの構造よりも高い。

【００９３】ケースＩＩとケースＩＩＩの組合せである
図２５のケースＩＶにおいては、３つのドーターボード
２０６−２０６−２０６が利用される。各ドーターボー
ド２０６の構造はより単純なものとなる。同様に、ＭＣ
Ｍ２０４内の信号相互接続の数は、必要ならばより多い
ものであっても良い。

【００９４】ここで図２６を参照すると、前述のよう
に、ＭＣＭ２０４とドーターボード２０６（またはマザ
ーボード２００）の間には接続が見られる。信号接続
は、ＴＦ３ＤＣ２１０を通して行われる。電源／接地接
続は、図２７〜２８に示されるように、直接ＭＣＭ２０
４基板を通して行われる。

【００９５】図２７は、２つのＭＣＭ２０４ａ−２０４
ｂを表わす。各ＭＣＭ部品２０４ａおよび２０４ｂ上に
デカップリングコンデンサ２１２と２つの論理チップ２
１０とが存在する。標準的なケースでは、各々のＭＣＭ
２０４上にさらに多くのチップおよびその他の受動部品
が存在し得る。

【００９６】ＭＣＭ２０４の基板は、互いに電気的に絶
縁されるＭＣＭ部品２０４ａおよび２０４ｂに分離され
る。基板は、電源および接地接続として使用される。基
板（または中央部品の除去後のフレーム）を、電源およ
び接地接続用ボードの中に挿入することができる。基板
の中心は、薄膜相互接続層の形成後に除去される（これ
は、機械的フライス削りとそれに続くＡｌエッチングに
よって行うことができる）。従って、チップとコンデン
サは、薄膜層の両側に取付けることができる。デカップ
リングコンデンサ２１２は、それぞれのコンデンサ２１
２とチップ２１０間の距離が最小となるようにするた
め、チップ２１０の「下」に直接設置できる。薄膜モジ
ュール上には、ＭＣＭ２０４からドーターボード２０６
への信号接続用の各ＴＦ３ＤＣ２１０専用のエリアが存
在する。信号接続は、制御されたインピーダンスのマイ
クロストリップまたはストリップラインである。チップ
２１０の冷却は、チップ２１０の裏面上へのヒートパイ
プ２１６または冷却フィンの取付けを通して達成可能で
ある。チップ２１０は、通常のＣ４フリップチップアセ
ンブリ技術を用いて薄膜基板に接続される。

【００９７】ここで図２８を参照すると、チップ２１０
と薄膜モジュール２０４の間に２つのＳＩＰ（スーパー
インポーザ）２２０がある。このＳＩＰ２２０は、ファ
ン・アウトのための密な信号トレースを提供することが
できる。薄膜モジュール２０４上に３つの信号層が必要
とされる場合、モジュール２０４の歩留りは低いもので
あり得る。かくして２つのＳＩＰ２２０（各々１つの信
号層をもつ）と１つの薄膜モジュール２０４（１つの信
号層をもつ）が必要とされ得る。各ＳＩＰ２２０のため
の構造および製造プロセスは、薄膜モジュール２０４の
ものと類似したものとすることができる。ＳＩＰ２２０
の「フレーム」は、アセンブリプロセスの後に除去でき
る。

【００９８】各ＳＩＰ２２０上には複数のチップ２１０
が存在し得る。ＳＩＰ２２０は、まず最初に（Ｃ４技術
で）薄膜モジュール２０４に接続されることになり、次
にチップ２１０をＳＩＰ２２０に（Ｃ４技術で）接続で
きる。代替的には、テストのためまず最初にチップ２１
０をＳＩＰ２２０に接続し、次にＳＩＰ２２０とチップ
２１０を薄膜モジュール２０４に接続することができ
る。Ｃ４は、アセンブリ温度階層の必要条件を満たすべ
く、異なるＰｂ／Ｓｎ組成を有することができる。

【００９９】図２９〜３２は、薄膜ＭＣＭ２０４を構築
するためのプロセスを示している。各金属層のために、
アディテブまたはサブトラクティブプロセスを使用する
ことができる。ここで図２９〜３０をより具体的に参照
すると、アルミニウム金属２４２（すなわち電源区
分）、接地Ａｌ金属２４４（すなわち接地区分）および
酸化物区分２４６（すなわちカップリング区分）を含む
基板２４０が示される。ＰＩ誘電体層２５０が被着さ
れ、エッチングされ、バイア２５２（すなわち、電源導
電性バイア２５２）で満たされる。パターン形成された
導電性層２５４が被着され、その後ＰＩ誘電体層２５
９，パターン形成されたＰＩ誘電層２６０および導電性
バイア２５６の被着が行われる。パターン形成された信
号層２６２が形成され、その後続いて、ＰＩ誘電体層２
６３が選択的に被着される。その後、ＰＩ誘電体層２６
４が被着され、パターン形成された導電性信号層２６６
および電源層２６８が被着される。基板２４０の一部分
は、図３０（９）に示されるように全て互いに間隔をお
いたＡｌ金属２４４，酸化物区分２４６，およびアルミ
ニウム金属２４２を生成するように、選択的に除去する
ことができる。

【０１００】図３１は、ＭＣＭ２０４基板を作るための
要領を例示している。出発基板２８０は、陽極酸化され
たエリア２８２を有するＡｌ 基板であってもよいし、
あるいは陽極酸化されたエリアを全く有しないＡｌ 基
板であってもよい。フレーム２８０ａを生成すべく、基
板２８０内には開口部２８４が形成される。製造後、陽
極酸化を実施することができ、そうでなければ、フレー
ム２８０ａを切断して電源および接地部品を分離するこ
ともできる。

【０１０１】かくして、図２２〜３１における発明の実
施形態を実施することにより、ＣＰＵのサイズをより小
さくすることができる。ＴＦ３ＤＣ２１０は、ＭＣＭ２
０４を（マザーボードおよびドーターボードの両方の）
ボードに、９０度の湾曲をもたせて接続する。ＭＣＭ２
０４のボードへの電源／接地接続は、基板自体を通して
行う。こうして、ＭＣＭ２０４とマザーボード２００の
間に９０度の配置が可能となる。以上の２つの配置は、
３Ｄ構造を可能にする。小さなサイズは、より低い信号
伝送遅延およびより低い電源電圧降下をもたらすことが
できる。信号伝達は、制御されたインピーダンスでスト
リップラインを通して行われる。ドーターボード２０６
の配列は、ＭＣＭ２０４間で充分な信号接続を提供する
ことができる。電源／接地経路は、基板のサイズおよび
厚みに起因して低い抵抗を有する。チップ２１０とデカ
ップリングコンデンサ２１２との間の距離は、最小であ
る。ドーターボード２０６またはＳＩＰ２２０の使用
は、マザーボード２００および薄膜モジュールの構造を
単純化する。歩留りは、より高くなり、コストはより低
くなる。基板除去のフィーチャは、薄膜モジュール上へ
のデバイス取付け容量を倍増させる。

【０１０２】ここで図３２〜３５を参照すると、従来の
異方性導電性膜（ＡＣＦ）プロセスの結果としてもたら
される高接触抵抗を減少させることのできる接続プロセ
スが例示されている。図３２〜３５に例示されたプロセ
スによって生成されるジョイントは、従来のＡＣＦ物理
接触ジョイントよりも高い機械的強度を有し、これがジ
ョイントの信頼性を改善する。

【０１０３】図３２〜３３は、ＡＣＦジョイントのため
の従来のプロセスを例示している。最初に、ＡＣＦは、
２つの基板３００と３０２の間に設けられる。ＡＣＦ
は、標準的には、まずは低温で底面基板３０２上にタッ
クされ、次に上面基板３００上に設けられる。ＡＣＦの
性質により、ＡＣＦをそれぞれの基板にアラインメント
するために、特殊なアラインメント手順は全く必要とし
ない。必要とされる唯一のアラインメント手順は、図３
２に示すように上面および底面基板３００および３０２
をアラインメントすることである。図３２にさらに示さ
れるのは、接着剤３０４（例えばエポキシ）、導電性粒
子３０６，導電性プレート３０８および導電性ポスト３
１０である。その後、プレス機内にサンドイッチ構造ア
センブリが入れられ、積層される。積層条件は、ＡＣＦ
の仕様、具体的にはエポキシの物性により決定される。
積層圧力、温度および持続時間は、この製品の歩留り、
電気的読取り（抵抗）および信頼性（基板に対するＡＣ
Ｆの接着性）に影響を及ぼすことになる重要な因子であ
る。最終的なジョイントは、図３３に例示されている
が、この図は、電気経路がいかにして作り上げられる
か、すなわち積層プロセス中のそれぞれの基板のポスト
３１０に対する導電性粒子３０６の物理的接触による方
法を示している。

【０１０４】図３４〜３５に表す発明の実施形態におい
ては、金属の薄い層（空乏相：depletion phase）３１
４が、ジョイントが製造されることになるプレート３０
８およびまたはポスト３１０の上にまず被着させられ
る。被着方法は、真空プロセス例えば蒸発、スパッタリ
ング、ＣＶＤなどまたは湿式化学プロセス例えば電気メ
ッキであってよい。空乏相３１４のための材料は好まし
くは、相３１４が、基板３００および３０２上のパッド
／ポスト３０８／３１０およびＡＣＦ内の導電性粒子３
０６の両方に対する冶金学的反応を受け、かつ、好まし
くは相３１４がＡＣＦの積層温度よりも低い融点をもつ
という条件に基づいて選択される。例えば、標準的なケ
ースでは、３０秒間１７０℃で３４５０ｋＰａ（５００
ｐｓｉ）というＡＣＦ積層条件で、それぞれに金属間化
合物（intermetallic compound）を形成するように基板
上のＣｕポスト３１０とＡＣＦ内のＮｉ粒子の両方を、
インジウムと反応させることができる。この材料系にお
いては、１７０℃（ＡＣＦの積層温度）でインジウムが
融解し（融点１５６℃）Ｃｕ／ＩｎおよびＮｉ／Ｉｎの
界面でその金属間化合物を形成するので、低い抵抗のジ
ョイントを形成すべく、インジウムを使用することがで
きる。

【０１０５】ここで図３４を参照すると、空乏相３１４
は、ジョイントが作られることになる場所で、ポスト３
１０および／またはプレート３０８上に被着される。次
に、積層プロセスは、圧力および熱の下で行われる。積
層プロセス中、空乏相３１４は融解し、図３５に示すよ
うに、これらの金属（すなわちポスト３１０，プレート
３０８および粒子３０６）が接触する場所を、金属間化
合物へと変態させる。

【０１０６】従来のＡＣＦジョイントにおいては、接着
剤３０４の内部の導電性粒子３０６と基板３００および
３０２上の伝導パッド／ポスト３０８／３１０の物理的
接触から伝導経路が提供される。その接触抵抗に起因し
て、このタイプのジョイントの抵抗は高く、近年の高速
電子デバイスの必要条件を満たすことができない。接触
抵抗を低減させる１つの方法は、その接触抵抗を低減さ
せるため表面の特性を改善すべく例えばＮｉ／Ａｕとい
った薄い金属層をコーティングすることである。図３４
〜３５においては、粒子３０６とパッド／ポスト３０８
／３１０の間に冶金学的ボンディングが形成される。そ
の界面には、物理的な接触のみならず冶金学的反応も存
在する。このタイプの冶金学的ボンディングは、物理的
接触ジョイントよりもはるかに低い抵抗を提供すること
になる。

【０１０７】低融点材料の大部分は、ＡＣＦで使用され
る導電性材料に比べ軟質であることから、積層条件下
で、硬質粒子は融解の前に軟質膜内に浸透する傾向をも
つ。この浸透メカニズムは、従来のプロセス（硬質金属
と硬質金属との接触）に比べて回路板上のパッドおよび
導電性粒子の接触面積を拡大する。これは、従来のプロ
セスに比べより高いＴｏ歩留りを得る確率が高い。

【０１０８】図３４〜３５に示す本発明の実施形態の特
性すなわち冶金学的ボンディングに起因して、接触ジョ
イントよりも強い機械的ジョイントが形成されることに
なる。巨視的観点からすると、従来のタイプのＡＣＦ
は、ポリマー接着剤（主としてエポキシ）層により保持
される構造をもつ。金属部品は単独で、電気伝導経路の
機能を提供する。図３４〜３５の構造においては、構造
は接着剤層３０４および冶金学的ジョイントの両方によ
って保持され、その結果信頼性は改善される。

【０１０９】ここで、図３６〜４１を参照すると、形状
適合被覆能力、高い厚み制御精度／厚み、均質特性、低
い誘電率、強い接着性、低い吸水性、低いＣｕ拡散、適
切なＣＴＥ、および回路基板，ＬＳＩおよびその他の電
子または光学素子のための高品質の誘電性、といったよ
うな物性を有する絶縁体のための製造方法が例示されて
いる。

【０１１０】コンピュータ／通信システムのクロック速
度が、さまざまな電子／光学素子内で増大するにつれ
て、微細パターンおよび低誘電率の絶縁体に対する要求
は強くなる。回路基板においては、ポリマー誘電体膜は
標準的にスピンコーティング法によって形成されてき
た。しかしながら、微細パターン化のためには、この方
法はいくつかの欠点をもつ。例えば、高い精度で形状適
合した被覆または均等な厚みを得ることは困難である。
蒸着重合（ＶＤＰ）技術は、ＵＬＶＡＣにより回路基板
内のポリマー絶縁膜に適用されてきた。形状適合した被
覆のためには、この方法は著しく有効であるが、強い接
着力と共に精密な厚み制御、低誘電率を実現するには充
分なものではない。その上、これは、吸水性およびＣｕ
拡散の減少に対して、または適切なＣＴＥを調整する上
で、著しい効果を全く発揮しない。ＬＳＩにおいては、
同じ状況がスピンコーティングおよびＶＤＰについてな
おも存在している。ＣＶＤによる無機絶縁体について
は、誘電率の減少は制限される。

【０１１１】図３６〜４１に例示される本発明の実施形
態は、ポリマー膜構造およびさまざまなコンポーネント
中のポリマー絶縁膜の分子レベル制御を可能にする化学
蒸着（ＣＶＤ）ならびに分子層被着（ＭＬＤ）を適用す
ることによって、上述の問題に対する解決法を提供す
る。選択的被着および選択的分子アラインメント技術も
同様に用いられる。

【０１１２】図３６は、ＵＬＶＡＣによるＶＤＰの標準
的な例を示す。この方法は、ＣＶＤの一種とみなすこと
ができる。従って、本発明のこれらの実施形態について
は、「ＶＤＰ」の代わりに「ＣＶＤ」を用いることにな
る。図３６に示されたＣＶＤにおいては、モノマー３４
２および３４４が使用される。これらのモノマーは、真
空チャンバ３４０内に導入される。基板３４６の表面上
では、２つのモノマー３４２および３４４が互いに反応
して基板３４６上にポリマー膜３４８を生成する。

【０１１３】図３７〜３８は、改善されたＭＬＤプロセ
スを例示する。このＭＬＤプロセスにおいては、気体と
してモノマーが交互に切り換えられる。例えば、図３８
（２）に示されているように、分子３４４がチャンバ３
４０内に導入されて単分子層を吸着させ、かつ／または
基板表面上で反応させる。図３８（３）では、未反応の
分子３４４を除去した後、分子３４２が導入され、結果
として分子３４４上に分子３４２の単分子層が得られ
る。図３８（４）および（５）では、分子３４４および
３４２の単分子層の逐次的成長が続く。図３７は、それ
ぞれ気体交換タイプおよび基板回転タイプのＭＬＤ機器
を例示している。

【０１１４】図３９では、蒸気相被着（ＭＬＤおよびＣ
ＶＤ）対スピンコーティングの比較が示されている。被
着速度を除き、蒸気相被着は、スピンコーティングより
も優れている。さらに蒸気相技術は、選択的被着および
選択的分子アラインメントという独特の特性をもつ。膜
品質（すなわち、化学量論達成（stoichometry achieve
ment）またはダングリングボンドの削減）に関しては、
ＭＬＤが最良のプロセスである。ＭＬＤおよびＣＶＤの
特徴を用いて、回路基板、ＬＳＩおよびその他の電子ま
たは光学的素子のために、高品質の誘電性膜ができる。

【０１１５】ここで図４０（ａ）を参照すると、形状適
合した被覆特性を用いて、ボイドなしに、Ｃｕ３４７パ
ターン上に絶縁膜３６０が被着される。ＣＭＰにより平
坦にされる。次にＣＶＤ、ＭＬＤまたはスピンコーティ
ングによって膜３６０上に絶縁膜３６４が形成される。
精確な厚み制御のためには、ＭＬＤまたはＣＶＤが好ま
しい。特にＬＳＩにおける極限の厚みおよび膜の品質制
御のためには、ＭＬＤが好ましい。図４０（ｂ）におい
ては、Ｃｕ３４７パターン上に、疎水性処理といった従
来のフォトリソグラフィ技術により、表面変調３７０が
選択的に適用される。その他の表面を、親水性処理とい
ったものによる変調に適用することもできる。ポリマー
膜３７１（例えばポリイミド）がＣＶＤまたはＭＬＤに
よって被着される。疎水性処理を伴うエリア内では、膜
は成長しない。この選択的被着によりＣＭＰなしに平坦
化が可能となり、プロセスは単純化される。

【０１１６】図４０（ｃ）では、金属３７８および絶縁
体３８０を含む層３７６上に、ＭＬＤによりポリマー膜
３８２が被着され、その後、膜３８４がＣＶＤにより被
着され、最後にＭＬＤにより膜３８６が被着される。Ｍ
ＬＤの初期段階では、界面における強い接着力のため高
重合の分子の少なくとも１つの分子層が使用される。Ｃ
ＶＤによる中央段階では、誘電率低減のために、低重合
の分子が用いられる。さまざまな組成物を用いたＣＶＤ
によりある程度同じ膜構造を提供できるが、組成制御性
は、上述のケースよりも低い。中間段階については、膜
形成スピンコートも使用できる。初期段階および最終段
階については、高い重合度の分子を使用することが可能
である。必要ならば、単なる一例としてシランカップリ
ング処理、傾斜被着された薄膜処理、研摩またはアルキ
ルアミンコーティングといったものによる分子付着また
は分子方向づけの促進用の表面処理を適用することもで
きる。図４１は、分子の例および基板３４６上の被着順
序の例を示している。

【０１１７】図４０（ｄ）は、分子アラインメント被着
の利用分野についての例を示す。表面変調３９０を含む
表面処理により、ポリマー鎖３９２を特定の方向に方向
づけすることができる。例えば、ポリアゾメチンの利用
分野の場合、ポリマー鎖３９２に沿った誘電率は、その
他の２つの方向の場合よりも高い。従って、鎖を電極空
隙方向に対して垂直にアラインメントすることにより、
配線ラインに対する有効誘電率を低減させることができ
る。前述のように、傾斜被着されたＳｉＯ₂薄膜または
研摩されたポリイミド膜が、表面処理の例である。

【０１１８】図４０（ｅ）においては、選択的アライン
メント被着のその他の利用分野が示されている。吸水性
およびＣｕ拡散係数は、ポリマー鎖の方向に応じて異方
性という特徴をもつ。従って、ポリマー鎖の方向を制御
することによって、これらの特性を最適化することがで
きる。ＣＴＥおよび誘電率調整も又同じ技術によって行
うことができる。

【０１１９】膜組成の漸進的変更を実現するためには、
ＭＬＤでは、以下の方法が有効であることが分かった：
すなわち、（ａ）気体切換えＭＬＤ（図３７（ａ）参
照）については、２つ以上の種類の分子気体に対して、
シャッター開放（またはバルブ開放）期間をオーバラッ
プさせることによるかまたは残存気体の残留時間を増大
させることによる；および（ｂ）基板回転タイプのＭＬ
Ｄ（図３７（ｂ））については、２つ以上の種類の気体
の回転速度または混合を増大させることによる。これら
の方法は同様に、被着速度を増大させる上でも有効であ
る。表面は、プラズマ、スパッタリングまたは化学処理
などにより清浄できる。清浄な表面は、Ｃｕ分子ボンデ
ィング形成といったような表面反応を促進するための一
助となり、接着強度を改善する。

【０１２０】ここで図４２〜４４を参照すると、はんだ
レジストを適用できないかまたは製造プロセスにそれを
組込むことが困難である場合に、はんだバンプをリフロ
ーさせるための経済的なプロセスが例示されている。標
準的条件下では、はんだをリフローさせる必要がある場
合、融解したはんだの流れを閉じ込めるために、バンプ
なし回路をカバーするはんだレジスト膜がなくてはなら
ない。この実践は、はんだづけプロセスにとって必須で
あるとみなされてきた。標準的なはんだレジスト材料
は、低リフロー温度はんだの場合に利用できるエポキシ
ベースのポリマーである。低リフロー温度は、２５０℃
よりも低いリフロー温度を表わす。はんだ材料が高い融
解温度を有する一部のケースでは、リフロー温度は、例
えば９７Ｐｂ／３Ｓｎのはんだのように、３５０℃とい
う高いものになり得る。エポキシベースのはんだレジス
トは、その温度安定性のため、適用できない。高リフロ
ー温度については、代替的なはんだレジスト材料が必要
である。実用上は、ポリイミド膜がこの目的で役立ち得
る。しかしながら、異なるタイプのはんだレジスト材料
は、追加の処理用機器セットと条件づけのための付加的
作業努力を要する。また、例えば電気メッキされたはん
だバンプといったある種の状況下では、シード層エッチ
ングの前にはんだレジスト材料を適用することはでき
ず、これが電気メッキプロセスの応用に制限を加えてお
り、そうでなければ、はんだレジスト上にシード層を適
用するため追加の段階が必要となる。これらの欠点全て
により、いかなるはんだレジストも使用せずにはんだが
リフローすることが必要となる。このようにして、はん
だづけのプロセス段階を著しく削減することができる。

【０１２１】図４２に例示されているプロセスには、マ
スキング（図４２（１）参照）、電気メッキ（図４２
（２）参照）、マスク剥離（図４２（３）参照）、シー
ド層エッチング（図４２（４）参照）、溶融（図４２
（５）参照）、リフロー（図４２（６）参照）そしてフ
ラックス清浄（図４２（７）参照）が含まれる。図４２
には、以下の要素が見られる：基板４００，導体４０
２，マスク４０４，はんだ４０６，シード層４０８，フ
ラックス４１０，リフローされたはんだ４０６ａ，およ
びフラックス残留物４１２。

【０１２２】標準的には、電気メッキされたはんだバン
プ４０６は、図４３（ａ）に示されているような形状に
成形される。電気メッキされたバンプ内のきわめて重要
な寸法は、以下のように記述される。最初のものは、バ
ンプの寸法Ｄであり、これは、それが丸形のバンプであ
る場合直径である。寸法Ｄは、形状が円でない場合、例
えば図４３（ｂ）に示されるように八角形である場合
に、バンプ４０６の寸法を規定できるその他の標準的な
寸法でありうる。第２のものは、バンプの高さＨであ
り、これは、例えばメッキ電流密度およびメッキ時間と
いった電気メッキ条件によって制御される。第３のもの
はピッチＰであり、これは２つのバンプ４０６−４０６
の間の距離を表わし、設計によって決定される。レジス
トなしリフロープロセスでは、はんだリフローの後に２
以上の隣接するバンプ４０６−４０２が橋かけしないよ
うに、これらの寸法を制御することが必要である。図４
４（ａ），（ｂ）は、リフロー後のはんだバンプ４０６
−４０６の幾何形状の変化を例示している。リフローさ
れたバンプの高さＨｒは、リフロー前のバンプ高さＨよ
りも大きい。図４４（ｃ）は、２つの隣接するはんだバ
ンプまたは多数のはんだバンプの結果得られる可能性の
ある、橋かけされたバンプ４０６ｂの形状を例示してい
る。

【０１２３】Ｄ対ＨすなわちＤ：ＨまたはＤ／Ｈの比率
が７より大きい場合、ピッチＰは、いかなる橋かけバン
プも作り出すことなく２００μｍという小さいものであ
りうる。この条件は、８５％〜９７％のＰｂ含有量また
は１５％〜３％のＳｎ含有量のように組成が変動する場
合に高鉛Ｓｎ／Ｐｂはんだにあてはまる。Ｄ／Ｈ比が７
よりも小さい場合、はんだバンプは橋かけする。共晶Ｓ
ｎ／Ｐｂはんだの場合、そのより優れたぬれ性のため、
この条件（７より大きいＤ／Ｈ比）は、４００μｍ以上
のピッチＰにあてはまる。

【０１２４】ここで図４５〜４６を参照すると、工業上
利用分野で必要とされるＣｕとポリマーとの間の優れた
接着性を達成するためのポリマー表面上のＣｕ−直接メ
ッキメタライゼーションプロセスが例示されている。Ｃ
ｕ／ポリマー界面の高い接着性の値は、工業仕様を満た
すための適切なメタライゼーションプロセスの選択にと
ってきわめて重要である。直接Ｃｕメッキは、誘電体／
導体多層構造の製造プロセスのため、電子業界で使用さ
れている。

【０１２５】プラスチック表面メタライゼーションのた
めに現在応用されている従来のメタライゼーションプロ
セスとしては、スパッタリング、蒸発、化学蒸着（ＣＶ
Ｄ），金属膜積層、電解メッキ、非電解メッキおよび直
接メッキが含まれる。特定のメタライゼーションプロセ
スの適用は、特定のポリマー表面、設計構造および製品
必要条件によって左右される。真空被着プロセスは、高
額な資本設備を必要とし、湿式メタライゼーションプロ
セスよりも高価である。湿式メタライゼーションプロセ
ス−電解メッキは、スパッタリング、蒸発、化学蒸着
（ＣＶＤ）、非電解メッキまたは直接メッキによってプ
ラスチック上に被着される薄い金属層であるシード層、
を必要とする。

【０１２６】直接メッキは、ポリマー表面に対する被着
金属の優れた密着性を提供する化学的に活性な表面を必
要とする、低コストのＣｕ被着プロセスの１つである。
直接メッキは、密着強度に関し、物理的および化学的な
２つの構成要素を生じさせる。密着性に関する物理的構
成要素は、界面上に金属成分をインターロックする可能
性と、表面トポグラフィと、粗さ（roughness）に関す
るものである。化学的構成要素は、金属とポリマー表面
上の反応基の直接的な化学的相互作用に基づくものであ
る。

【０１２７】当該技術分野においては、直接メッキされ
たＣｕは、エポキシ化合物および／またはＰＷＢ（これ
はガラス繊維で強化されたエポキシである）に対して優
れた密着強度をもつということが分かっている。当該技
術分野における表面を活性化する一般的な方法は、プラ
ズマ処理を施すことである。ポリマー表面を粗くするプ
ロセスは、表面上に化学的に反応性ある部位または基を
生成する。残念なことに、極性基（エポキシ、エポキシ
／ガラス組成物など）を伴うポリマー表面に適用可能な
このアプローチは、表面上にいかなる極性基ももたない
低誘電率のポリマー（ポリエチレンなど）に対しては実
施不可能である。

【０１２８】図４５〜４６に例示されているプロセスお
よび材料は、以上の問題を解消する。比較的不活性のポ
リマー表面をはるかに化学的活性の高い表面に変換し、
被着された金属をこのより化学活性の高い表面と連結さ
せることのできる、特別設計の２面性化学活性リンクが
提案されている。この現場表面修正反応は、ポリイミド
表面に対する直接メッキされたＣｕの密着性よりもはる
かに高い表面へと著しく増長させるために、非常に効率
の良い方法である。

【０１２９】プロセスの流れは、図４５内に概略的に例
示される。ポリマー表面は、反応性気体（Ｏ₂など）で
処理されている。その後、プラズマで活性化された表面
は、図４６で例示されたオルガノシランカップリング剤
クラスから選択されたカップリング剤の有機基の１つと
反応させられる。

【０１３０】ここで図４７〜４９を参照すると、ステン
シルを取付けるための再利用可能なフレームアセンブリ
が示される。ステンシルは、ペースト印刷の分野で用い
られる。ステンシルは通常金属フレーム上に糊付けさ
れ、これが今度は印刷機フレームに取付けられる。この
ようにして取付けられたステンシルおよびフレームは再
利用不能である。従って、必要とされるのは、ペースト
印刷を含む迅速なプロトタイプ作業を大幅に容易にする
ための単純なステンシル取付け手順を伴い、図４７に６
００として全体的に例示されている、再利用可能なステ
ンシルフレームである。

【０１３１】再利用可能なステンシルフレーム６００
は、図４７に概略的に示されている。ステンシル６０２
は、ステンシルフレーム６０４の周囲において高タック
両面テープ６０５を用いてそのステンシルフレーム６０
４の片面に取付けられる。２本のステンシルフレームバ
ー６０６−６０６が、図４７に示されるようにステンシ
ルフレーム６０４の相対する縁部上に取り付けられる。
図４８は、取付け順序に沿った分解断面図を示す。ステ
ンシルフレームバー６０６−６０６は、水平および垂直
平面に対して対称となるように設計されている。ステン
シルフレームバー６０６の片面はステンシルフレーム６
０４にテープで取付けられ、一方反対側の面は、印刷機
のフレームに取付けられている。図４９は、いずれかの
面を印刷機のフレームに取付けることができるようにネ
ジ切りされたネジ穴６０８を示す。

【０１３２】再利用可能なステンシルフレーム６００
は、異なるステンシルタイプおよびフィーチャがペース
ト印刷での使用のために評価されている場合における特
に設計段階においてステンシルの取付け作業を単純化す
る。ステンシルの在庫に必要とされる保管スペースは、
該ステンシルフレームバー６０６−６０６が取外し可能
であって取付けられたステンシル６０２（すなわちステ
ンシルフレーム６０４上）の保管スペースをほとんど必
要としないことから、大幅に削減される。また、欠陥の
あるステンシルをステンシルフレーム６０４から容易に
取外し廃棄することができる。その後他のステンシルを
取付けるため、清浄されたステンシルフレーム６０４を
使用することができる。このアプローチは、異なる材
料、寸法およびフィーチャをもつステンシルの取付け、
使用および保管において融通性をもたせる。

【０１３３】ここで図５０〜５２を参照すると、２つの
基板６４０および６４２内でロックしこれらが接合中に
移動するのを防ぐための組込み型ピンチアラインメント
アセンブリを使用することにより、２つの基板６４０お
よび６４２の接合を容易にするためのプロセスが概略的
に示されている。従来、各基板は積層による接合のため
アラインメントされ合体させられるが、各基板は、積層
プロセス中に移動することがある（図５０（ａ）参
照）。従来のビルドアッププロセスによって製造できる
（例えば図５１（ａ）〜（ｃ）および図５２（ａ）〜
（ｃ）参照）リセス６７２（図５０（ｃ）参照）を伴う
厚いパッド６７０または組込み型の長いピン６６０（図
５０（ｂ）参照）を用いることで２つの基板６４０およ
び６４２をロックし、それらが移動するのを防ぐため、
ピンアラインメントアセンブリ６５０を使用することが
提案されている。図５１（ｂ）では、図５２（ｂ）と同
様、フィーチャエリアは（例えばテープまたはフォトレ
ジスト６８０によって）遮断され、アラインメントピン
（またはパッド）をフィーチャよりも厚くメッキできる
ようにしている。同様にして、ビルドアッププロセスを
用いて、図５０（ｃ）における厚いパッド６７０−６７
０を製造することができる。かくして、２つの基板間で
の移動の低減／防止は、従来のビルドアッププロセスを
用いることによって達成可能である。

【０１３４】ここで図５３を参照すると、はんだを使用
せずに基板７００および７０２の複数の層を接合するた
めの方法が例示されている。ピンアレイを有する基板ま
たはその他の誘電体材料であるインタポーザ７１０が、
２つの基板７００および７０２を接合するために使用さ
れることになる。かくして、変動する環境条件下で製品
の再加工、さらには場合によって寸法上の融通性をもも
たらすことになる。該インタポーザ７１０は、接合すべ
き２つの基板７００および７０２が合わせてプレスされ
たときに接着剤がそれらをしっかりと合わせて保持しピ
ンをソケット内にしっかり保つように、その各面に接着
剤の層がコーティングされる。このプロセスの顕著な特
徴の１つは、基板（ウェーハまたは可とう性膜のいずれ
であれ）７００および７０２内の取付け用穴７００ａお
よび７０２ａ（擬似ソケット）の設計に見られる。ソケ
ット（単複）が、基板上および基板内に構築されこれ
が、必要に応じて４，６，または８辺のいずれかの辺上
で、ピンを捕えかつ／またはこれに圧力を加える。

【０１３５】図５３では、穴７００ａおよび７０２ａ
は、それぞれ基板７００および７０２を通して延びてい
る。穴７００ａおよび７０２ａは、必ずしも基板７００
および７０２まで延びる必要はない。ソケットは上面基
板７００または底面基板７０２内に存在しているだけで
よい。好ましくは穴７００ａおよび７０２ａは、それぞ
れ基板７００および７０２全体を通して延び、上面およ
び底面基板７００および７０２の両方の中のソケット
は、インタポーザピン７２０と接触することになる。ソ
ケットのフィンガ突出部をメッキするのに使用できる材
料は、優れた接続が行われること、そして基板７００お
よび７０２とインタポーザピン７２０の間に化学的反応
がわずかかまたは全く生じないということを保証するた
めに、きわめて重要である。パッドおよびピン上のＮｉ
／Ａｕは、金属間化合物または酸化が形成される可能性
を最小にして、信頼性の高い接続を提供することにな
る。前述のように、インタポーザ７１０は、基板７００
および７０２が合わせてプレスされたとき、全てのイン
タポーザピン７２０が圧力で所定の位置にしっかりと保
持されることを接着剤が保証するように、その各面に接
着剤がコーティングされる。

【０１３６】多数の基板を接合するためのインタポーザ
７１０の使用は、はんだおよび熱、再加工および清浄と
いったようなそれに付随するプロセスの使用を無くすこ
とができる。インタポーザ７１０を用いると、基板間の
高さの均等性を可能にし、さらにさまざまな基板の表面
高さの不規則性および応力をなくすこともできる。イン
タポーザピン７２０は好ましくは金メッキされているこ
とから、現実のまたはシミュレートされた環境条件に起
因して基板間には最小限の化学的相互作用しか存在しな
いことになる。

【０１３７】また、インタポーザ７１０は、信号または
電源ライン上の雑音を低減させる一助となり得る、各ピ
ン間そしてさらには各コンデンサ間のトレースを含むこ
ともできる。インタポーザ７１０は、トレース、抵抗
器、デカップリングコンデンサそして場合によっては修
正された接地面または電源面さえも伴う、もう１つの基
板層となることもできる。こうしてコンポーネントは、
回路ときわめて近接した状態にくることができ、さらに
は、熱冷却のための「ヒートパイプ」を収納するために
これを使用することもできる。インタポーザ内の「ヒー
トパイプ」は、熱を外側縁部に伝達することができ、こ
こでこの熱は、もう１つのヒートシンクまで伝達され
る。

【０１３８】上述のプロセスに対する代替的方法とし
て、インタポーザ７１０は、基板７００および７０２の
表面内または表面上に作り上げられたキャビティ内に引
込むことになる、メッキされたＮｉ／Ａｕであるより長
いピンまたは銅バンプの代わりに、はんだバンプ，短ピ
ンのアレイを有することができる。その後圧力／熱の下
で、かつ導電性および／または非導電性接着剤を用い
て、２つの表面を接合させることができる。インタポー
ザ７１０は表面に対し構造的無欠性をさらに与えること
ができ、また、製品の電気的特性を高めることになるト
レース接続、受動素または埋込み型接地面または電源面
をも有することができる。インタポーザ７１０はまた、
上面または底面のいずれの上でもオフセットパッドおよ
び分離したパターンを許容できる。上面側と底面側の間
に相互接続用トレースを備える、特別設計により中央で
分割された、インタポーザによって、可とう性基板がね
じれても電気的には依然安定した状態にとどまるように
することができる。

【０１３９】以上述べた本発明の実施形態は以下のとお
りである。

【０１４０】〔付記１〕 導電性領域をもつ回路形成層
上に誘電体層を被着する段階と、前記導電性領域上の前
記誘電体層内にアパーチャを形成する段階と、主領域と
空乏領域を含む導電性本体であって該空乏領域がその導
電性領域と接触するその導電性本体を、前記アパーチャ
内に挿入する段階と、前記空乏領域から金属間領域を形
成する段階と、を含んでなる接合方法。

【０１４１】〔付記２〕 前記空乏領域が錫を含み、前
記主領域が銅を含み、前記金属間領域がＣｕ₃Ｓｎを含
む付記１に記載の方法。

【０１４２】〔付記３〕 前記回路形成層が第１の回路
形成層であり、前記導電性本体は第２の回路形成層上に
配置される付記１に記載の方法。

【０１４３】〔付記４〕 前記第１の回路形成層と前記
第２の回路形成層とを合わせて積層する段階をさらに含
んでなる付記３に記載の方法。

【０１４４】〔付記５〕 前記金属間領域が前記主領域
の片端およびその側面を取り囲む付記１に記載の方法。

【０１４５】〔付記６〕 前記アパーチャを形成する段
階はレーザー穿孔からなる付記１に記載の方法。

【０１４６】〔付記７〕 前記アパーチャ内へ前記導電
性本体を挿入する前記の挿入段階により、該アパーチャ
の壁と該導電性本体との間に空隙を生成する付記１に記
載の方法。

【０１４７】〔付記８〕 誘電体材料を空隙に充填する
段階をさらに含んでなる付記７に記載の方法。

【０１４８】〔付記９〕 前記空隙を埋めるべく前記誘
電体層を積層する段階をさらに含む付記７に記載の方
法。

【０１４９】〔付記１０〕 誘電体層および第１の導電
性領域をもつ第１の回路形成層と、誘電体層および第２
の導電性領域をもつ第２の回路形成層と、前記第１およ
び第２の導電性領域の間に配置されたバイア構造と、を
含んでなる導電性回路構造であって、該バイア構造が、
前記主領域およびその片端のまわりおよびその側面のま
わりに配置される金属間領域からなる導電性回路構造。

【０１５０】本発明の実施形態を実施することにより、
基板の接合に対する単純なアプローチが提供される。基
板接合に対するフリップチップのための従来のアンダー
フィルプロセスは、非常に小さい接合エリア（標準的に
は２．５４ｃｍ×２．５４ｃｍ（１インチ×１インチ）
以下のエリア）に制限される。基板ビルドアップは、本
発明の実施形態において記述したより単純なアプローチ
に比べて高価である。類似のまたは異なる基板材料（例
えば可とう性基板、剛性ウェーハおよび積層回路板）の
接合は、実質的なプロセスの修正なく実施可能である。
接合プロセスは、基板の迅速かつ低コストの接合のため
に、自動化できる。

【０１５１】本発明は、本明細書ではその特定の実施形
態に関して記述してきたが、上記の開示において修正、
さまざまな変更および置換の自由も意図されており、一
部のケースでは、本発明のいくつかの特徴は、ここで記
述されているような発明の範囲または精神から逸脱する
ことなくその他の特徴の対応する使用なしに利用できる
ということが分かるだろう。従って、本発明の実施のた
めに考慮されている最良の態様として開示されている特
定の実施形態に制限されない本発明の教示に特定の状況
または材料を適合させるためにいくつかの修正を行うこ
とができ、本発明は特許請求の範囲内に入る全ての実施
形態およびその均等物を含むことになる。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は、離隔された大型基板対
を圧縮し液体ポリマーが下部および上部基板の周縁部に
向かって流れるようにする（すなわち流れを絞り出す）
前の、上部基板と接触し下部基板により支持されている
本発明の液体ポリマーを有する一対の離隔された大型基
板を示す垂直断面図である。

【図２】基板が接合された後の図１の基板対の垂直断面
図である。

【図３】送り出し済みの液体ポリマーが下部基板の中心
にあって複数のダイを支持する下部基板の上部平面図で
ある。

【図４】複数のダイおよび各ダイの上に配置された送り
出し済み液体ポリマーを支持する下部基板の上部平面図
である。

【図５】（１）〜（６）は過渡的液体合金ボンディング
を用いた挿入接合プロセスを利用する高密度相互接続の
製造手順を例示する図である。

【図６】（ａ）は積層前の側面立面図であり、（ｂ）
は、積層後の側面立面図である。

【図７】過渡的液体合金ボンディングを用いた接合プロ
セスの挿入により製造されたＨＤＩ基板のＳＥＭ横断面
マイクログラフである。

【図８】図７からの単一相互接続の詳細図である。

【図９】図８の相互接続構造の概略図である。

【図１０】上面基板におけるＣｕポストと底面基板にお
けるＣｕパッドとの間の金属間層の概略図である。

【図１１】（１），（２），（３）は、各金属ポスト上
に被着された空乏相を利用した２つの基板を合わせて積
層するためのプロセスを例示する図（その１）である。

【図１２】（４），（５）は、各金属ポスト上に被着さ
れた空乏相を利用した２つの基板を合わせて積層するた
めのプロセスを例示する図（その２）である。

【図１３】設備の停電中の非飽和の温度／湿度テストチ
ャンバ内で標本上の凝縮を予防するためのデバイスの概
略図である。

【図１４】（１），（２），（３）は低コストで形状適
合したヒートシンクを製造するためのプロセスを例示す
る図である。

【図１５】薄いポリイミド層内の粒子およびピンホール
に起因するＧおよびＶ層間の先行技術における短絡を示
す側面立面図である。

【図１６】（１）〜（４）は相互間の短絡を防止しなが
らＧおよびＶ層を製造するためのプロセスを例示する図
（その１）である。

【図１７】（５）〜（９）は相互間の短絡を防止しなが
らＧおよびＶ層を製造するためのプロセスを例示する図
（その２）である。

【図１８】（１）〜（４）はスーパーインターポーザ構
造を生成するためのプロセスを例示する図（その１）で
ある。

【図１９】（５）〜（７）はスーパーインターポーザ構
造を生成するためのプロセスを例示する図（その２）で
ある。

【図２０】（ａ）〜（ｄ）は可とう性基板内に貫通ホー
ルをレーザー穿孔する場合の焼けを低減させるための外
部材料（例えば紙または布）の使用を例示する図であ
る。

【図２１】（１）〜（５）は誘電体層内の欠陥を孤立さ
せるための手順を例示する図である。

【図２２】（ａ），（ｂ）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その１）である。

【図２３】（ａ），（ｂ）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その２）である。

【図２４】（ａ），（ｂ）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その３）である。

【図２５】（ａ），（ｂ）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その４）である。

【図２６】（ａ），（ｂ）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その５）である。

【図２７】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよび
メモリースタックを基板にカップリングさせるための複
数の手順を例示する図（その６）である。

【図２８】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよび
メモリースタックを基板にカップリングさせるための複
数の手順を例示する図（その７）である。

【図２９】（１）〜（６）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その８）である。

【図３０】（７）〜（９）は論理ＭＣＭおよびメモリー
スタックを基板にカップリングさせるための複数の手順
を例示する図（その９）である。

【図３１】（ａ），（ｂ），（ｃ）は論理ＭＣＭおよび
メモリースタックを基板にカップリングさせるための複
数の手順を例示する図（その１０）である。

【図３２】（１），（２）は低抵抗異方性導電性膜の接
続プロセスを示す図（その１）である。

【図３３】（３），（４）は低抵抗異方性導電性膜の接
続プロセスを示す図（その２）である。

【図３４】（５），（６）は低抵抗異方性導電性膜の接
続プロセスを示す図（その３）である。

【図３５】（７），（８）は低抵抗異方性導電性膜の接
続プロセスを示す図（その４）である。

【図３６】（ａ），（ｂ）は絶縁膜の複数の製造方法を
例示する図（その１）である。

【図３７】（ａ），（ｂ）は絶縁膜の複数の製造方法を
例示する図（その２）である。

【図３８】（１）〜（５）は絶縁膜の複数の製造方法を
例示する図（その３）である。

【図３９】絶縁膜の複数の製造方法を例示する図（その
４）である。

【図４０】（ａ）〜（ｅ）は絶縁膜の複数の製造方法を
例示する図（その５）である。

【図４１】絶縁膜の複数の製造方法を例示する図（その
６）である。

【図４２】（１）〜（７）はマスクなしで電気メッキさ
れたはんだリフローを導通させるためのプロセス段階を
示す図（その１）である。

【図４３】（ａ）〜（ｄ）はマスクなしで電気メッキさ
れたはんだリフローを導通させるためのプロセス段階を
示す図（その２）である。

【図４４】（ａ）〜（ｃ）はマスクなしで電気メッキさ
れたはんだリフローを導通させるためのプロセス段階を
示す図（その３）である。

【図４５】ポリマーのＣｕ−直接メッキのための手順を
例示する図（その１）である。

【図４６】ポリマーのＣｕ−直接メッキのための手順を
例示する図（その２）である。

【図４７】再利用可能なステンシルフレームアセンブリ
を例示する図（その１）である。

【図４８】再利用可能なステンシルフレームアセンブリ
を例示する図（その２）である。

【図４９】再利用可能なステンシルフレームアセンブリ
を例示する図（その３）である。

【図５０】（ａ）〜（ｃ）は積層接合中のスリップを防
ぐための精密アラインメントおよび保持用基板を例示す
る図（その１）である。

【図５１】（ａ）〜（ｃ）は積層接合中のスリップを防
ぐための精密アラインメントおよび保持用基板を例示す
る図（その２）である。

【図５２】（ａ）〜（ｃ）は積層接合中のスリップを防
ぐための精密アラインメントおよび保持用基板を例示す
る図（その３）である。

【図５３】（ａ），（ｂ）は多層はんだなし相互接続を
例示する図である。

【符号の説明】

１０…アセンブリ １２…下部基板 １４…上記基板 １６…液体ポリマー １８…導体パッド １９…はんだバンプ ２０…導体パッド ３１…導電性ジョイント ５０…ボンディングシート（誘電体） ５５…相互接続構造 ６０…バイアホール（空隙） ６２…金属ポスト ６４…導体パッド ８４…誘電体 ８６…バイアホール ９０…金属パッド ９２…金属ポスト ９４…空乏相金属

フロントページの続き Ｆターム(参考） 5F044 LL01 LL04 LL11 LL13 QQ02 QQ03 RR17 RR18 RR19

Claims (5)

【特許請求の範囲】
1. 【請求項１】 導電性領域をもつ回路形成層上に誘電体
   層を被着する段階と、 前記導電性領域上の前記誘電体層内にアパーチャを形成
   する段階と、 主領域と空乏領域を含む導電性本体であって該空乏領域
   がその導電性領域と接触するその導電性本体を、前記ア
   パーチャ内に挿入する段階と、 前記空乏領域から金属間領域を形成する段階と、を含ん
   でなる接合方法。
2. 【請求項２】 前記空乏領域が錫を含み、前記主領域が
   銅を含み、前記金属間領域がＣｕ₃Ｓｎを含む請求項１
   に記載の方法。
3. 【請求項３】 前記回路形成層が第１の回路形成層であ
   り、前記導電性本体は第２の回路形成層上に配置される
   請求項１に記載の方法。
4. 【請求項４】 前記アパーチャ内へ前記導電性本体を挿
   入する前記の挿入段階により、該アパーチャの壁と該導
   電性本体との間に空隙を生成する請求項１に記載の方
   法。
5. 【請求項５】 誘電体層および第１の導電性領域をもつ
   第１の回路形成層と、 誘電体層および第２の導電性領域をもつ第２の回路形成
   層と、 前記第１および第２の導電性領域の間に配置されたバイ
   ア構造と、を含んでなる導電性回路構造であって、該バ
   イア構造が、前記主領域およびその片端のまわりおよび
   その側面のまわりに配置される金属間領域からなる導電
   性回路構造。