JP2000514955A - Z軸相互接続方法および回路 - Google Patents

Z軸相互接続方法および回路

Info

Publication number
JP2000514955A
JP2000514955A JP10506067A JP50606798A JP2000514955A JP 2000514955 A JP2000514955 A JP 2000514955A JP 10506067 A JP10506067 A JP 10506067A JP 50606798 A JP50606798 A JP 50606798A JP 2000514955 A JP2000514955 A JP 2000514955A
Authority
JP
Japan
Prior art keywords
circuit
layer
circuit layer
conductive member
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10506067A
Other languages
English (en)
Inventor
チェン,ユ
ガーバー,ジョエル・エイ
スミス,ジョシュア・ダブリュー
Original Assignee
ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー filed Critical ミネソタ・マイニング・アンド・マニュファクチャリング・カンパニー
Publication of JP2000514955A publication Critical patent/JP2000514955A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0305Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305Affixing by adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding

Abstract

(57)【要約】 多層回路で、導電性トレース(24、25)を備えた隣接回路層(20、21)間にZ軸相互接続を造る方法は、変形可能な材料の導電性部材(30)を回路基板層に接続し、隣接回路基板層上に接着層(34)を付着させることを含む。隣接回路層は、隣接回路層の導電性トレースと実質的に同一線上にある導電性部材と、位置調整され、回路層は圧力によって共に合わされるので、導電性部材が接着層を貫通し、それが「亀裂」するまで変形する。亀裂によって、導電性トレースと接触する新たな(未酸化)材料が露出して、回路層が共に接合され、低抵抗の電気的接続が行われる。接着剤は、変形可能な導電性部材の膨張の境界となり、隣接導電性部材とのいかなる接触の可能性も低減するように作用する。この方法によって造られた回路相互接続(回路アッセンブリ)も開示される。

Description

【発明の詳細な説明】 Z軸相互接続方法および回路 技術分野 本発明は、電子部品パッケージで使用するための多数の接合された回路層に関 する。特に、本発明は、隣接回路層間の改善されたZ軸電気相互接続、およびこ れらの回路層間でこれらの相互接続を行う方法に関する。 背景技術 接合された隣接回路層の多層回路は、電子部品パッケージ内に複合電子回路を 造るために使用される。これらのパッケージに対して通常呼ばれている名前は、 プリント回路基板(PCB)、片面および両面の両方、マルチチップモジュール、単 数および複数のチップキャリヤ、ボールグリッドアレイ、チップオンボードアッ センブリなどを含む。これらの回路層は、典型的に、電気的コンポーネントを相 互接続するために使用される導電性トレースのパターンを含む。これらの導電性 トレースは、通常、導電性トレースを機械的に支持する絶縁基材にボンド、また は組み入れられた、銅などの導電性金属である。絶縁基材は、典型的に、硬いま たはフレキシブルな、例えば高分子、セラミック、ガラス、シリコンなどを含む 材料から製造される誘電性材料を含む。これらの導電性トレースは、例えば電着 、エッチング、スパッタリング、接着剤を利用する機械的取り付け、その他いか に数多くの技術を利用して形成されても良い。電気回路のコンポーネント間の電 気的接続は、多層回路の回路層で提供される。多回路層を用いると、回路設計者 が、多数の相互接続を必要とする、単一または複数のコンポーネントを使用する 複合回路設計をレイアウトすることが可能となる。多回路層は、単位体積当たり のコンポーネント密度および機能を増す。 多層回路の各回路層の導電性トレースは、ワイヤとして働き、回路の様々なコ ンポーネントを相互接続するために使用される。隣接回路層間の電気的接続は、 「経由路」を用いて達成される。経由路は、隣接回路層間に穴を形成することに よって造られる。導電性材料が次に穴の側壁に堆積されて2つの隣接回路層間に 電気的接続を形成する。 典型的に、プリント回路基板(PCB)、またはプリント配線基板またはメッキス ルーホール技術(PTH)技術として知られる製造では、伝導性(電気的)トレー スは、多層回路基板の各層に別々に形成される。多層回路基板の回路基板層は、 次に、積み重ねられ、隣接層間の電気的絶縁接合層と共に互いに位置調整される 。組み立てられた層は、熱および圧力が加えられて隣接層間で接合させる。経由 路穴は、相互接続パッドが連続層上に望まれる適切な場所にドリル穴あけされる 。電気的相互接続は、導電性材料を経由路穴の側壁に適用することによって達成 される。従来技術は、金属経由路接触パッドが、ドリル穴あけ部分および/また はいかなるミスアライメントにも対処するのに回路基板上に十分な面積を有する ことが必要である。これらの大きなパッド面積は、回路基板のコンポーネント密 度を制限する。 これらの経由路は、それらが回路基板層の全てを上部から底部まで貫通する場 合に「積み重ねられる」。但し、これらの経由路は基板全体を通してドリル穴あけ されるので、経由路およびそれらの目標のパッドは回路面積の大部分を消費して しまい、多数の層から成る基板の経路設定を制限する。長い経由路コラムは、誘 電体と経由路金属との間での熱膨張率の不一致のために信頼性の問題がある。さ らに、経済的にドリル穴あけするほうが適したものよりも遙かに直径が小さい経 由路を有することが望ましい。めくらおよび埋め込み経由路、すなわち上部層の みを通過するまたは基板の全厚みを通過せずに隣接層のみに接続するものを形成 するために、2つ以上の層が最初に積層されてサブアッセンブリを形成し、次に ドリル穴あけされ、メッキされて、誘電体を通る接続を形成する。これらのサブ アッセンブリの幾つかは、再び一緒に積層され、第2のドリル穴あけおよびメッ キ作業が行われてサブアッセンブリ間の接続を行う。より複合的な多層基板アッ センブリを製造するために、これらの多層アッセンブリの幾つかは、第3のサイ クルで積層、ドリル穴あけ、およびメッキが行われても良い。これらの多数の積 層、ドリル穴あけ、およびメッキ工程を追加すると、歩留まり損失だけでなく、 連続的積層工程中での内部経由路への損傷のためにかなりの加工費、および熱膨 張による長いスルーホールの経由路の不具合が加わる。 半導体加工技術および最新材料の出現により、上述のプリント回路基板よりも 遙かに細密度の回路基板の製造が可能となった。これらの例は、マルチチップモ ジュール(MCM)など、セラミックハイブリッドおよび薄膜付着基材を含む。 典型的に、これらの回路は、航空宇宙、軍、およびスーパーコンピュータ用途 で少量に製造される。例としてはMCM-Dsであろう。Dは、銅またはアルミニウム トレースおよび有機または無機誘電体での薄膜技術を利用して回路が無機不導体 基材上に構築される付着を指す。これらの技術を用いて、多層回路が逐次工程で 構築される。この技術は、上述の従来のメッキされたスルーホール技術と比べた 場合、回路密度が増大した非常に微細な線および経由路(めくら、積層、および 埋め込み)を製造することができる。 但し、この高められた密度は、通常は逐次バッチ処理で達成され、典型的に複 雑で高価な設備を使用することを含む、遥かに高価な処理工程をもって可能とな る。バッチ処理はそれ自体が大量生産に向いてなく、逐次製造は、1つの欠陥層 の付着が全体部分を損なうのでより低歩留まりとなる。 上記試みの欠点の幾つかを克服するために、回路相互接続(回路アッセンブリ) 構造の代わりとなるべき多数の試みが展開されている。 カナダ特許第1,307,594号および米国特許第5,502,884号は、両面が金属化され た電子回路層から形成された多層電子回路を開示する。この金属は、従来の技術 を使用して各層に要求される所望回路構造でパターン化される。2つの電子回路 層は、導電性粒子を含有する絶縁樹脂の接着接続層を挿入することによって共に 接続される。 米国特許第5,282,312号(ジステファノ(DiStefano)その外)は、メッキされた スルーホール(経由路)でパターン化された2つの金属構成のフレキシブル回路 を開示する。回路層間の接続は、パターン化された導電性接着ボタンでボンドプ ライによって行われる。ボンドプライ上のこれらのボタンは、フレキシブル回路 上のPTHsと同じグリッド空間に配置され、ボンドプライはボンドプライを通して の短絡を防ぐ不可入性誘電性コアを含む。積層中(レイアップとしても知られる) 、回路および挿入ボンドプライ層は互いに位置合わせされ、システム全体が共 に接合される。但し、このシステムの欠点は、パターン化されたボンドプライ層 が、製造のために、システムの費用がかさむことである。さらに、回路層に挿入 された層の正確な位置合わせが、結果として得られる密度および歩留まり率を低 下させる。 米国特許第3,832,769号(オラファントジュニア(Olaphant,Jr)その外)は 、プリント回路の隣接層間の接続を形成する方法を開示する。金属導電性コラム は、経由路を含む誘電性フィルムの面の上に経由路から延在する。導電性ランド 部分または接触パッドが、次に導電性コラムの延在部分に接合される。但し、金 属導電性コラムと接触パッド間の接触によって行われた接合は、回路層を共に機 械的に保持するには十分なものではない。これは、誘電体材料が薄くてフレキシ ブルであり、接続回路層の経由路のサイズ(高さおよび直径)が小さくて数個で ある場合には特に問題となる。さらに、経由路の接続部は、それらが容易に腐蝕 しうる環境に暴露されたままである。 米国特許第5,401,913号(ガーバー(Gerber)その外)は、多層回路内の多数 の回路基板層を相互接続するための硬い金属のコラム(突起)を使用することを 開示する。これらの回路基板層は、トレース金属層を誘電体層の片面に付着させ 、他方の面に経由路を造ることによって形成される。これらの経由路穴は、隣接 回路基板層への接続が望まれる誘電体フィルム内に形成される。これらの経由路 穴は、誘電体層の表面から突出する突起として、硬質非リフロー導電性金属で充 填される。硬質導電性突起は、突起と、それに接続し、接合しようとする隣接パ ッドとの間に金属対金属接合を形成することができる導電性金属で被覆される。 回路基板層の表面上に電気的絶縁接着接合材料の付着がさらに開示される。複 数のこれらの層は、熱および圧力の下で一回の積層工程で、共に積み重ねられ、 位置調整され、積層される。突起およびパッドの金属表面は、共に接合されて、 両方の電気的および機械的な接続となる。 但し、突起に硬質非リフロー導電性金属を使用すると、突起の補整が困難とな る。さらに、突起の硬質性は、より高い突起が基礎を形成し、隣接のより低い突 起が良好な接触を形成するのを妨げるので突起の許容可能な高さ変動を制限する 。これは、特にめくらおよび埋め込みの経由路が望まれる場合には本発明の利用 性 を制限する。 米国特許第5,046,238号(ダイグル(Daigle)その外)は、片面に回路構成およ び他方の面に回路構成を露出する経由路を備えた可融性誘電体材料を開示する。 可融性導電性材料は経由路内に付着される。複数のこれらの構造体を互いに位置 を合わせて共に積み重ねて、それらは熱および圧力の下で共に積層されて、導電 性経由路材料を他の導電性経由路材料および/または対応する回路パッドと融着 させ、誘電体材料を残りの回路に融着させても良い。この方法の欠点は、非常に 数少ない可融性誘電体材料しか、この方法で高密度の回路基板を造るのに十分な 寸法安定度を持たないことである。さらに、これらの材料は非常に高価である。 その結果、これらの可融性誘電体上に回路を形成することは、導電性材料が高温 度で融解されなければならない。さらに、誘電体材料は、寸法安定度および接合 した状態を維持するために基材が次の組立工程で経験する温度よりもかなり高い 温度で融解しなければならない。高融解温度は、経由路内に使用され得る多くの 従来の低コスト可融性導体の融点よりも通常は高く、積層中に経由路を金属融解 させる。ラミネート内の溶融金属は、それが可融性誘電体の軟化と同時に融解す る場合、経由路部分から押し出されて、隔絶されていなければならない導体間で 好ましくない接続が起こるなど、制御するのが困難となる。同時に、導電性金属 は、接続が望まれる経由路から奪われるので、その接続が正規に、または全く形 成され得ない。最後に、高温での融解は、導体表面上のある金属物を汚染する傾 向があり、後に行われる組立工程での問題となる。発明の開示 本発明は、多層回路内にZ軸電気的接続を造る方法、およびこれらの方法によ って造られた多層回路を提供することによって先行技術を改善する。特に、本発 明の回路層相互接続は、隣接回路層間の電気的接続を形成し、故にZ軸(Z軸は 回路層の面と垂直をなす)に沿って、導電性を提供する、突起の形の、変形可能 な導電性材料で造られる。突起の変形性は、信頼性のある電気的接続を形成する のに突起の高さが不均一であっても良い。 本発明の方法は、典型的に回路トレースなど、それぞれの導体を備えた少なく とも第1および第2の回路層を提供することを含む。突起状の、加圧時には変形 可能な、典型的には金属の、少なくとも1つの導電性部材が、導体と電気的に接 触して少なくとも第1の回路層上に配置される。接着層は、導電性部材を有する 面上の、第1の回路層と、導体を有する面上の、第2の回路層との中間に配置さ れ、第1および第2の回路層は位置調整される。第1および第2の回路層は、そ れらを接合するために共に押圧されるので、圧力が導電性部材を変形して、その 表面の下から新たな材料を露出させ、たとえ酸化されるとしても最小限に抑えら れる。この新たな材料は、それが第2の回路層上の導体と導通する導電性部材を 配置し、低抵抗電気的接続となるようなものである。 本発明は、素子を形成する回路が接合される場合に圧力がかかったときに変形 する変形可能な材料から形成されるので、突起高さを正確にしなくても形成され 得る多層回路相互接続をも教示する。この多層回路相互接続は、それぞれが導体 を含む少なくとも第1および第2の回路層を含む。回路層相互接続内での第1お よび第2の回路層の導体間の距離にほぼ等しい高さの、変形可能な材料の突起な ど、少なくとも1つの導電性部材は、第1および第2の回路層の中間にあり、両 方の導体と導通している。接着層は、第1および第2の回路層の中間にあり、接 着層の少なくとも部分が、多層回路相互接続を形成する場合に突起が圧力下で変 形されるとき突起の膨張を抑制するように突起と接触する。図面の簡単な説明 本発明は、添付の図を参照して説明され、ここで同一の参照符号が対応するま たは同一の構成要素に付される。 第1a〜1g図は、本発明の第1の方法の断面図である。 第2a図および2b図は、多層、多経由路回路相互接続における第1f図およ び1g図の断面図である(回路アッセンブリ)。 第3a〜3h図は、本発明の第2の方法の断面図である。 第4a〜4e図は、本発明の第3の方法の断面図である。 第5図は、本発明により形成された、多層回路の2つの層内の経由路の顕微鏡 写真である。 第6図は、85℃および85%の相対的湿度の温度湿度室内で1,000時間後の 経由路接続の抵抗の安定度を詳細に示す図である。 第7図は、各熱サイクルが−55℃〜125℃の温度で6時間の167熱サイ クル後の経由路接続の抵抗の安定度を詳細に示す図である。発明を実施するための最良の形態 図を、特に第1a〜1g図、第3a〜3h図、第4a〜4e図のそれぞれを参 照して、2つ以上の回路層を電気的に相互接続するための3つの方法が詳細に示 される。この出願全体を通して使用されるように、「回路層」は、一般に、回路 トレース、パッドまたは他の導電性通路など、導電性部材を支持する誘電体また は他の均等な材料を指す。採用される誘電体は、硬質またはフレキシブル(非硬 質)のいずれであっても良い。 さらに、本発明による、2つの回路層間の単一電気的相互接続が第1a〜1g 図、第3a〜3h図、および第4a〜4e図に示される。単一相互接続(2つの 回路層間の)は、本発明の方法を説明するための、具体例でしかないことに留意 すべきである。本発明は、典型的に多回路層を含み、それらの一部が第2a図に 示され、それに従って説明される。これらの多回路層の各回路層は、多数の経由 路を包含しても良い。上述のような、経由路は、これらの回路層内でのそれらの 向きによって、それぞれ「積み重ね」、「めくら」、または「埋め込み」であっても 良い。これらの経由路は多数の電気的相互接続に適応する。 第1a〜1g図において、回路層20、21を設け、相互接続するための第1 の方法が詳細に示される。これらの回路層20(第1a図)、21は、典型的にポ リイミドフィルムなどの材料の誘電体層22、23、および好ましくは銅などの 導電性材料のパッド24、25、回路トレースまたは他の導電性通路から形成さ れる。これらのパッド24、25は、回路層上の導電性トレースに取り付けられ ても良い。穴26は、好ましくは、湿式摩砕または乾式摩砕技術によって、第1 の回路層20の誘電体層22(第1b図)に造られる。湿式摩砕技術は、例えば 、化学的エッチングなどを含めても良い。乾式摩砕技術は、例えば、レーザー融 蝕、イオン摩砕、反応イオンエッチングなどを含む。 誘電体内のこの穴26は、パッド24まで延在し、所望の形状(円形、正方形 、長方形、三角形、卵形など)に形成(上述の技術で)されても良い。経由路壁 28はパッド24から延在する。 可鍛性を有するので、下記圧力下で変形可能であり、且つ優れた導電性を有す る材料は、「突起」30の形で穴26の中に付着される。これらの突起30の材料 は、スズ、アルミニウム、インジウム、鉛、金、銀、ビスマスなど、およびこれ らの材料の合金を含む。付着は、突起30がパッド24と接触して電気的に導通 させるものである(第1c図)。突起30は、誘電体層22の面の上(越えて)に 延在するか、または代わりにこの面と同レベルまたは下になるように付着されて も良い。突起30を形成するために使用された金属は、電着、穴26内へのハン ダペーストまたはハンダボールの機械的付着、または当業界で周知の他の方法に よって経由路26内に付着されても良い。 突起30の高さは、単一の段階または多数の段階を経て増されても良い。突起 高さを増す好適方法は、突起材料をリフローすることを含む。他の突起増大技術 は、マイクロレプリケーション、機械的加工、吸い上げなどを含む。リフロー中 、突起30の温度は、突起30の金属の融点より上の温度まで上昇される。突起 30の加熱は、対流式炉、赤外線炉、蒸気相リフロー炉などで行われても良い。 融剤は、リフローを補助するために使用されても良い。 この突起増大段階は、最初に付着された突起30が誘電体層22の面と同レベ ルまたはその上(越えて)にまで延在しない場合に、誘電体層22の面の上(越 えて)に延在するポイントまでその突起を高くするのに必要とされる。この突起 高さ増大段階は、最初に付着された突起が誘電体材料層の面の上(越えて)に延 在する場合、随意であるが、好ましい。突起30は、好ましくは丸みを帯びた形 状にリフローされる(第1d図)が、他の形状がリフローされた突起30に対し て得られても良い(突起30の少なくとも一部が誘電体層22の面を越えて延在 するならば)。 突起高さは、突起高さの突起幅に対する比(「アスペクト比」として知られる) がより高いことが重要であり、誘電体層22の面より上(越える)の突起高さは 、回路層20、21が圧力(以下で詳述される)によって共に合わされる場合に 、 外側に広がることによって、突起30が最初に接着層34の接着剤を突き抜け、 次に潰れるようになっている(第1f図、1g図、2a図、および第2b図)。突 起30の材料は、突起30を接着層34の接着剤を突き抜けさせるほど十分に硬 質性を有するものでなければならない(以下で詳述される)。さらに、圧縮時に、 高くて幅の狭い突起(高アスペクト比の)は、外部方向の広がりが少なく、結果 として得られる回路内であまり回路面積を取らないので、この回路は配線密度が 増大したものとなる。 万が一、付着工程が経由路内に100%未満の付着突起しかもたらさない、ま たは付着された突起が取り扱い時に損傷されて突起が経由路から落下した場合、 新しい突起が空の経由路穴に機械的にまたは他の手段によって配置されても良い 。突起高さ増大のための上述のような単純なリフロー工程が、その経由路穴に新 しい突起を融着させるために使用されても良い。 第1e図において、接着層34は、第1の回路層20の上に付着される。この 用途に適切な接着剤は、単独またはそれらの組合せのいずれかの熱硬化性または 熱可塑性接着剤を含む。例は、エポキシ樹脂、シアン酸エステル樹脂、アクリル 酸樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂、ポリアミド樹脂な どを含む。代わりに、接着層34は、下部回路層21の上に付着される、または 積層(以下で詳述される)中に回路層20、21の間に配置されることもある。 この接着剤は、突起30の金属のものよりも低い軟化点を有するように選択され 、熱硬化性接着剤の場合では、接着剤は突起30の材料の融解温度未満の温度で 流動、および/または硬化するので、突起30またはパッド24、25の金属を 融解することなく流動および/または硬化することができる。これらの軟化変数 の理由は、以下で詳述されるときに明白となろう。 第1f図に示されるように、回路層20、21は、今や位置調整され、共に合 わされて、中間回路36を形成している。特に、金属突起30を有する経由路は 、下部隣接回路層21上のその対応するパッド25と位置調整される。このアラ イメントは、アライメントピンを用いる機械的アライメント、基準点を用いる光 学式位置合わせ、および他の周知技術の他の方法などの任意の適当な従来のアラ イメント技術によって実行され得る。 一旦、アライメントが完了すると、回路層を接合するための積層工程が開始す る。最初に、使用される接着剤、および/または突起の金属の追加的軟化が突起 30の変形性を促進させるために必要とされるかどうかによって加熱段階(また は複数の加熱段階)があっても良い。加熱段階(または複数の加熱段階)は、あ る接着剤では、その接着剤を流動、硬化させるのに好ましい。これらの加熱段階 は、接着層34の接着剤を通して突起を貫通させ、結果として得られる構造体内 に短絡回路を生じ得る金属の過剰な流出(融解による)を避けるために、突起3 0を形成する金属の融解温度よりも低い温度で行われるのが好ましい。 第1g図において、回路層20、21は、圧力を加える(加熱段階が採用され る場合にはその段階と同時に、その前、または後に)ことによって、さらに共に 合わされて回路相互接続39を形成する。この圧縮力、好ましくはクランプ力は 、突起30を変形させるのに十分なものである。この突起30は、接着層34の 接着剤に対してより硬いものであるので、接着剤はその突起が変形する前に軟化 する。この突起30が接着増34を突き抜けた後、クランプ力からの連続した圧 力は突起30を変形させ、接着層34の接着剤を外側に移動させる。突起30の 材料は、パッド25との十分な物理的接触を行う。 一旦、この金属同士の(突起30とパッド25との)物理的接触が行われると 、連続的な圧力は、突起30をさらに外側に変形させ、典型的に酸化される突起 30の表面の金属を「亀裂」させる。この「亀裂」は、突起30の内部から新た な金属を露出させ、パッド25上に塗りつける、および/またはこすりつける。 突起の内部から出てきたこの新しい金属は、酸化されたとしても最小限に抑えら れ、新しい未酸化金属の結果、パッド25と突起30との間に強力な金属接合お よび低抵抗電気的接続と提供する。突起30の材料とパッド金属24、25との 間の結果として得られる緊密な接続は、接触界面全体に渡って、それぞれのパッ ド24、25および突起30との間の固相拡散を容易にし、金属接合を形成する 。 接着剤は、今や硬化し、回路層20、21を共に機械的に接合するように作用 する。この硬化は、その外部膨張を阻止することによって、突起30の材料を包 み込むようにも作用する。突起30が潰れると、突起30、および回路層20に かかる圧力と協力したこの接着剤の流れは、接着剤を移動して、経由路26の領 域内の空間を満たして、水分が溜まるボイドを無くし、それによって耐腐食性を 改善する。 積層工程中またはその後のある時点で、この圧力は解除され、加熱(この積層 工程が加熱を含む場合)も終了される。この加熱(この工程で利用されるか、前 に終了されていない場合)は、圧力が解除されると同時に、その前にまたは後に 終了される。 一旦、接着剤が経由路26内に突起20の金属を閉じ込め、その中でさらに膨 張させないほど十分な堅さのものとなった場合、随意のアニールが結果として得 られる回路相互接続39に行われても良い。このアニールは、突起30の金属の 融解温度よりも高い温度まで回路相互接続39を加熱することを含む。このアニ ールは、突起30の金属とパッド24、25との間の電気的接続をさらに強化す る。特に、アニール温度が突起30の金属の融解温度にまで達すると、突起30 の金属は液状となる。この突起30は、僅かに形状を変えて、膨張する接着剤に よって与えられた応力を減少させる。アニール温度が突起30の融解温度よりも 下まで低下すると、突起30は固化すると同時に、接着剤は収縮し続けるので、 突起30に圧縮力を加える。この圧縮力は、熱サイクリング中の接続の信頼性を 高める。 接合され(さらに随意のアニールがあればアニールされ)た回路相互接続39 は、次に冷却される。一旦、この「冷却」段階が完了すると、接合された回路相 互接続は電子構成用途でいつでも使用可能となる。 上述の、第1f図および1g図に示された、アライメントおよび積層工程は、 多数の経由路26a〜26eを備えた多回路層20a、20b、20c、21a に対して第2a図および2b図でさらに詳述される。これらの図(第2a図およ び2b図)の突起30a〜30eは、本発明の利点を例示するために高さおよび 均一性に関して誇張されて示されている。但し、突起は、高さが僅かな(あった としても)変動しかない、均一な高さを有することが望ましい。 突起30a〜30eの変形性は、経由路26a〜26e内の、突起高さの変動 を許す。突起30a〜30eは、前述のように、全ての突起がそれらのそれぞれ の誘電体層22a、22b、22cの面の上(越える)に延在する異なる高さを 有するものである。アライメントおよび積層時に、突起30a〜30eは変形す るので、突起の全てが、先に開示されたように、それらのそれぞれのパッド24 a〜24c、および25a〜25cと物理的接触および十分な電気的接触とを行 うことができる。突起30a〜30eを形成する金属の変形(可鍛)性は、より 高い突起30a、30c、30eが潰れ、それぞれのパッド24b、24c、2 5cと物理的接触(および上述のように最後に電気的接触)を行うと、より低い 突起30bおよび30dが続いてそれらのそれぞれのパッド24cおよび25b との物理的接触および最後に十分な電気的接触を行うので、突起30a〜30e の間での僅かな高さ変動を許容する。 これは、突起30d、30eとそれらのそれぞれのパッド24b、25b、お よび24a、25a間の金属接合を形成する信頼できる接続が達成されるとき、 「埋め込み」経由路26d内の突起30dおよび「めくら」経由路26e内の突 起30では特に重要となる。これは、「積み重ねられた」経由路26a〜26cの 突起30a〜30cが変形可能であり、回路層20a,20b、20c、21a への加圧時(ここで詳述されるように、積層時)に、続いてこれらの「埋め込み 」26dおよび「めくら」26e経由路と関連した突起30d、30eをも変形 させるのに十分に低い高さまで変形する結果である。 第3a図〜3h図において、回路層60、61を相互接続するための第2の方 法が詳細に示される(第3g図および3h図)。第3a図に示されるように、これ らの回路層60、61は、典型的に、誘電体材料層62、63、上述の材料、お よび上述の導体材料のパッド64、65(第3g図および3h図)から形成され る。第1の回路層60は、上述のものと異なり、それは、例えば、従来技術によ って回路層60上に配置された感光性材料であっても良い、マスキング層66を さらに含む。この感光性材料は、次にマスク(図示せず)を通した輻射に露光さ れ、化学的エッチング(水酸化カリウムなどで)などの処理によって現像される ので、穴67は、第3b図に示されるように、感光性材料層66内に形成される 。代わりに、マスキング層66は、スクリーン印刷などによる塗布およびパター ン印刷によって付着されても良い。 上述のような、金属は、次に上述の方法によって「突起」70の形で、導電性 となるようにパッド64と接触して、穴67に付着される(第3c図)。 このマスキング材料層66は、次に従来のストリッパを用いる従来の処理法に よって取り除かれる。結果として得られる回路層60は、第3e図に示される。 代わりに、このマスキング層は、その回路上に残されても良い。この場合、付着 されたときの突起70はマスキング層66の面の上(越える)に延在することが 好ましい。これがそのようになっていない場合、上述のように、突起高さ増大段 階または複数の段階(例えば、リフロー)が、突起70がマスキング層66の面 の上(越える)まで来るようにして、上述のように、および第3d図に示される ようにアスペクト比を増すために使用されても良い。代わりに、随意の段階にお いて、マスキング層66の面の上(越える)まで延在する最初に付着された突起 が、高アスペクト比を達成するために上述の突起高さ増大段階を受けても良い。 上述の接着剤の、接着層74は、上述の方法によって、第1の回路層60上に付 着される(第3f図)。代わりに、接着層60は、下部回路層61上に、または以 下に記述されるような積層中に回路層60、61の間に付着されることもある( 第3g図および3h図)。 第3g図において、回路層60、61は、上述のように、共に位置調整され、 合わされて、中間層76を形成する。特に、金属突起70は、上述の任意のアラ イメント方法によって、下部隣接回路層61上のその対応するパッド65と位置 調整される(第3g図)。 一旦、アライメントが完了すると、回路層60、61を接合する積層が開始す る。この積層工程は上述されたものと同一であり、典型的に、酸化された表面層 70’(第3g図)を有する突起70が「亀裂」すると、突起70の内部から新た に金属を露出させ、それはパッド65全体に塗りつけるおよび/またはこすりつ ける。上述のように、この新たな金属は、パッド65と突起70との間に強い金 属接合および低抵抗電気的接続を提供する。その結果得られる回路相互接続79 は、第3h図に示される。 上述の積層後アニール段階は、上述のように、金属接合を強化して経由路内の 応力を減少させることが、必要ならば、結果として得られる相互接続構造体に行 われても良い。 第4a〜4e図において、上述され、第3a〜第3h図に示されたものと同一 の、回路層80、81(第4d図および4e図)を相互接続する第3の方法が詳 細に示される。これらの方法の違いは、この第3の方法がパッド上に直接付着さ れた突起を採用し、突起90の場所を画定するためにマスキング層の追加を必要 としないことである。 第4a図に示されるように、これらの回路層80、81(第4d図および4e 図)は、典型的に誘電体材料層82、83(第4d図および4e図)、上述の材 料、および上述の導体材料のパッド84、85(第4d図および4e図)から形 成される。 第4b図に示されるように、上述のような、金属は、「突起」90の形でパッ ド84上に付着される。上述の接着剤の、接着層94は、上述の方法(第4c図 )によって、第1の回路層80上に付着される。代わりに、接着層94は、下部 回路層81(第4d図および4e図)、または以下で詳述される(第4d図および 4e図)積層中に回路層間に付着されることもある。 これらの回路層80、81は、上述のように、位置調整され、共に合わされて 、第4d図に示されるように、中間回路96を形成する。特に、突起90は上述 の任意のアライメント方法によって、下部隣接回路層81上のその対応するパッ ド85と位置調整される。 一旦、アライメントが完了すると、回路層80、81を接合する積層が開始す る。この積層工程は上述されたものと同一であり、典型的に、酸化された表面層 90’(第4d図)を有する突起90が「亀裂」すると、突起90の内部から新た な金属を露出させ、それはパッド85全体に塗りつけるおよび/またはこすりつ ける。上述のように、この新たな金属は、パッド85と突起90との間に強い金 属接合および低抵抗電気的接続を提供する。その結果得られる回路相互接続99 は、第4e図に示される。 上述の積層後アニール段階は、上述のように、金属接合を強化して経由路内の 応力を減少させることが、必要ならば、結果として得られる回路相互接続99に 行われても良い。例1 片面にパターン化された銅トレースと他方の面に穴とを備えたポリイミド誘電 体フィルムが得られた。パターン化されたトレースおよび穴は、従来の方法によ って造られた。これらの穴は、電気的接続が望まれる地点に設けられた。純粋ス ズが、「突起」を形成するために、電気メッキ溶液(商標名Solderon SCで、MY 、フリーポートのLeaRonel,Inc.,社から入手可能なスズメッキ電解槽)を使用 して穴のベースに電着された。融解剤(商標名Kester 2163で、Kester Corp.社 から入手可能)がブラシによって誘電体フィルムの突起側に塗布され、スズの突 起をリフローさせるために回路層全体が255℃の対流式炉内に15秒間入れら れた。この融解剤は次に水で除去された。 接着剤(商標名Rflex 410で、AZ、チャンドラーのRogers Corporation社から 入手可能)の層が、20psi(1.4×105N/m2)および150℃の熱間圧延 ラミネータによって突起側に貼り付けられた。上述誘電体フィルムの4層が、フ ィルム位置合わせ用のピンで取り付けられた金属板を使用して互いの上から積み 重ねられ、全体のアッセンブリがプラテンプレス内に配置された。約5psi(3 .5×104N/m2)の小さな圧力が加えられ、そのプレスは15℃/分で205 ℃まで加熱され、その温度で45分間保持された。プレスは、次に5℃/分で室 温まで冷却された。850psi(6×106N/m2)の圧力が昇温中150℃にお いて加えられ、残りの熱サイクル中そのまま保持された。完成した回路相互接続 (アッセンブリ)がプレスから取り出された。 完成した回路相互接続のSEM顕微鏡写真が第5図に示される。この顕微鏡写真 から、スズの突起150は2つの銅回路トレース152を共に接続し、このスズ は銅回路トレース内に分散していることが分かる。回路層の接着層154とポリ イミドフィルム156もこの顕微鏡写真で見ることができる。 完成した回路相互接続(アッセンブリ)は、次に電子パッケージング用途では 典型的な促進試験室内で試験された。85%の相対的湿度で85℃の老化試験室 での試験後の突起経由路相互接続の電気抵抗の変化の例が第6図に示される。6 時間毎に−55℃と125℃との間で循環する室内での熱サイクル試験の結果が 第7図に示される。 回路相互接続のサンプルは、積層後に引き剥がされ、検査された。この引き剥 がしに依って、積層中に形成された、突起/パッド界面における経由路接続がこ じ開けられた。銅パッド(銅回路トレース、第5図参照)は、突起/パッド界面 での固相拡散を示す、スズの層を含有した。 例2 ポリイミド誘電体フィルムは、片面に銅トレースでパターン化され、他方の面 に穴を備え、これらのパターン化されたトレースおよび穴は、従来の方法によっ て造られた。これらの穴は、電気的接続が望まれる地点に設けられた。約60% のスズと40%の鉛の組成を有する、ハンダが、「突起」を形成するために、電気 メッキ溶液(商標名Solderon SCで、NY、フリーポートのLeaRonel,Inc.,社から 入手可能)を使用して穴のベースに電着された。融解剤(商標名Kester 2163で 、Kester Corp.社から入手可能)がブラシによって誘電体フィルムの突起側に塗 布され、ハンダの突起をリフローさせるために回路層全体が215℃の対流式炉 内に15秒間入れられた。この融解剤は次に水で除去された。 接着剤(商標名Rflex 410で、AZ、チャンドラーのRogers Corporation社から 入手可能)の層が、20psi(1.4×105N/m2)および150℃の熱間圧延 ラミネータによって突起側に貼り付けられた。上述誘電体フィルムの4層が、フ ィルム位置合わせ用のピンで取り付けられた金属板を使用して互いの上から積み 重ねられ、全体のアッセンブリがプラテンプレス内に配置された。約5psi(3 .5×104N/m2)の小さな圧力が加えられ、そのプレスは15℃/分で170 ℃まで加熱され、その温度で45分間保持された。プレスは、次に5℃分で室温 まで冷却された。850psi(6×106N/m2)の圧力が昇温中150℃におい て加えられ、残りの熱サイクル中そのまま保持された。完成した回路相互接続( アッセンブリ)がプレスから取り出された。 これによって造られたサンプルは電子的に試験され、全ての経由路が信頼性の ある低抵抗接続であるという結果を出した。突起/パッド界面における経由路接 続はこじ開けられた(上述の例1と同様に、引き剥がされた)。この銅パッドは、 突起/パッド界面での固相拡散を示す、スズの層を含有したことが観察された。 本発明の実施例は、当業者が本発明の技術を実施することが出来るように説明 されたが、前述で記載されたことは例示的であり、次の請求の範囲によって決定 されない限り、本発明の範囲を限定するように使用されるものではない。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スミス,ジョシュア・ダブリュー アメリカ合衆国55133―3427ミネソタ州セ ント・ポール、ポスト・オフィス・ボック ス33427 【要約の続き】

Claims (1)

  1. 【特許請求の範囲】 1.回路層を相互接続するための方法であって、 第1の導体(24)を備えた第1の回路層(20)を設けるステップと、 第2の導体(25)を備えた第2の回路層(21)を設けるステップと、 外部表面を有する変形可能な金属からなり、少なくとも加圧時に変形する導電 性部材(30)を、前記第1の導体と電気的導通した第1の回路層上に配置する ステップと、 前記第1の回路層と前記第2の回路層との中間に接着層(34)を配置するス テップと、 前記第1の回路層を前記第2の回路層と位置調整するステップと、 回路層を接合するために、前記第1および第2の回路層に圧力を加えるステッ プとを含み、 前記導電性部材が、前記加圧時に前記回路層を接合できるほど十分な変形性を 有し、前記第2の導体と電気的導通した少なくとも一部の材料を外部表面の下か ら露出させるように変形する、回路層を相互接続する方法。 2.前記導電性部材は、加圧時に、前記導電性部材の一部が前記接着層を貫通 するほど十分な堅さを有する、請求の範囲第1項に記載の方法。 3.前記接着層が前記第1の回路層上に配置される、請求の範囲第1項に記載 の方法。 4.前記第1の回路層と前記第2の回路層とがそれぞれ少なくとも1つの誘電 体フィルム(22、23)を含む、請求の範囲第1項に記載の方法。 5.第1の回路層の前記少なくとも1つの誘電体フィルム内に前記第1の導体 に近接して経由路(26)を形成することをさらに含む、請求の範囲第4項に記 載の方法。 6.前記導電性部材がハンダ部分であり、前記工程が、少なくとも一部の導電 性部材が第1の回路層の誘電体フィルムによって形成された面より上に来るまで 経由路内にハンダを形成することをさらに含む、請求の範囲第5項に記載の方法 。 7.多層相互接続であって、 少なくとも1つの第1の導体(24)を含む第1の回路層(20)と、 少なくとも1つの第2の導体(25)を含む第2の回路層(21)と、 変形可能な金属であり、第1の回路層と第2の回路層との中間に入り、前記少 なくともの1つの第1の導体と前記少なくとも1つの第2の導体と電気的に導通 する少なくとも1つの導電性部材(30)と、 前記第1および第2の回路層を接続するための第1の回路層と第2の回路層と の中間に入り、その少なくとも部分は、前記少なくとも1つの導電性部材が変形 されるときに前記少なくとも1つの導電性部材の膨張を阻止するために前記少な くとも1つの導電性部材の少なくとも部分と接触する接着層(34)と、を含み 、 前記少なくとも1つの導電性部材が、前記少なくとも1つの第1の導体と前記 少なくとも1つの第2の導体との間の距離にほぼ等しい高さを有するものである 、多層相互接続。 8.前記第1の回路層が、前記少なくとも1つの第1の導体に近接した少なく とも1つの経由路と、前記少なくとも1つの導電性部材を収容する前記少なくと も1つの経由路の少なくとも第1の部分と、接着層からの接着剤を収容する前記 少なくとも1つの経由路の少なくとも第2の部分とをさらに含む、請求の範囲第 7項に記載の相互接続。
JP10506067A 1996-07-23 1997-07-01 Z軸相互接続方法および回路 Pending JP2000514955A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/685,125 1996-07-23
US08/685,125 US5873161A (en) 1996-07-23 1996-07-23 Method of making a Z axis interconnect circuit
PCT/US1997/011587 WO1998004107A1 (en) 1996-07-23 1997-07-01 Z-axis interconnect method and circuit

Publications (1)

Publication Number Publication Date
JP2000514955A true JP2000514955A (ja) 2000-11-07

Family

ID=24750877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10506067A Pending JP2000514955A (ja) 1996-07-23 1997-07-01 Z軸相互接続方法および回路

Country Status (6)

Country Link
US (1) US5873161A (ja)
EP (1) EP0914757B1 (ja)
JP (1) JP2000514955A (ja)
KR (1) KR20000067943A (ja)
DE (1) DE69708879T2 (ja)
WO (1) WO1998004107A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US5996221A (en) * 1996-12-12 1999-12-07 Lucent Technologies Inc. Method for thermocompression bonding structures
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
US6226862B1 (en) 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
JP3250216B2 (ja) * 1998-08-13 2002-01-28 ソニーケミカル株式会社 フレキシブルプリント配線板及びその製造方法
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
SE521704C2 (sv) * 1999-10-29 2003-11-25 Ericsson Telefon Ab L M Förfarande för att anordna koppling mellan olika skikt i ett kretskort samt kretskort
EP1173051B1 (en) * 2000-01-25 2007-05-23 Sony Chemical & Information Device Corporation Flexible printed wiring board and its production method
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP4593752B2 (ja) * 2000-09-29 2010-12-08 イビデン株式会社 多層回路基板の製造方法
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
SE520174C2 (sv) * 2000-12-29 2003-06-03 Ericsson Telefon Ab L M Förfarande och anordning för anordnande av vior i mönsterkort
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
US6634543B2 (en) * 2002-01-07 2003-10-21 International Business Machines Corporation Method of forming metallic z-interconnects for laminate chip packages and boards
WO2003061949A1 (en) * 2002-01-18 2003-07-31 Avery Dennison Corporation Sheet having microsized architecture
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
WO2003062133A2 (en) * 2002-01-18 2003-07-31 Avery Dennison Corporation Covered microchamber structures
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
US20060249303A1 (en) * 2005-05-04 2006-11-09 Johnson Kenneth W Connectorless electronic interface between rigid and compliant members using hemi-ellipsoidal surface features
US7663216B2 (en) * 2005-11-02 2010-02-16 Sandisk Corporation High density three dimensional semiconductor die package
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Sn-Bi계 솔더 합금 및 이를 이용한 반도체 소자
US7710045B2 (en) * 2006-03-17 2010-05-04 3M Innovative Properties Company Illumination assembly with enhanced thermal conductivity
JP4881376B2 (ja) * 2006-04-24 2012-02-22 アルプス電気株式会社 配線基板の製造方法
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
US7981703B2 (en) * 2007-05-29 2011-07-19 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US9442133B1 (en) * 2011-08-21 2016-09-13 Bruker Nano Inc. Edge electrode for characterization of semiconductor wafers
US9176167B1 (en) * 2011-08-21 2015-11-03 Bruker Nano Inc. Probe and method of manufacture for semiconductor wafer characterization
FR3057103B1 (fr) * 2016-09-30 2022-11-11 Safran Electronics & Defense Dispositif electronique comprenant un module raccorde a un pcb et unite electronique comportant un tel dispositif
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US11171101B2 (en) * 2020-03-31 2021-11-09 Raytheon Company Process for removing bond film from cavities in printed circuit boards

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
JPS6442193A (en) * 1987-08-07 1989-02-14 Rohm Co Ltd Wiring board
CA1307594C (en) * 1988-06-10 1992-09-15 Kenneth B. Gilleo Multilayer electronic circuit and method of manufacture
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US5487215A (en) * 1994-02-18 1996-01-30 Multifastener Corporation Self-adjusting head
CA2157259C (en) * 1994-08-31 2000-08-29 Koetsu Tamura Electronic device assembly and a manufacturing method of the same

Also Published As

Publication number Publication date
EP0914757A1 (en) 1999-05-12
DE69708879D1 (de) 2002-01-17
KR20000067943A (ko) 2000-11-25
EP0914757B1 (en) 2001-12-05
US5873161A (en) 1999-02-23
WO1998004107A1 (en) 1998-01-29
DE69708879T2 (de) 2002-08-08

Similar Documents

Publication Publication Date Title
JP2000514955A (ja) Z軸相互接続方法および回路
US5428190A (en) Rigid-flex board with anisotropic interconnect and method of manufacture
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5276955A (en) Multilayer interconnect system for an area array interconnection using solid state diffusion
US6800169B2 (en) Method for joining conductive structures and an electrical conductive article
US5502889A (en) Method for electrically and mechanically connecting at least two conductive layers
US5224265A (en) Fabrication of discrete thin film wiring structures
US5440805A (en) Method of manufacturing a multilayer circuit
US6638607B1 (en) Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US8567053B2 (en) Methods of manufacturing printed circuit boards
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2006310541A (ja) 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
TW200826772A (en) Method of making circuitized substrate with solder paste connections
JPH11204939A (ja) 多層回路基板及びその製造方法
US6300575B1 (en) Conductor interconnect with dendrites through film
KR100758188B1 (ko) 적층 기판, 그 제조 방법 및 그 적층 기판을 갖는 전자기기
GB2204184A (en) Mounting electronic components on substrates
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
US7827679B1 (en) Thermal management circuit board and methods of producing the same
JPH09283931A (ja) 多層配線基板
JPH11145622A (ja) 多層配線基板
JP2006278991A (ja) 多層配線板の製造方法
JPH06296083A (ja) 配線板の製造法
JP2001284794A (ja) フレキシブルプリント配線板の製造方法