KR20000067943A - Ｚ축 상호 연결 방법 및 회로 - Google Patents

Ｚ축 상호 연결 방법 및 회로 Download PDF

Info

Publication number
KR20000067943A
KR20000067943A KR1019997000428A KR19997000428A KR20000067943A KR 20000067943 A KR20000067943 A KR 20000067943A KR 1019997000428 A KR1019997000428 A KR 1019997000428A KR 19997000428 A KR19997000428 A KR 19997000428A KR 20000067943 A KR20000067943 A KR 20000067943A
Authority
KR
South Korea
Prior art keywords
circuit
circuit layer
layer
conductive member
conductor
Prior art date
Application number
KR1019997000428A
Other languages
English (en)
Inventor
첸유
제르버조엘에이
스미스조슈아더블유
Original Assignee
스프레이그 로버트 월터
미네소타 마이닝 앤드 매뉴팩춰링 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스프레이그 로버트 월터, 미네소타 마이닝 앤드 매뉴팩춰링 캄파니 filed Critical 스프레이그 로버트 월터
Publication of KR20000067943A publication Critical patent/KR20000067943A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Abstract

다층 회로내에 전기 전도성 트레이스(24,25)를 갖는 인접 회로층들(20,21)사이에 Z축 상호 연결을 실행하는 방법은 변형성의 재료로된 전도성 부재(30)를 회로기판층에 연결하며, 인접 회로 기판층의 윗면으로 접착층(34)를 부착하는 것을 포함한다. 인접 회로층들은 이 인접 회로층의 전도성 트레이스와 실질적으로 동일 선상에 전도성 부재가 위치되도록 정렬되고 이 회로층들에는 전도성 부재가 접착층을 관통하여 "크랙(cracks)"될때까지 변형되도록 압력이 가해지게 된다. 상기 크랙은 전도성 트레이스에 접촉되도록 후레쉬(비산화된) 재료를 노출시키며 회로층들을 함께 결합하여 저저항성 전기 연결을 형성한다. 상기 접착층은 변형성의 전도성 부재의 팽창을 차단하고 인접한 전도성 부재와의 어떤 잠재적인 접촉을 감소시킨다. 또한, 이러한 방법에 의해 제조된 회로 상호 연결(회로 조립체)도 개시된다.

Description

Ｚ축 상호 연결 방법 및 회로{Z-AXIS INTERCONNECT METHOD AND CIRCUIT}
접합된 인접 회로층들의 다층 회로는 전자 패키지내에 복합적인 전기 회로를 제조하기 위해 사용된다. 이러한 패키지들의 일반적인 명칭은 단일면 및 양면으로된 인쇄 회로 기판(PCB), 멀티 칩 모듈, 단일 및 복수 칩 캐리어, 볼 그리드 어레이, 보드 조립체상의 칩등을 포함한다. 전형적으로 이러한 회로층은 전기적인 소자들을 상호 연결시키기 위해 사용되는 전도성 트레이스의 한 형태를 포함한다. 상기 전도성 트레이스는 통상 전도 금속, 예를 들어 구리와 같은 금속으로 전도성 트레이스를 기계적으로 지지하는 절연 기판에 접합 또는 기타의 방법으로 결합된다. 전형적으로 절연 기판은 강체 혹은 가요성을 갖는 유전체 재료를 포함하며, 예를 들어, 중합체, 세라믹, 유리, 실리콘등을 포함하는 재료로 제조된다. 전도성 트레이스는 어떤 다수의 기술들 예를 들어, 전기도금, 에칭, 스퍼터링, 접착제와 그 밖의 기술들을 이용한 기계적인 부착등의 기술을 사용하여 형성될 수 있다. 전기 회로의 소자들간의 전기적인 연결은 다층 회로의 회로상에서 이루어진다. 복수의 회로층을 사용하는 것은 회로 설계자가 수많은 상호 연결을 필요로 하는 단수 혹은 복수의 소자를 이용하는 복합회로를 설계하게 한다. 복수 회로층은 단위 체적당 소자 밀도와 효용성(functionality)을 증가시킨다.
다층 회로의 각 회로층내의 전도성 트레이스들은 도선(wire)으로써 작용되며 회로의 다양한 소자들을 상호 연결시키는데 사용된다. 인접 회로층들간의 전기적인 연결은 "경로들(vias)"을 사용하여 성취된다. 경로(via)는 인접 회로층들간에 홀을 형성함에 따라 생성된다. 그 후, 전도성 재료는 두개의 인접 회로층간의 전기적인 연결을 형성하기 위하여 홀의 측면벽상에 증착된다.
전형적으로, 인쇄 배선 기판 혹은 도금 관통공(PTH;plated through holes) 기술과 같이 다르게도 알려진, 인쇄 회로 기판(PCB)의 제조분야에 있어서, 전도성(전기적인) 트레이스는 다층 회로 기판의 각층에 별개로 형성된다. 그 후, 다층 회로 기판의 회로 기판층은 적층되고 인접층들간에 전기적인 절연 접합층으로서 서로에 대해 정열된다. 다음으로 인접층들을 접합시키기 위해 가열되고 압력이 가해진다. 그 후, 경로 홀들은 상호 연결 패드가 연속층상에 위치되는 것이 요망될 경우에 적절한 위치에서 천공된다. 전기적인 상호 연결은 경로 벽들의 측면 벽에 전도성 재료를 부착시킴으로써 성취된다. 이러한 종래기술은 천공되는 단면(cross section)과/또는 어떤 설치불량을 감안하여 회로 기판상에 충분한 영역이 확보되도록 금속 경로 접점 패드를 필요로 한다. 이러한 넓은 패드 영역은 회로기판의 소자밀도를 제한하게 된다.
본 발명은 전자 패키징분야에 사용되는 복수개로 접합된 회로층에 관한 것으로, 특히 인접한 회로층들간의 향상된 Z축 전기적인 상호 연결과 회로층들간의 상호 연결을 실행하는 방법에 관한것이다.
본 발명은 첨부된 도면을 참고로 설명될 것이며, 유사한 참조 번호는 동일 혹은 그와 유사한 소자를 나타낸다.
도 1a~도 1g는 본 발명의 제1 방법의 단면도.
도 2a 및 도 2b는 복수 경로 회로 상호 연결(회로 조립체)인 다층의 도 1f 및 도 1g의 단면도.
도 3a~도 3h는 본 발명의 제2 방법의 단면도.
도 4a~도 4e는 본 발명의 제3 방법의 단면도.
도 5는 본 발명에 따라 형성된 다층 회로의 두 층내의 경로의 현미경 사진.
도 6은 상대 습도 85% 및 85℃의 온습실내에서 1000시간후에 측정된 경로 연결의 저항성 안정성을 상세히 도시하는 다이아그램.
도 7은 각 사이클이 -55℃ 내지 125℃의 온도에서 6시간 유지되는 167 온도 사이클후의 경로 연결의 안정성을 상세히 도시하는 다이아그램.
도면의 상세한 설명
도면 특히, 도 1a~도 1g, 도 3a~도 3h 및 도 4a~도4e 각각에는 둘이상의 회로층들을 전기적으로 상호 연결하는 세가지의 방법이 상세히 도시된다. 본 출원을 통하여 사용된 바와같이, "회로층(circuit layer)"은 회로 트레이스, 패드 혹은 다른 전기적인 전도 경로와 같이 전도성 부재를 지지하는 유전체 혹은 다른 등가의 재료에 대해 통상 언급하는 것이다. 적용된 유전체들은 강체이거나 혹은 가요성(강체가 아님)을 가질 수 있다.
더 나아가, 본 발명에 따르면, 도 1a~도 1g, 도 3a~도 3h 및 도 4a~도 4e에는 두개의 회로층사이에 단일의 전기적인 상호 연결만을 도시한 것이다. 이러한 단일 상호 연결(두개의 회로층간)은 본 발명의 방법을 예증하기 위한 실예일 뿐이다. 본 발명은 전형적으로 복수 회로층을 접합시키는데, 이 회로층의 일부가 도 2a 및 도 2b에 도시되어 설명된다. 이 복수 회로층의 각 회로층은 복수의 경로를 포함한다. 상기한 바와같은 경로는 이들 회로층내의 그들의 방향에 의존하는, "쌓여진", "브라인드" 혹은 "매몰" 경로로 각각 될 수 있다. 이들 경로는 복수의 전기적인 상호 연결을 수용한다.
도 1a~도 1g를 참고로, 회로층(20, 21)을 상호 연결 및 제조하기 위한 제1 방법을 상세히 설명한다. 이 회로층[20(도1a 참조), 21]은 전형적으로 폴리이미드 필름과 같은 재료로 된 유전체(22, 23) 및 회로 트레이스 혹은 다른 전기 전도 경로 양호하게는, 구리와 같은 전기 전도성 재료로 제조되는 패드(24, 25)로 형성된다. 상기 패드(24, 25)는 회로층상의 전기 전도성 트레이스에 부착될 수 있다. 그 후, 홀(26)은 제1 회로층(20)(도 1b 참조)의 유전체층(22)내에 제조되는데, 양호하게는 습식 밀링(milling) 또는 건식 밀링 기술에 의해서 제조된다. 상기 습식 밀링 기술은 예들들어, 화학적인 에칭 및 그와 유사한 기술을 포함한다. 건식 밀링 기술은 예를 들어, 레이저 제거(ablation), 이온 밀링, 반응성 이온 에칭및 이와 유사한 기술을 포함한다.
유전체내의 홀(26)은 패드(24)로 연장되고 요망하는 어떤 형상[둥근, 정사각, 직각, 삼각, 배주(ovular) 등]으로 (상기 기술에 의해서) 형성될 수 있다. 상기 경로 벽(28)은 패드(24)로부터 연장된다.
재료는 전성(展性)이므로 하기에 개시된 압력으로 변형가능하고 우수한 전기 전도도를 가지며 "범프"(30) 형상을 따라 홀(26)내에 증착된다. 이 범프(30) 재료는 주석, 알루미늄, 인듐, 납, 금, 은, 비스무트 및 이와 유사한 재료 및 이들 재료의 합금을 포함한다. 증착은 범프(30)가 전기적인 전도(도 1c 참조)을 이루도록 패드(24)에 접촉되도록 하는 것이다. 범프(30)는 유전체 층(22)의 평면의 위(너머)로 연장되거나 혹은 다른 방법으로 평면과 같은 위치 혹은 아래로 연장되도록 증착시킬 수 있다. 범프를 형성시키기 위해 사용된 금속은 전착, 홀(26)내로 땜납 볼 혹은 땜납 페이스트의 기계적인 증착, 또는 본 기술분야에 알려진 다른 방법에 의해 경로(26)내에 증착될 수 있다.
범프(30) 높이는 단일 단계 혹은 복수 단계에 의해 증가될 수 있다. 범프 높이를 증가시키는 양호한 방법은 범프 재료를 환류(reflowing)시키는 것이 포함된다. 범프의 높이를 증가시키는 그 밖의 기술로는 마이크로리플리케이션 (microreplication), 메카니칼 워킹(mechanical working), 위킹(wicking) 및 이와 유사한 기술이 포함된다. 환류중에, 범프(30)의 온도는 범프(30)의 금속의 융점 이상의 온도로 상승한다. 범프(30)의 가열은 대류 오븐, 적외선 오븐, 기상 환류 오븐(vapor phase reflow oven), 혹은 이와 유사한 오븐내에서 실행된다. 용제는 환류를 보조하기 위해 사용될 수 있다.
범프의 높이를 높이는 단계는 범프를 높이기 위해 범프의 유전체 평면의 위(너머)로 연장시킬 경우 범프(30)가 유전체 층(22)의 평면 위(너머)로 연장되지 않거나 혹은 그 평면과 같은 수준일 때 필요하다. 이 범프를 높이는 단계는 초기 증착된 범프가 유전체층의 평면 위(너머)로 연장될 경우에 선택적으로 사용할 수는 있지만 양호한 것은 아니다. 범프(30)는 [범프(30)의 일부가 적어도 유전체 층(22)의 평면 너머로 연장되도록 제공되는] 환류된 범프(30)가 다른 형상으로 형성될 지라도 둥근 형상(도 1d 참조)으로 환류되는 것이 양호하다.
상기 범프 높이는 회로층(20, 21)이 압력(이하 상세히 설명될)에 의해 함께 접착될 경우(도 1f, 도 1g, 도 2a 및 도 2b 참조) 범프(30)가 외부측으로 팽창됨에 따라 연이어 찌부러지면서 접착제층(34)의 접착제를 초기에 뚫고 나가게 하는데, 유전체 층(22)의 평면 위(너머)로의 범프 높이와 범프 폭("종횡비"로 알려진)에 대한 범프 높이의 더높은(higher) 비에서 그것은 매우 중요한 요소이다. 상기 범프(30)의 재료는 범프(30)가 접착제 층(34)의 접착제를 뚫고 나가는데(이하 설명될) 충분할 만큼의 강체이어야 한다. 더욱이, 압축에 의해, (높은 종회비의) 길고(tall) 좁게된 범프는 외부방향으로의 팽창이 감소될 것이고 그에 따라 회로의 배선 밀도가 증가되도록 합성된 회로내의 회로 영역은 줄어들게 된다.
증착 처리 양품율이 경로내에 100%로 증착된 범프 이하거나 혹은 충돌된 (bumped) 재료는 범프(혹은 범프들)가 경로로 떨어지도록 실행하는 동안에 손상될 수 있는데, 새 범프는 기계적으로 또는 다른 수단에 의해서 빈 경로홀 내에 위치될 수 있다. 범프를 높이기 위해 상기 설명된 바와같은 간단한 환류 방법은 새 범프를 그 경로 홀내에 융합시키는데 사용될 수 있다.
도 1e 에 있어서, 접착제층(34)은 제1 회로층(20)상에 증착된다. 이러한 응용에 적합한 접착제는 열경화성 혹은 열가소성 접착제중의 하나이며 또는 이들이 결합된 접착제를 포함한다. 실예로는 에폭시, 시안네이트 에스테르, 아크릴레이트, 페놀릭스, 실리콘, 폴리이미드, 폴리아미드 및 이와 유사한 것들을 포함한다. 다.른 방법으로 접착제층(34)은 하부 회로층(21)상에 증착되거나 (이하 상세히 설명될) 적층되는 동안 회로층(20,21)사이에 위치될 수 있다. 상기 접착제는 범프(30)의 금속의 그것보다. 더 낮은 연화점(softening point)을 갖도록 선택되며, 열경화성 접착제일 경우, 접착제는 범프(30) 혹은 패드(24, 25)의 금속을 용해하지 않은채 유동(flow) 및/또는 경화되도록 하기위해 범프(30)의 재료의 융점 온도 이하의 온도에서 유동 및/또는 경화된다. 이 연화 변수(parameter)에 대한 이유는 이하의 구체적인 설명으로서 명백해질 것이다.
도 1f에 도시된 바와같이, 회로층(20, 21)은 매개 회로(36)를 형성하도록 먼저 함께 정열시킨다. 특히, 금속 범프(30)를 갖는 경로는 인접된 하부 회로층(21)상의 그 대응되는 패드(25)에 정열된다. 이러한 정열은 정열 핀을 이용하는 기계적인 정열, 기준의(fiducial)를 이용한 광학 레지스트레이션(registration) 및 본 기술분야에 알려진 다른 방법과 같이 그러한 어떤 적절한 통상의 정열 기술에 의해 실행될수 있다. 만일 정열이 완료되었다면 회로층들을 접합하기 위한 적층 방법을 시작한다. 처음에는 접착제의 사용 및/또는 범프의 금속의 추가적인 연화가 범프(30)의 변형성을 증가시키기 위해 요망되는지의 여부에 의존하는 가열단계(또는 단계들)를 실행할 수 있다. 가열 단계는 유동을 유발하기 위해 일부 접착제와 함께 하는 것이 양호하며 이 접착제를 경화시키게 된다. 이 가열단계는 양호하게도 범프의 천공이 접착제층(34)의 접착제를 통과하도록 그리고 결과로서 나타날 구조에서 쇼트회로(short circuit)를 발생시킬 수도 있는 (용해로부터) 금속의 유출량이 초과되는 것을 피하기 위하여 범프(30)를 형성하는 금속의 융점 온도 이하의 온도에서 실행된다. 도 1g에 있어서 회로층(20,21)은 인가된 압력에 의해서 (가열단계가 채용되었다면 이러한 가열단계 전 혹은 후에 동시에 함께) 회로 상호 연결(39)이 형성되도록 추가로 함께 실행된다. 상기 압축력 양호하게는, 클램핑(clamping) 힘은 범프(30)를 변형시키기에 충분하게 된다. 범프(30)가 접착제층(34)의 접착제에 비해서 보다 더 강체이기 때문에 접착제는 범프가 변형되기 전에 연화된다. 범프(30)가 접착제층(34)을 관통한후에, 클램핑 힘으로부터의 계속되는 압력은 범프(30)를 변형시키게 되고 접착제층(34)의 접착제를 외부방향으로 제거한다. 범프(30)의 재료는 패드(25)에 실질적으로 물리적인 접촉을 이루게 된다.
일단 이 금속 대 금속 [범프(30) 대 패드(25)]의 물리적인 접촉이 이루어지면 계속되는 압력은 전형적으로 산화되는 범프(30)의 표면(30')에 위치한 금속을 크랙(crack) 시킬수 있게 범프(30)를 외부 방향으로 추가로 변형시킨다. 이러한 크래킹은 패드(25)와 교차되어 닦거나 그리고/또는 문질러지도록 하는 범프(30)의 내부로부터의 프레쉬 금속을 노출시킨다. 범프의 내부로부터 방출된 후레쉬 금속은 일단 산화되는 것이 최소화되어야 하고 비산화된 후레쉬 금속의 결과로서 패드(25)와 범프(30)간에 강한 금속 접합과 저저항성 전기적인 연결은 제공하게된다. 범프(30)의 재료와 패드 금속(24,25)간의 합성된 밀접한(intimate) 접촉은 금속 접합을 형성하도록 접촉 경계면에서 교차되어 각각의 패드(24,25)와 범프(30)에 고체 상태 확산을 촉진시킨다.
접착제는 먼저 경화되어 회로층(20.21)을 함께 기계적으로 접합시킨다. 또한 이러한 경화는 범프의 재료가 외부 방향으로 팽창되는 것이 억제되도록 캡슐에 쌓이게된다. 찌부러지는(collapse) 범프(30)와 회로층(20)과의 결합으로 인한 접착제의 압력의 유동은 경로(26)의 영역내의 공기층으로 인한 습기 누적을 피하기 위해 이동된다. 상기 적층방법중 혹은 후의 어떤 시점에서, 압력은 해제되고 가열(만약 가열이 포함된 적층 방법일경우)은 종료된다. 가열(만약 상기 방법에서 포함되었거나 또는 이전에 종료되지 않았을경우)은 압력이 해제되기 전 혹은 후에 동시에 종료될 수 있다.
일단 접착제가 경로(26) 및 그 안에서 추가로 팽창되는 것으로부터 범프(30)의 금속을 제한하기에 충분한 강체라면 선택적인 풀림(anneal)은 합성된 회로 상호 연결(39)상에서 실행될 수 있다. 상기 풀림은 범프(30) 금속의 용해온도 이상의 온도로 회로 상호 연결(39)을 가열하는 것을 포함한다. 이러한 풀림은 범프(30)와 패드(24,25)의 금속간의 전기적인 연결을 추가로 증가시킨다. 특히 풀림온도가 범프(30)의 금속의 용해온도에 도달되기 때문에 범프(30)의 금속은 액체가 된다. 범프(30)는 팽창되는 접착제에 의해서 가해지는 스트레스를 감소시키기 위해 형상이 미소하게 변형된다. 풀림온도가 범프의 용해온도 이하로 감소되기 때문에, 상기 범프(30)는 접착제가 수축되는동안 응결되게 되고 그에따라 압축력이 범프(30)상에 인가된다. 이러한 압축력은 열 사이클링(thermal cycling)동안 연결의 신뢰성을 증가시킨다.
현재 접합된(및 만약 선택적인 풀림이 존재할 경우의 플림) 회로 상호 연결(39)은 그 후 냉각된다. 일단 이 냉각단계가 종료되면 접합된 회로상호 연결은 곧 전자 응용 분야에 사용될 수 있다.
상기 도 1f 및 도 1g에 예시되어 있는 정열 및 적층 방법들은 복수 경로(26a~26e)를 갖는 복수 회로층(20a, 20b, 20c, 21a)을 위한 도 2a 및 도 2b에 추가로 상세히 설명한다. 이 도시된 도면(도 2a 및 도 2b)의 범프(30a~30e)는 본 발명의 장점을 예시하기 위하여 높이 및 균일성이 과장된 것이다. 그러나, 범프의 높이는 단지 미소한 변이만을 갖도록, 균일한 높이가 되는 것이 양호하다.
범프(30a~30e)의 변형성은 경로(26a~26e)내에서 범프 높이의 변이를 허용할 수 있다. 상기 범프(30a~30e)는 상기 설명된 바와같이, 각각의 유전체층(22a, 22b, 22c)의 평면 위(너머)로 모든 범프가 연장되는 상이한 높이를 갖는다. 상기 정열과 적층에 있어서, 범프(30a~30e)는 상기 설명된 바와같이, 모든 범프가 물리적으로 접촉되고 각각의 패드(24a~24c)와 패드(25a~25c)에 대해 충분한 전기적인 접촉이 이루어지도록 변형된다. 범프(30a~30e)를 형성하는 금속의 변형(전성) 특성은 보다 큰 범프(30a, 30c, 30e)가 찌부러들면서 각각의 패드(24b, 24c, 25c)에 물리적인 접촉을 이루게 되고(상기한 바와같이 최적의 전기적인 접촉을 이룸) 보다 작은 범프(30b, 30d)가 연이어 찌부러들면서 각각의 패드(24c, 25b)에 물리적인 접촉을 이루게되어 최적의 충분한 전기적인 접촉을 이루기 때문에, 범프(30a~30e)중에서 미소한 높이 변이를 허용할 수 있다.
이것은 "매몰" 경로(26d)의 범프(30d)와 "브라인드" 경로(26e)의 범프(30e)를 갖도록 하는 것이 범프(30d, 30e)와 이들의 각 패드(24b, 25b)와 패드(24a, 25a)사이의 금속 접합을 형성하는 신뢰성이 있는 연결을 실행할 수 있기때문에 매우 중요하다. 이것은 "매몰" 경로(26d)와 "브라인드" 경로(26e)에 연관되는 범프(30d, 30e)의 변형이 충분할 만큼 낮은 높이로 계속적으로 변형되므로, (본 명세서에 설명된 바와같이, 적층에 따라) 회로층(20a, 20b, 20c, 21a)에 대한 압력의 응용에 의해 "쌓여진" 경로(26a~26c)의 범프(30a~30c)가 변형되는 결과를 가져온다.
도 3a~도 3h에는 회로층(60, 61)(도 3g 및 도 3b 참조)을 상호 연결시키기 위한 제2 방법을 상세히 예시한다. 도 3a에 도시된 바와같이, 이 회로층(60, 61)은 전형적으로 상기 개시된 재료로서 유전체 재료층(62, 63)(도 3g 및 도 3b 참조)과 상기 개시된 도체 재료의 패드(64,65)(도 3g 및 도 3h)로 형성된다. 상기 제1 회로층(6)은 예를 들어, 종래기술에 의해 회로층(60)상에 위치되는 감광성 재료의 마스킹(66)를 추가로 포함하고 있다는 점에서 상기 설명된 실시예의 그것과는 다르다. 상기 감광성 재료는 마스크(도시안됨)를 통한 방사를 위해 노출되게 되고 도 3b에 도시된 바와같이, 홀(67)이 감광성 재료층(66)내에 형성되도록 화학적 에칭(포타슘 하이드록사이드 또는 이와 유사한 것으로서)과 같은 방법에 의해 현상(developed)된다. 다른 방법으로, 상기 마스킹층(66)은 코팅에 의해 증착될 수 있고 스크린 프린팅및 이와 유사한 방법에 의해 패턴화된다.
그 후, 상기 개시된 바와같이 금속은 전기적인 전도(도 3c 참조)가 이루어지도록 패드(64)에 접촉되는, 상기 개시된 방법에 의해 "범프"(70)의 형상으로 홀(67)내에 증착된다.
상기 마스킹 재료층(66)은 종래 스트라이퍼(strippers)를 갖는 종래 방법에 의해 제거된다. 합성된 회로층(60)은 도 3e에 도시된다. 다른 방법으로, 상기 마스킹층은 회로상에 그대로 남겨놓을 수 있다. 이러한 경우에 있어서, 범퍼(70)가 마스킹층(66)의 평면 위(너머)로 연장되도록 증착되는 것이 양호하다. 만약, 그러한 경우가 아니라면, 상기한 바와같이,범프를 높이는 단계 또는 단계들(예를 들어 환류)은 도 3d에 도시된 상기 설명된 바와같이 종횡비를 증가시키기 위해 마스킹층(66)의 평면 위(너머)로 범프(70)가 형성되도록 사용될 수 있다. 또다른 방법으로, 선택적인 단계로서, 마스킹층(66)의 평면 위(너머)로 연장되도록 초기에 범프를 증착하는 것 역시 높은 종횡비를 얻기 위해서 상기 설명된 범프 높이기 단계에 의해 실행될 수 있다. 상기 개시된 접착제의 접착제층(74)은 상기 개시된 방법에 의해 제1 회로층(60) 상에 증착된다(도 3f). 다른 방법으로, 접착제층(74)은 하기에 개시된 바와같이 적층되는 동안 회로층(60, 61)의 사이에 혹은 하부 회로층(61) 상에 증착될 수 있다(도 3g 및 3h).
도 3g에 있어서, 회로층들(60, 61)은 매개 회로(76)를 형성하기 위하여, 상기 설명된 바와같이 함께 정열된다. 특히, 금속 범프(70)는 상기 개시된 정열방법을 이용하여, 하부 인접 회로층(61)상의 그의 대응되는 패드(65)에 정열된다(도 3g 참조).
일단 정열이 종료되면, 회로층(60, 61)을 접합시키기 위한 적층을 시작한다. 상기 적층 방법은 전형적으로 산화된 표면층(70')인 "크랙(cracks)"를 가지며(도 3g 참조), 패드(65)에 교차되어 닦거나 그리고/ 또는 문질러지도록 범프(70)의 내부로부터의 후레쉬 금속이 노출되는 상기 범프(70)와 같은 상기 개시된 방법과 동일하다. 상기 논의된 후레쉬 금속은 패드(65)와 범프(70)사이에 강한 금속 접합과 저저항성의 전기적인 연결을 제공한다. 합성된 회로의 상호 연결(79)은 도 3h에 도시된다.
상기 개시된 포스트(post) 적층 풀림단계는 합성된 상호 연결 구조(79)상에서 실행될 수 있고 만약 요망한다면, 상기 상세히 설명된 바와같이, 경로의 스트레스를 감소시키고 강한 금속 접합을 이루기 위해 실행될 수도 있다.
도 4a~도 4e는 도 3a~도3h에 도시된 상기 개시된 실시예와 유사한 것으로, 회로층(80, 81)을 상호 연결시키기 위한 제3의 방법을 상세히 설명한 것이다. 상기 방법들과 제3 방법의 차이는 이 제3 방법이 범프(90)의 위치를 정의하는 마스킹층의 부가를 필요로 하지 않고 패드상에 직접 범프를 증착시켰다는 점이다.
도 4a에 도시된 바와같이, 회로층(80, 81)(도 4d 및 도 4e 참조)은 전형적으로 상기 개시된 재료인 유전체 재료층(82, 83)(도 4d 및 도 4e)과 상기 개시된 도체 재료의 패드(84, 85)(도 4d 및 도 4e)로 형성된다.
도 4b에 도시된 바와같이, 상기 개시된 금속은 "범프"(90)의 형상으로 패드(84)상에 증착된다. 상기 개시된 접착제의 접착제층(94)은 상기 개시된 방법에 의해 제1 회로층(80)상에 증착된다(도 4c 참조). 다른 방법으로, 접착제층(94)은 하부 회로(81)상에 증착되거나(도 4d 및 도 4e 참조) 혹은 하기에 상세히 설명될(도 4d 및 도 4e) 적층동안에 회로층들사이에 증착될 수도 있다.
그 후, 회로층(80, 81)은 상기 설명된 바와같이, 매개 회로(96)를 형성하도록 함께 도 4d에 도시된 바와같이, 정열된다. 특히, 범프(90)는 상기 개시된 정열방법을 이용하여 하부의 인접 회로층(81)상에 그의 대응되는 패드(85)에 정열된다.
일단 정열이 종료되면, 회로층(80, 81)을 접합시키기 위한 적층을 시작한다. 상기 적층 방법은 전형적으로 산화된 표면층(90')인 "크랙(cracks)"를 가지며(도 4d 참조), 패드(85)에 교차되어 닦거나 그리고/ 또는 문질러지도록 범프(90)의 내부로부터의 후레쉬 금속이 노출되는 상기 범프(90)와 같이 상기 개시된 방법과 동일하다. 상기 논의된 후레쉬 금속은 패드(85)와 범프(90)사이에 강한 금속 접합과 저저항성 전기적인 연결을 제공한다. 합성된 회로의 상호 연결(99)은 도 4e 에도시된다.
상기 개시된 포스트(post) 적층 풀림단계는 합성된 상호 연결 구조(99)상에서 실행될 수 있고 만약 요망한다면, 상기 상세히 설명된 바와같이, 경로의 스트레스를 감소시키고 강한 금속 접합을 이루기 위해 실행될 수도 있다.
상기 경로는 경로들이 상부로부터 하부에 이르기까지 모든 회로기판층을 관통하여 연장될 경우 적층(stacked)된다. 그러나, 이러한 경로는 기판 전체를 관통하여 천공되기 때문에, 상기 경로들과 그의 타겟 패드는 회로 영역에서 상당한 부분을 차지하게 되고 다수의 층을 갖는 기판내에서 통로(routing)를 형성하는 것을 제한한다. 긴 경로 원주(column)는 유전체와 경로 금속 사이에서의 열팽창 부정합 (mismatch) 때문에 신뢰성의 문제를 야기한다. 더욱이, 경로는 천공하기에 적합한 직경보다 최대로 작게하는 것이 바람직스럽다. 브라인드(blind)와 매몰(buried) 경로를 형성하기 위하여 즉, 전체 기판 두께를 통과하지 않고 상부층만을 통과하거나 혹은 인접층만을 연결하는 경로를 형성하기 위하여 먼저 둘이상의 층들을 세부 조립을 위해 적층시킨 다음 천공하고 유전체를 통과하는 연결이 형성되도록 도금한다. 이러한 세부 조립체의 몇개는 다시 함께 적층된 다음 세부 조립체들 사이가 연결되도록 2차로 천공과 도금 동작을 실행한다. 더 복잡한 다층 조립체를 제조하기 위해서는 다층 조립체의 몇개를 적층시킨 다음 천공시킬 수 있고 그 후 3사이클로 도금시킨다. 이러한 다수의 적층, 천공 및 도금 단계의 추가는 연이은 적층 단계 동안 내부 경로에 손상을 가져오기 때문에 양품율을 감소시킴은 물론 상당한 처리 비용도 부가되며 열팽창으로 인해 홀 경로를 길게하는 것을 실패하게 할 수 있다.
반도체 처리 방법과 향상된 재료의 출현은 상기 설명된 인쇄 회로 기판보다 더 미세한 스케일로 회로 기판을 제조할 수 있다. 그 예로는 멀티칩 모듈(MCMs)과 같은 세라믹 하이브리드 및 박막 필름 증착 기판등이 있다.
전형적으로, 이러한 회로들은 항공우주, 군사 및 슈퍼컴퓨터의 용용을 위해 작은 부재로서 제조된다. 예로는 MCM-D을 들 수 있다. 상기 D는 회로가 구리 혹은 알루미늄 트레이스와 유기 혹은 무기 유전체로서 형성되는 박막 기술을 이용하여 무기 절연체 기판상에 제조되어지는 증착(deposition)을 의미한다. 이러한 기술을 사용하여, 다층 회로는 순차 처리 방법에 의해 제조된다. 이러한 기술은 상기 설명된 종래 도금 관통공(plated through hole) 기술과 비교해서 밀도를 증가시킬 수 있는 매우 미세한 라인과 경로들[브라인드, 적층 및 매몰된 것]을 제조할 수 있다.
그러나, 이렇게 밀도를 증가시키는 기술은 상당히 고가의 처리 비용이 들게되고, 통상 순차적인 일괄 처리방법(batch processing)으로 실행되며, 전형적으로 복잡하고 고가의 장비를 이용하는 것이 포함된다. 상기 일괄 처리 방법은 그 자체로서 대량 생산을 제공하는 것이 아니며, 순차적인 제조는 하나의 불량층이 전체를 파손시키게 될 수 있기 때문에 낮은 양품율을 가져올 수 있다.
상기와 같이 제기된 여러 결점들을 해결하기 위하여, 회로 상호 연결(회로 조립체) 구성에 대한 여러가지의 다양한 방법이 개발되었다.
캐나다 특허 제1,307,694호 및 미국 특허 제5,502,884호는 양면에 금속화되는 전자회로층이 형성된 전자회로를 개시하고 있다. 그 후, 상기 금속은 종래 기술을 이용하여 각층을 위해 필요한 요망하는 회로 구조로 패터닝된다. 2개의 전자회로층은 전기 전도성 입자들을 함유한 절연 수지의 접착제 연결층을 삽입함으로써 서로 연결된다.
미국 특허 제5,282,312호(distefano 등)는 두개의 금속이 입혀지고 도금 관통공(비아)으로 패터닝된 가요성 회로를 개시하고 있다. 회로층 사이의 연결은 패터닝된 전도성 접착제 버튼(buttons)으로서 본드-플라이(bond-ply)에 의해 제조된다. 상기 접합층상의 버튼은 가요성 회로상의 PTH(도금 관통공)와 같이 이격된 동일한 격자(grid)상에 위치되고, 상기 접합층은 이 접합층을 통하는 결점(shorting)을 방지하는 비관통 유전체 코어를 포함한다. 적층[또는 레이 업(lay-up)이라고도 함]될 동안, 회로 및 삽입(interposer) 본드-플라이 층들은 서로에 대해 안팎이 일치되고 전체 시스템이 함께 접합된다. 그러나, 이러한 시스템의 결점은 패턴화 삽입 본드-플라이층이 제조에 따른 시스템의 비용을 추가시킨다는 점이다. 더 나아가, 회로층들에 대한 삽입된 층의 정밀한(exacting) 일치는 산출되는 회로 밀도 및 양품율을 감소시키게 된다.
미국 특허 제3,832,769호(Olaphant, Jr 등)는 인쇄 기판의 인접층들 사이의 연결을 형성하는 방법을 개시하고 있다. 금속의 전도성 원주는 경로를 포함하는 유전체 필름의 평면 위로 경로로부터 연장된다. 그 후, 전도 영역 혹은 접점은 전도성 원주의 연장된 부분에 접합된다. 그런데, 상기 접합은 금속 전도성 원주들간의 접점에 의해 만들어지고 접점 패드는 회로층들을 기계적으로 함께 유지하기에는 충분치 않다. 특히, 이것은 유전체 재료가 박막이고 가용성일 경우 그리고 연결회로층의 경로들의 크기(높이 및 직경)가 작고 수효가 작을 경우에 문제를 발생시킬 수 있다. 그에 더하여 경로 연결부는 쉽게 부식될 수 있는 그러한 환경에 그대로 노출된다.
미국 특허 제5,401,913호(Gerber 등)는 다층 회로의 복수 회로 기판층을 상호 연결시키기 위한 강체 금속 원주(bumps)를 사용하는 것이 개시되어 있다. 회로 기판층은 유전체층의 일면상에 트레이스 금속층을 증착하고 다른 면에는 경로를 증착시킴에 따라 형성된다. 경로 홀들은 인접회로 기판층에 대한 연결이 요망될 경우 유전체 필름내에 형성된다. 그 후, 이 경로홀은 유전체층의 표면으로부터 돌출된 범프와 같이, 강체의 비환류성 전도성 금속으로서 채워진다. 강체의 전도성 범프는 연결 및 접합이 이루어지게 범프와 인접 패드사이에 금속 접합되도록 금속을 형성할 수 있는 전기성 전도 금속으로서 코팅된다.
더 나아가, 상기 특허는 회로 기판층의 표면 위로 전기 절연 접착 재료를 증착하는 기술을 개시하고 있다. 그 후, 복수의 이들 층들은 정열되어 적층되게 되고 단일 적층 단계의 열과 압력하에서 함께 적층된다. 범프와 패드의 금속 표면은 서로 접합되어 전기 및 기계적인 연결을 이룬다.
그러나, 범프의 재료로 강체 비환류성 전도 금속을 사용하는 것은 범프의 재가공을 어렵게 한다. 더 나아가, 범프의 강체 속성은 보다 긴 범프가 인접된 보다 작은 범프의 양호한 접점 연결을 형성하지 못하도록 축받이(pedestal)를 형성할 수 있기 때문에 범프의 오차 허용 가능 높이 변이를 제한하게 된다. 이것은 브라인드와 매몰 경로를 요망할 경우에 특히, 발명의 실용성을 제한하게 된다.
미국 특허 제5,046,238호(daigle 등)는 일면에 회로를, 다른 면에 경로가 노출된 회로를 제공하는 가용성 유전체 재료를 개시한다. 상기 가용성 전도 재료는 경로내에 증착된다. 서로에 대해 크기가 함께 일치되는 복수의 구조로 적층시키는 것은 그것들을 가열과 압력에 의해 함께 적층시킬 수 있고, 다른 전도 경로 재료 및/또는 대응되는 회로 패드와 함께 전도 경로 재료를 융합시킬 수 있으며, 상기 유전체 재료를 회로의 받침대(rest)에 융합시킬 수도 있다. 이러한 방법의 결점은 가용성 유전체 재료가 본 방법내에서 고밀도 회로 기판을 제공하기에 충분할 만큼 치수적으로 안정된(stable) 것이 매우 드물다는 것이다. 더 나아가, 이러한 재료는 대단히 고가이다. 결론적으로, 이 가용성 유전체상에 회로를 형성하는 것은 전도성 재료가 고온에서 융합되도록 할 필요가 있다. 그에 더하여, 유전체 재료는 기판 치수 안정성과 접합된 상태를 유지시키기 위해 순차적인 조립 작업에 직면하게 되는 온도 이상의 온도에서 융합되는 것이 반드시 필요하다. 상기 고융합 온도는 통상 경로에 사용될 수 있는 종래의 많은 저가 가용성 도체의 융점 온도 이상이고 이것은 적층시 경로 성분(metallurgy)을 용해시킨다. 적층시 용해된 금속은 경로 영역에서 밀려질 수 있기 때문에 가용성 유전체의 유화성(softening)을 동시에 갖도록 용해될 경우 제어하는데 어려움이 있으며, 절연상태를 유지해야 하는 도체들 사이에 원하지 않는 연결을 이루게 한다. 동시에, 전도성 금속은 연결이 요망될 경우, 경로로부터 공핍(depleted)되게 되고, 그에 따라 연결이 부적절하게 형성되거나 혹은 전혀 형성되지 않을 수 있다. 결국, 고온에서의 융합은 후의 조립방법상의 문제점을 야기하는 도체 표면상의 일부 금속성분을 오염시키는 경향이 있다.
발명의 요약
본 발명은 다층 회로내에 z축 전기적인 연결을 실행하는 방법과 이 방법에 의해 제조되는 다층 회로를 제공하므로써 종래 기술을 개량한 것이다. 특히, 본 발명의 회로층 상호 연결은 인접 회로층들간의 전기적인 연결을 이루도록 범프의 형상을 따라 변형가능한 전기 전도성 재료로서 제조되며 z축을 따라 전기 전도성을 제공하게 된다(z축은 회로층들의 평면에 수직임). 또한, 범프의 변형성은 신뢰성 있는 전기적인 연결을 실행할 경우 범프 높이의 비균일성을 허용할 수 있다.
본 발명의 방법은 개별 도체, 대표적으로 회로 트레이스 혹은 그와 유사한 도체를 갖는 적어도 제1 및 제2 회로층을 제공하는 것이 포함된다. 범프의 형상을 따라 압력 인가시 변형가능한 하나 이상의 전도성 부재, 대표적으로 금속은 도체에 전기적으로 접촉되어 적어도 제1 회로층상에 위치된다. 그 후, 접착제층은 상기 전도성 부재를 갖는 일면상의 제1 회로층과 상기 전도성 부재를 갖는 일면상의 제2 회로층 사이에 매개체로서 위치되고 이 제1 및 제2 회로층들을 정열시킨다. 상기 제1 및 제2 회로층은 산화되는 것이 최소가 되고 그의 표면 아래로 후레쉬 재료가 노출되도록 전도성 부재가 변형될 수 있는 압력으로 그들을 접합시키기 위해 함께 압력을 받게 된다. 이러한 후레쉬 재료는 제2 회로층상의 도체와 전기적으로 연결되도록 전도성 부재를 위치시키게 되고 저저항성 전기 연결을 가져온다.
또한, 본 발명은 장치를 형성하는 회로층이 접합될 경우 범프가 압력의 응용으로 산출되는 변형가능한 재료로 형성되기 위해 정확한 범프 높이로 형성되지 않는 다층 회로 상호 연결을 개시한다. 다층 회로 상호 연결은 각 회로층이 도체를 구비하는 적어도 제1 및 제2 회로층을 포함한다. 회로층 상호 연결의 제1 및 제2 회로층의 도체들사이의 간격에 대해 거의 동일한 높이를 갖는, 변형성 재료의 범프와 같이, 하나 이상의 전도성 부재는 제1 및 제2 회로층의 도체들을 매개하여 양측 도체들사이에 전기적인 접속이 이루어지게 한다. 또한, 접착제층은 범프가 다층 회로 상호 연결을 형성할 때의 압력으로 변형될 경우 범프 팽창을 억제하기 위하여 범프와 접촉되는 접착제층의 적어도 일부분을 갖도록 제1 및 제2 회로층을 매개한다.
실시예 1
일면에 구리 트레이스가, 그의 다른 면에 홀이 패터닝된 폴리이미드 유전체 필름을 얻었다. 이 패터닝된 트레이스와 홀은 종래 방법에 의해 제조되었다. 상기 홀은 전기적인 연결이 요망되는 지점에 위치한다. 순수한 주석은 "범프"를 형성하기 위하여, 전기도금 용액( 상표 솔더론 SC로 알려진, 미국 뉴욕주 프리포트 소재의 리로넬(LeaRonel)사로부터 입수가능한 주석도금 전해조)을 이용하여 홀의 바닥면에 전착되었다. (상표 케이스터 2163으로 알려진, 케이스터사로부터 입수가능한) 용제(flux)는 브러슁에 의해 유전체 필름의 범프측상으로 코팅되고 전체 회로층은 주석 범프를 환류시키기 위해 255℃로 15초동안 컨벡션 오븐내에 위치시켰다. 그 후, 상기 용제는 물로 제거하였다.
접착제층(상표 알플렉스 410으로 알려진, 아리조나주 챈들러소재의 로거스사로부터 입수가능한)은 150℃ 와 20 psi(1.4 × 105N/m2)에서 가열 롤 적층기(hot roll laminator)에 의해 범프측에 부착되었다. 상기 개시된 유전체 필름의 4개의 층은 필름의 레지스트레이션을 위한 핀과 함께 설치된 금속판을 이용하여 각자의 상부측으로 쌓여졌고 전체 조립체는 평판 압축기상에 위치시켰다. 대략 5 psi(3.5 × 104N/m2)의 적은 양의 압력이 가하여졌고 상기 압축기는 15℃/분으로 205℃까지 가열되어 그상태로 45분동안 유지시켰다. 그 후, 상기 압축기는 5℃/분으로 상온에 이르도록 냉각되었다. 상기 850 psi(6 × 106N/m2)의 압력은 가열되는 동안 150℃에서 인가되어 나머지 사이클동안 그대로 유지되었다. 상기 완성된 회로 상호 연결(조립체)은 압축기로부터 분리된다.
상기 완성된 회로 상호 연결의 SEM 현미경 사진은 도 5에 도시되었다. 이러한 현미경 사진에 있어서, 주석 범프(150)는 이 주석 범프가 구리 회로 트레이스로 확산되어 두개의 구리 회로 트레이스(152)와 함께 연결된다. 또한, 상기 회로층의 접착제층(154)과 폴리이미드 필름(156)은 본 현미경 사진에서 볼수 있다.
그 후, 완성된 회로 상호 연결(조립체)은 전자 패키징 응용의 전형적인 가속테스팅실내에서 테스팅되었다. 상대 습도가 85%인 85℃로 에이징실내에서 테스팅된 후에 범프 경로 상호 연결의 전기적인 저항성의 변화의 예가 도 6에 도시된다. 매 6시간마다 -55℃에서 125℃로 순환되는 실내에서의 열 사이클 테스팅의 결과는 도 7에 도시된다.
상기 회로 상호 연결의 샘플은 적층후에 개별적으로 벗겨져서 검사되었다. 이러한 벗겨짐(peeling)은 적층되는 동안 형성되었던 범프/패드의 경계면에서의 경로 연결을 깨뜨리게 되었다. 상기 구리 폐드(도 5의 구리 회로 트레이스 참조)는 범프/패드 경계면에서의 고체 상태 확산을 지적하는 주석층을 포함한다.
실시예 2
폴리이미드 유전체 필름은 일면에 구리 트레이스를, 그의 다른 면에 홀이 패터닝되었고 이 패터닝된 트레이스와 홀은 종래 방법에 의해 제조되었다. 상기 홀은 전기적인 연결이 요망되는 지점에 위치한다. 대략 60% 의 주석과 40% 의 납으로 조성된 땜납은 "범프"를 형성하기 위하여, (상표 솔더론 SC로 알려진, 미국 뉴욕주 프리포트 소재의 리로넬(LeaRonel)사로부터 입수가능한) 전기 도금 용액을 이용하여 홀의 바닥면에 전착되었다. (상표 케이스터 2163으로 알려진, 케이스터사로부터 입수가능한) 용제(flux)는 브러슁에 의해 유전체 필름의 범프측상으로 코팅되고 전체 회로층은 땜납 범프를 환류시키기 위해 215℃로 15초동안 컨벡션 오븐내에 위치시켰다. 그 후, 상기 용제는 물로 제거하였다.
접착제층(상표 알플렉스 410으로 알려진, 아리조나주 챈들러소재의 로거스사로부터 입수가능한)은 150℃ 와 20 psi(1.4 × 105N/m2)에서 가열 롤 적층기(hot roll laminator)에 의해 범프측에 부착되었다. 상기 개시된 유전체 필름의 4개의 층은 필름의 레지스트레이션을 위한 핀과 함께 설치된 금속판을 이용하여 각자의 상부측으로 쌓여졌고 전체 조립체는 평판 압축기상에 위치시켰다. 대략 5 psi(3.5 × 104N/m2)의 적은 양의 압력이 가하여졌고 상기 압축기는 15℃/분으로 170℃까지 가열되어 그상태로 45분동안 유지시켰다. 그 후, 상기 압축기는 5℃/분으로 상온에 이르도록 냉각되었다. 상기 850 psi(6 × 106N/m2)의 압력은 가열되는 동안 150℃에서 인가되어 나머지 사이클동안 그대로 유지되었다. 상기 완성된 회로 상호 연결(조립체)은 압축기로부터 분리된다.
본 실시예에 따라 제조된 샘플은 전기적으로 테스팅되었고 모든 경로는 신뢰성과 저저항성 연결을 얻을 수 있었다. 범프/패드의 경계면에서의 경로 연결은 기계적으로 깨뜨려지게된다(상기 실시예 1과 유사하게 개별적으로 벗겨짐). 상기 구리 패드는 범프/패드 경계면에서의 고체 상태 확산을 지적하는 주석층을 포함한다.
본 발명의 실시예들은 본발명이 속하는 기술분야에서 통상의 지식을 가진자들이 본 발명의 기술을 실시가능하도록 설명되었지만, 그러한 설명은 예에 불과한 것이다. 그러한 설명이 본 발명의 범위를 한정하는 것은 아니며 본 발명의 범위는 다음의 청구범위에 따라 결정된다.

Claims (8)

  1. 제1 도체(24)를 갖는 제1 회로층(20)을 설치하는 단계와;
    제2 도체(25)를 갖는 제2 회로층(21)을 설치하는 단계와;
    외표면을 갖는 변형가능한 금속으로 되고 압력을 인가할 때 휘어지는 전도성 부재(30)를 상기 제1 도체와 전기적으로 접속되도록 제1 회로층상에 배치하는 단계와;
    상기 제1 회로층과 제2 회로층 사이에 접착제층(34)을 배치하는 단계와;
    상기 제1 회로층을 제2 회로층에 정열시키는 단계와;
    상기 회로층들을 접합시키기 위해 제1 회로층과 제2 회로층에 압력을 인가하는 단계를 포함하고;
    상기 전도성 부재는 상기 압력 인가시 상기 회로층들을 접합시키도록 충분한 변형성을 가지며, 상기 전도성 부재는 외표면의 아래로부터 적어도 재료의 일부분이 노출되도록 변형되며, 상기 재료의 일부분은 상기 제2 도체와 전기적으로 접속되는 것을 특징으로 하는 회로층의 상호 연결 방법.
  2. 제1항에 있어서, 상기 전도성 부재는 상기 압력 인가시 상기 전도성 부재의 적어도 일부분이 접착제층을 관통할 정도로 충분히 강체인 것을 특징으로 하는 회로층의 상호 연결 방법.
  3. 제1항에 있어서, 상기 접착제층은 제1 회로층상에 배치되는 것을 특징으로 하는 회로층의 상호 연결 방법.
  4. 제1항에 있어서, 상기 제1 회로층과 제2 회로층은 하나 이상의 유전체 필름(22, 23)을 각각 포함하는 것을 특징으로 하는 회로층의 상호 연결 방법.
  5. 제4항에 있어서, 상기 제1 회로층의 하나 이상의 유전체 필름내에 상기 제1 도체에 근접되게 경로(26)를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 회로층의 상호 연결 방법.
  6. 제5항에 있어서, 상기 전도성 부재는 땜납 부분이고, 회로층의 상호 연결 방법이 상기 전도성 부재의 적어도 일부분이 제1 회로층의 유전체 필름에 의해 형성된 평면의 위로 올라올 때까지 경로 내에 땜납을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 회로층의 상호 연결 방법.
  7. 하나 이상의 제1 도체(24)를 구비한 제1 회로층(20)과;
    하나 이상의 제2 도체(25)를 구비한 제2 회로층(21)과;
    제1 회로층과 제2 회로층 사이에 위치되고 상기 하나 이상의 제1 도체및 상기 하나 이상의 제2 도체와 전기적으로 접속되며, 변형성 금속으로 된 하나 이상의 전도성 부재(30)와;
    상기 제1 회로층과 제2 회로층을 연결시키기 위해 상기 제1 회로층과 제2 회로층 사이에 위치되고, 적어도 그 일부분은, 상기 하나 이상의 전도성 부재가 변형될 때, 상기 하나 이상의 전도성 부재의 팽창을 금지시키도록 상기 하나 이상의 전도성 부재의 적어도 일부분과 접속되는 접착제층(34)을 포함하고;
    상기 하나 이상의 전도성 부재는 상기 하나 이상의 제1 도체와 하나 이상의 제2 도체 사이의 간격과 대략 동일한 높이로 되는 것을 특징으로 하는 다층 상호 접속 조립체.
  8. 제7항에 있어서, 상기 제1 회로층은 상기 하나 이상의 제1 도체에 근접되는 하나 이상의 경로를 추가로 포함하고, 상기 하나 이상의 경로의 적어도 제1 부분은 상기 하나 이상의 전도성 부재를 수납하며 상기 하나 이상의 경로의 적어도 제2 부분은 접착제층으로부터의 접착제를 수납하는 것을 특징으로 하는 다층 상호 접속 조립체.
KR1019997000428A 1996-07-23 1997-07-01 Ｚ축 상호 연결 방법 및 회로 KR20000067943A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US8/685,125 1996-07-23
US08/685,125 US5873161A (en) 1996-07-23 1996-07-23 Method of making a Z axis interconnect circuit

Publications (1)

Publication Number Publication Date
KR20000067943A true KR20000067943A (ko) 2000-11-25

Family

ID=24750877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997000428A KR20000067943A (ko) 1996-07-23 1997-07-01 Ｚ축 상호 연결 방법 및 회로

Country Status (6)

Country Link
US (1) US5873161A (ko)
EP (1) EP0914757B1 (ko)
JP (1) JP2000514955A (ko)
KR (1) KR20000067943A (ko)
DE (1) DE69708879T2 (ko)
WO (1) WO1998004107A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015266B1 (ko) * 2005-11-02 2011-02-18 샌디스크 코포레이션 고밀도 3차원 반도체 다이 패키지

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097099A (en) * 1995-10-20 2000-08-01 Texas Instruments Incorporated Electro-thermal nested die-attach design
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US5996221A (en) * 1996-12-12 1999-12-07 Lucent Technologies Inc. Method for thermocompression bonding structures
JP3094948B2 (ja) * 1997-05-26 2000-10-03 日本電気株式会社 半導体素子搭載用回路基板とその半導体素子との接続方法
US6226862B1 (en) * 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
JP3250216B2 (ja) * 1998-08-13 2002-01-28 ソニーケミカル株式会社 フレキシブルプリント配線板及びその製造方法
JP3428488B2 (ja) * 1999-04-12 2003-07-22 株式会社村田製作所 電子部品の製造方法
SE521704C2 (sv) * 1999-10-29 2003-11-25 Ericsson Telefon Ab L M Förfarande för att anordna koppling mellan olika skikt i ett kretskort samt kretskort
CN1351815A (zh) * 2000-01-25 2002-05-29 索尼化学株式会社 柔性印刷布线板及其制造方法
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP4593752B2 (ja) * 2000-09-29 2010-12-08 イビデン株式会社 多層回路基板の製造方法
US6703566B1 (en) * 2000-10-25 2004-03-09 Sae Magnetics (H.K.), Ltd. Bonding structure for a hard disk drive suspension using anisotropic conductive film
SE520174C2 (sv) * 2000-12-29 2003-06-03 Ericsson Telefon Ab L M Förfarande och anordning för anordnande av vior i mönsterkort
US6866741B2 (en) * 2001-01-08 2005-03-15 Fujitsu Limited Method for joining large substrates
US6634543B2 (en) * 2002-01-07 2003-10-21 International Business Machines Corporation Method of forming metallic z-interconnects for laminate chip packages and boards
US20040126538A1 (en) * 2002-01-18 2004-07-01 Corcoran Craig S. Sheet having microsized architecture
US20030155656A1 (en) * 2002-01-18 2003-08-21 Chiu Cindy Chia-Wen Anisotropically conductive film
EP1467945A2 (en) * 2002-01-18 2004-10-20 Avery Dennison Corporation Covered microchamber structures
US20040040651A1 (en) * 2002-08-28 2004-03-04 Kuraray Co., Ltd. Multi-layer circuit board and method of making the same
US20060249303A1 (en) * 2005-05-04 2006-11-09 Johnson Kenneth W Connectorless electronic interface between rigid and compliant members using hemi-ellipsoidal surface features
KR100719905B1 (ko) * 2005-12-29 2007-05-18 삼성전자주식회사 Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
US7710045B2 (en) * 2006-03-17 2010-05-04 3M Innovative Properties Company Illumination assembly with enhanced thermal conductivity
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
US7981703B2 (en) * 2007-05-29 2011-07-19 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US7892441B2 (en) * 2007-06-01 2011-02-22 General Dynamics Advanced Information Systems, Inc. Method and apparatus to change solder pad size using a differential pad plating
US9442133B1 (en) * 2011-08-21 2016-09-13 Bruker Nano Inc. Edge electrode for characterization of semiconductor wafers
US9176167B1 (en) * 2011-08-21 2015-11-03 Bruker Nano Inc. Probe and method of manufacture for semiconductor wafer characterization
FR3057103B1 (fr) * 2016-09-30 2022-11-11 Safran Electronics & Defense Dispositif electronique comprenant un module raccorde a un pcb et unite electronique comportant un tel dispositif
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US11171101B2 (en) 2020-03-31 2021-11-09 Raytheon Company Process for removing bond film from cavities in printed circuit boards

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3646670A (en) * 1968-07-19 1972-03-07 Hitachi Chemical Co Ltd Method for connecting conductors
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US4648179A (en) * 1983-06-30 1987-03-10 International Business Machines Corporation Process of making interconnection structure for semiconductor device
JPS6442193A (en) * 1987-08-07 1989-02-14 Rohm Co Ltd Wiring board
CA1307594C (en) * 1988-06-10 1992-09-15 Kenneth B. Gilleo Multilayer electronic circuit and method of manufacture
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JPH0567869A (ja) * 1991-09-05 1993-03-19 Matsushita Electric Ind Co Ltd 電装部品接合方法並びにモジユール及び多層基板
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
JP3057924B2 (ja) * 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US5487215A (en) * 1994-02-18 1996-01-30 Multifastener Corporation Self-adjusting head
US5896276A (en) * 1994-08-31 1999-04-20 Nec Corporation Electronic assembly package including connecting member between first and second substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015266B1 (ko) * 2005-11-02 2011-02-18 샌디스크 코포레이션 고밀도 3차원 반도체 다이 패키지

Also Published As

Publication number Publication date
JP2000514955A (ja) 2000-11-07
EP0914757B1 (en) 2001-12-05
EP0914757A1 (en) 1999-05-12
US5873161A (en) 1999-02-23
DE69708879T2 (de) 2002-08-08
WO1998004107A1 (en) 1998-01-29
DE69708879D1 (de) 2002-01-17

Similar Documents

Publication Publication Date Title
KR20000067943A (ko) Ｚ축 상호 연결 방법 및 회로
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
EP2172089B1 (en) Method for manufacturing a multilayer wiring element having pin interface
US5686702A (en) Polyimide multilayer wiring substrate
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
JP4718889B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2011501410A (ja) 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
JP2007535157A (ja) 電子モジュール及びその製造方法
EP2577724B1 (en) Method of manufacturing printed circuit board
US20130000968A1 (en) 1-Layer Interposer Substrate With Through-Substrate Posts
KR20130115323A (ko) 회로화되고 유연한 유기성 기판에 고밀도 다중레벨 박막을 전사하고 전기적으로 결합하는 방법 및 연관된 디바이스
JP2016157919A (ja) 電子モジュールの作製方法及び電子モジュール
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
JP2016021550A (ja) 配線基板及びその製造方法、配線基板用の柱状端子
JPS6170743A (ja) 電気相互連結テ−プ
JP4097310B2 (ja) 多層回路基板の製造方法
US20180156841A1 (en) Structure and Method of Making Circuitized Substrate Assembly
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
US9673063B2 (en) Terminations
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JPH09283931A (ja) 多層配線基板
TW201828396A (zh) 新型端子
JPH11145622A (ja) 多層配線基板
JP2016225331A (ja) 配線基板
JP2004311835A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid