JPS6170743A - 電気相互連結テ−プ - Google Patents

電気相互連結テ−プ

Info

Publication number
JPS6170743A
JPS6170743A JP60167366A JP16736685A JPS6170743A JP S6170743 A JPS6170743 A JP S6170743A JP 60167366 A JP60167366 A JP 60167366A JP 16736685 A JP16736685 A JP 16736685A JP S6170743 A JPS6170743 A JP S6170743A
Authority
JP
Japan
Prior art keywords
tape
terminals
external
array
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60167366A
Other languages
English (en)
Other versions
JPH0325021B2 (ja
Inventor
ロバート リチヤード ロホロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Publication of JPS6170743A publication Critical patent/JPS6170743A/ja
Publication of JPH0325021B2 publication Critical patent/JPH0325021B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は電子構成要素と外部電気回路機構との間に電気
的相互連結を設けるのに有用な物品および方法に向けら
れている。更に詳しく言えば、本発明はたわみ性電気絶
縁体および多数の伝導路により電気的に相互連結された
前記絶縁体中の内部および外部ターミナルの配列を有す
るたわみ性テープ構造物に向けられる。なるべくは、通
路の少なくとも一部が1気伝導性材料からなるのがよい
必要に応じ、伝導路は内部および外部ターミナルのため
の有効空間を最大限に利用するよう一つより多(のレベ
ルで設けることができる。この具体例において、伝導路
の少なくとも若干は本質的に完全に本体内にはめ込むあ
るいは埋め込まれている。そのテープは小さい電子構成
要素、例えば半導体チップ、全外部の電気回路機構、例
えはセラミックパッケージに電気的に連結するのに特に
有用である。
背景技術 小さい′1子構成要素、例えば半導体チップまたは装置
は、典型的には単一面の周辺にあるいは単−mの大きい
部分−面にひろがった配列として、外部の電気回路機構
への電気的連結のための結合場所をもっている。このよ
うな装置の他の面は、典型的には電気的接地連結として
使用される。周辺結合場所を用いる装置は、接近点に利
用できる面積が小さいため電気的連結に非常に限られた
数のかかる点を供給しているのである。装置の表側−面
にひろがる接触点の配列を用いる装置(「7リツデ チ
ップ」装置としても知られる)は、このような点に利用
できる面積を増すことによりこの欠点を克服している。
フリツゾチップ装置を工、一般に装置表面上の結合場所
、例えば金属化した突起また(工美出部の配列を外部電
気回路構成要素上に対応する結合場所と一線に並べ、そ
して2組の結合場所の間に、例えばレフロー(refl
ow )(工んだ付け、熱圧縮結合、超音波結合、ある
いは熱音波(thermosonic )結合により冶
金学的結合を形成させることによって、外部電気回路機
構に゛電気的に相互連結される。
これらの相互連結技術に対して少なくとも二つの重大な
欠陥がある。第一に、電子構成要素、例えば典型的には
ケイ素からつ(もれた半導体装置の熱願@係数(ICE
) (例えばTCE 2.8 X 10−’単位/単位
)、および典型的にはアルミナからつくられるセラミッ
クパッケージ(例えばTCE 6.8XIO−’単位/
単位)のような外部電気回路機構に大きい差がある。こ
の差は、組み立てられた部分の試験および使用中に遭遇
する熱サイクルの間に結合場所の間の冶金学的結合に物
理的応力をひき起こす。この応力を工もし冶金学的結合
の破壊を避けようとするならば制限しなければならない
通常、組み立てられた部分により遭遇される熱ティクル
範囲は明記されていて、指定されたそれより少な(制限
することはできない。従って、応力を制限することは、
応力の物理的大きさを制限することにより、典型的には
配列における結合場所の間の距離の最大差を制限するこ
とにより達成しなければならない。これは配列の寸法を
制限し、従って装置上の結合位置の設置を制限する。
第二に、通常は半導体装置の醒気的拗きの間に発生し交
熱を取り除(必要がある。最も効果的除去手段は熱を装
置から基材へ導くことによるものである。これ(工学導
体装置とセラミックパツケージとの間の接触を最大にす
ることにより成し遂げるのが最もよ^。これは典型的に
は装置の裏側をパッケージに結合することKよりなされ
る。しかし、フリツゾチツデ装置の場合圧は、パッケー
ジへの接触面積が冶金学的結合の面積に制限される。
これ(工装置の面積の5%といった小さいことがあり、
装置から基材への熱の除去をきびしく損なうことになる
本発明はこれら欠点を克服するものである。本発明は熱
膨張の誤整合により起こる応力を吸収できる従順なある
いは友わみ性の物品を提供する。
その上、本発明は半導体表面上のどの場所にも結□ 合
の位置を決めることができるので、その結果、電気的連
結点を限られた寸法の周辺配列に制限することは最早必
要でなくなる。結果として、半導体装置上により多くの
電気連結点を供給できる。
本発明を工また装置の一つの面(例えば、本発明テープ
へ接合されていない側)t−基質と最大の面積で接触す
るように置いて最大の熱伝導を与えるようにできる一方
、装置の他の面上の結合場所をテープと熱的接触するよ
うに置くことくよって更に伝熱全可能ならしめている。
更にまた、本発明は必要に応じ装置の裏へ直接電気的な
接触を許す。これは装置を電気的に接地したい場合に特
に有用である。
本発明は更に他の利点t−提供する。このようにして、
電子的構成要素および外部電気回路の機構に適用した場
合、組み立てられ念装置のf8!121面をアルファー
粒子から保護するのであって、さもなければ該粒子は電
子構成要素を侵しこれらの電気的状H4ヲ悪化させるで
あろ5゜ その上、本発明の開放ターミナルは結合の突出部および
結合前のターミナルの視覚による整頓と結合が完結され
た後の結合物品の視覚による点検を可能にする。
更Kま友、レーず一結合技術を本発明に使用できるが、
それは開放ターミナルがレフロー目的の几めのはんだ付
は突起にレーザー放射線を直接近づけるようにできるか
らである。
本発明はま几開放ターミナル中へのはんだの流れにより
一層大きい表面積を与えかつ更に機械的結合をつけ加え
ることくより強い結合を与えるものである。
更にまた、本発明は一層i#密にターミナルを形成させ
る能力により高いターミナル配列着度を達成できる。
電子的構成要素を外部電気回路の機構に相互連結させる
ための幾つかの装置が以前から示唆されて来た。しかし
、これら装置は末梢の接触点を使用する電気的に相互連
結装置に使用することを意図したか、あるいはこれらは
本発明の本質的要素の一つ以上を欠いている。
例えは、米国特許第5.832.769号および!3,
868.724号明細書は、一つの面上の′電気的接触
の様式が他の面上の電気的接触の様式に電気的に相互連
結される構造物を発表している。これら構造物は、二つ
の電気的接触様式上つなぐために誘電性材料の単一層?
経て中空でない伝導性の柱を使用し電気的接触点にごく
限られた場所を供給するに過ぎない。
米国特許第4.064.552号明細書は、構成要素を
受は取るための個々の電気的ターミナルt″育する箔様
式(ホイルパターン)をもつテープを記載している。こ
の箔様式は誘電性担体上にあり、担体における′;It
’x伝導性材料で満された孔を通して相互に層をなし九
連結を有するうテープの誘電性の層は互に接着して保持
される。
米国特許第5.780.552号明m書は薄いたわみ性
の日電性支持体に結合された一組の薄い金属フィルム片
の使用を発表している。これら金属片は半導体チップ上
の接触パッドを選(iれ光17 −yへ電気的に相互に
連結する。
米国特許第4.251,852号明細書は、二つの同一
の半導体チップを共通の1組の接触状態に電気的に相互
連結する几めの配線スカートを発表している。この配線
スカートは半導体°チップのまわりにその場でつくられ
る。
米国特軒願連続第292.401号明細書は、多数の伝
導路によって電気的に相互連結された中空でない電気伝
導性内部および外部電気ターミナルの配列を有するたわ
み性の電気?33層からなるテープを発表している。
これら特許および特許顔明細書のすべては中空でなか電
気伝導性ターミナルを使用している。このようなターミ
ナルを工結合の前後いずれかで結合の突出部およびター
ミナルの視覚による整頓および点検を許さない。更にま
た、これらは本発明の使用により達成されるもの程強−
結合を与えない。
更にま九、米国特許第5.852,769号、箒!1,
868.724号、第4,064,552号、W/i3
,780.352号、および第4,251.852号明
細書の装置の高いターミナル密度の達成を困難にしてい
る。
発明の記述 本発明は電子構成要素と外部回路構成要素との間に電気
的相互連結を供給するたわみ性チーft−提供するもの
である。このテープは電子構成要素を外部回路構成要素
へ電気的に相互連結するための開放内部および外部ター
ミナルのあらかじめ決められた配列を有する中空でなめ
たわみ性電気絶縁体からなる。内部および外部ターミナ
ルは、なるぺ(は1層より多匹層として与えられた多数
の伝導路により相互に電気的に連結される。これら路の
少なくとも若干はテープ本体の中に少なくとも部分的に
はめ込まれてまたは埋め込まれているのがよい。従って
、本発明のこの具体例は電気伝導体および88体の多数
の交互の層からなる。
電気伝導路は、個々の内部ターミナルを望む外部ターミ
ナルへ相互連結する望みの形状をもった個々に離れ7t
tgA伝導性トレースからなる。絶縁体の材料は各種の
伝導性トレースを分離し、櫨々なターミナル配列の設計
上最大の許容範囲と与えるように幾つかの仕方でトレー
スが経路を定めることができるようにする。ターミナル
はチーfを完全に通過する通路または路からなる。これ
らの路の側壁の少なくとも一部分Qエテーデの第一と第
二主要面との間に伝導路を与えるように電気伝導性材料
からなる。主要表面上に陸の領域を与えるように、トレ
ースはテープの主要面上で路を取り巻くのがよい。
図面の簡単な記述 本発明を以下図面に関して一層詳しく記述することにす
るが、図中の同様な引用文字は幾つかの図中−貫して同
じ部分を指す: 1に1図は、電子構成要素(ここでは半導体チップ)を
外部回路構成要素(ここではセラミックパッケージ)に
相互連結する本発明テープの一具体fIlff:示す横
断面図である。
第2図および第3図は、それぞれ本発明テープの底面お
よび頂面を示す。
第4図〜gio図は本発明テープの一つの製造法におけ
る順次の工程を示す。
I!11図は半導体チップに結合した本発明テープの拡
大図である。
第12図は本発明テープのもう一つの具体例である。
詳細な記述 第1図は半導体チツ7’3(電子構成要素)の結合場所
4(ここでは突起)の配列を、セラミックパッケージ5
(外部回路構成要素)の伝導路6に相互連結するテープ
2の横断面図を示す。第1図(示す通り、パッケージ5
の伝導路6は、外側の結合場所Tで終っているうテープ
2は頂面13と底[I21eもつ。
第2図〜第3図はテープ2の詳aを示す。第2図はテー
プ2の底面21、即ち結合場所4と伝導路6とに結合さ
れる面が誘電性材料8、内部ターミナル10の配列、お
よび外部ターミナル11の配列からなることを示す。第
2図はまた試験ターミナル20の任意配列も示す。内部
ターミナル10、外部ターミナル11、および試験ター
ミナル20は、第2図に示すように、伝導路14に用^
て電気的に相互連結される。
1F、5図はテープ2の頂部13全示す。この図は第2
図のそれと同様であるが、ただしこの図はこれらの内部
、外部、および任意の試験ターミナルの電気的相互連結
ヶ、第2図における相互連結されているようには示さず
に見せている点を除く。
このようにして、第6図は頂面13が@電性材料8、内
部ターミナル10の配列、および外部ターミナル11の
配列からなることを示す。伝導路14は各種ターミナル
を相互に連結する。これらの図で、伝導路14は24で
内部ターミナルをモして25で外部ターミナルを取り囲
む。
これら図((示すように、伝導路14は相互に少なくと
も部分的に電気的に隔離されそし【テープ2の表面上に
位置する。しかし、伝導性トV−ス14の少なくとも若
干に対してはテープ2の本体の中にはめ込むかまたは埋
め込むことが可能である。
第2図および第6図は、伝導路14の様式を、これらが
チーf2の表[fr13および21上に存在するように
示している。これらはまた内部および外部ターミナルの
各々に対して与えられた配列様式をも示している。第2
図は更に試験ターミナル20に対する配列様式も示す。
伝導路のこれら配列と幾何学的輪郭の様式はターミナル
の望む外形を達成するように選ぶ。選ばれる正確な様式
および外形は本発明にとって特に制限か無く、電子構成
要素および外部回路の構成要素に相互連結するための必
要条件を満足し、そして短絡あるいはキャパシタンスま
たはインピーダンス効果を生ずるかもしれない望ましく
ない電気的相互連結を避けるように選ばれる。これらパ
ラメーター内で種々様々なデザインと輪郭が利用できる
テープ2の絶縁材料はたわみ性であり、なるべくは厚さ
2.5〜250ミクaンの範囲内にあるのがよい。有用
な絶縁材料には、ボリイミー、ポリエステル、アクリル
、テフロン(Tsflon ′rM)のようなフッ化炭
化水素フィルム、ポリスルホ/、ポリアミげ、ポリ(イ
ミド−アミ−)、シリコーン、およびガラス繊維強化熱
硬化プラスチックの薄いたわみ注フィルムが含まれる。
これら絶縁材料は高温度に耐えることが最も好ましい。
テープの種々な伝導性要素は、なるぺ(はアルミニウム
、銅、ニッケル、銀、金、スズなどといった金属から加
工するのがよい。これら金属相互のあるいは他の金属と
の合金も有用である。2樵の金属からする材料でメッキ
しtターミナル壁、例えばはんだメッキ鋼、スズメッキ
鋼、または金メツキニッケルも有用である。各種伝4住
要素の厚さは、電気伝導性を可能にするのに少なくとも
十分でなければならず、そしてこれらは125ミクロン
といつ念厚さでもよいが、もつと薄いターミナル壁およ
び路、例えば10から15ミクロン、の方が経済上の理
由のため一般に好ましい。
チーf2の開放ターミナルあるいは通路は望むどんな円
周形および寸法もとりつる。このようにして、例えばこ
れらは円形、矩形、三角形などでよい。一般に、与えら
れた配列における通路は、すべて同じ周囲形状と寸法で
あるが、そのようにする必要はない。このよう1こして
、例えば円形のターミナルは25から500ミクロンの
直径を有シつる。池の形状のターミナルは一般に円形タ
ーミナルのそれらに・相当する開いた領域を有するであ
ろう。
ターミナルの各種配列の様式も変えることができる。こ
のようにして内部ターミナル10の配列は、第2図〜賞
6図に示すように、多数の水平および垂直の列からなり
つる。これら配列(工、当然のことながら単なる記述で
あって、テープを付けようとする゛電子構成要素の結合
場所の様式に適するように変化しうる。
外部ターミナル11の配列は、典型的には内部ターミナ
ル10の配列の周りに周辺的に置かれる。
これは第2図〜第3図に示すように内部ターミナル10
の配列をとり巻く単一列のターミナルからなるが、ある
^は他の幾何学的様式からなりうる。
配列の正確な様式は、それを付けようとする外部回路の
構成要素の結合場所の様式を満芝させるように変えるこ
とかできる。外一部ターミナル1.1の配列は内部ター
ミナル10の配列を完全にとり囲む必要はない。
試験ターミナル20の配列もまた8−/)様式において
変化しうる。このようにして、図は外部ターミナル11
の配列を取り囲む陸の領域の列としての配列を示すが、
必要に応じ他の様式も利用できる。更に、゛ターミナル
2(Hエターミナル10および11と同様に開放であっ
てもよい。
使用中、チーf2は午導体チップ3といった電子構成要
素に適用され、その結果内部ターミナル1aの配列が結
合場所4(即ち、突起)と合うように配置される。次に
、テープ2をチップ3に結合する。結合させる間に突起
は軟化しターミナルに流れ込む。この結果生じた結合は
第11図に一層明確に示されている。
1!11図を引用することによりわかるように、テープ
2は開放ターミナル10f:取り囲みそしてチーーi′
20頂部から底部への伝導路を供給する電気伝導性トレ
ース14t−有する誘電性基材8からなる。テープ2は
電子構成要素(ここでは半導体チ□ツ′7p3)K11
8合される。チップ3は伝導路23につながった結合場
所(あるいは抛起)4を有する。
結合操作中、突起4は軟化し開放ターミナル10の中に
流れ込む。これによりターミナルと突起との間により大
きい表面積接触が得られ、機械的接触が増加し、その結
果より強い結合を生ずる。
結合後、チツf3’を電子試験装置で試験ターミナル2
0t−探ることにより機能試験をすることができる。も
しテップ3か相互連結している結合のいずれかが不完全
であるならば、それを更に一層高価な組み立【作業にま
わ丁前にその組み立てを捨てるかまたは修復する。もし
チップ3および相互連結結合が良好ならば、試験ターミ
ナル20をもし存在するならば取り除く。次に、外部タ
ーミナル11の配列を、半導体チップ3t−付着しよう
とする外部回路構成要素と登録された接触状態になるよ
うに配置し、テープ2t−パッケージ5上の結合場所に
結合させる。次に、テープ2f、半導体チップ3および
外部回路構成要素に、例えばし70−はんだ付け、熱圧
縮技術、超音波技術、ま九は熱音波技術によって結合さ
せ、内部および外部接触点10と11および適当な結合
の場所の間に冶金学的結合を形成させる。得られた組み
立て装置はこのようにしてすぐ使用忙供される。
テープ2は幾つかの技術により製造できる。下記中J@
はこのような技術の一つを代表するものである。この手
順の理解に第4図〜第10図の参照が助けとなる。第4
図は誘電性材料8のフィルムを示す。このフィルムは薄
< (filエバ、2.5〜250ミクロン)、そして
なるべ(−はKapton[F]フィルムのような材料
からなるのがよい。Kap加n■フィルAはイー、アイ
、シュボン V ニューマース アンV カンパ= −
(+3i、 1. duPont deNemours
 and Company )から市販されている。誘
電性材料8のフィルムは、その製造および後の処塩加工
の両方を楽にするためその縦のふちに沿って多数のスプ
ロケット孔(示していない)を存することができる。
このフィルムの両層に光硬化性樹脂9の層を適用し、光
硬化性樹脂を画家法で活性放射線にさらし、光硬化性樹
脂91C孔12を与えるように現像する・このような技
術はこの分野でよ(知られている。第5図参照。
次に標準の写真平版技術を用Aて、光硬化性樹脂9の通
路ま次は孔12を通して誘電性材料8の一つの側に@を
つくる。露出紡電性材料8t′、火に例えば公知の湿式
または乾式除去技術、例えは化学的平削り(米国特許第
3.395.057号明細書参照)、レーデ−および電
子ビーム穿孔、摩耗技術、機械的穿孔、デラズ“マ食刻
、または反応性イオン平削りにより除去して孔15t−
得る。第6図参照。
欠に、光硬化性樹脂9を除去して第7図に示す通路15
の望む配列を有する誘電性材料8を得る。
この結果得られた孔15は誘電性材料8を通る通路まf
cは路を与える。
孔12および1st−得る几めに用いた技術は誘電性材
料8の両側から行なうことができる。これにより誘電性
材料の両面に−同じ、あるいは殆ど同じ直径の口を有す
る孔15忙つくることが可能となる。第8図参照。この
結果は非常に間隔の接近した路を望む場合に特に有用で
ある。
孔1st一つ(るため罠片側技術を用いようが、あるい
は両側波vrIt−用いようが、電気伝導性材料16(
例えは、鋼)の薄層を、例えば無電解メッキ、電子ビー
ム沈渣、熱蒸着、またはスパター沈着といった公知の技
術を用匹て誘電性材料8上に付着させる。第9図参照。
伝導性材料16のノ・イは誘電性材料8の主安表面全体
にそして孔15の側面に施される。典型的にこの層は厚
さ、01から0.1ミクロンの範囲内にあるが、これよ
り薄くても厚くてもよい。このようにして、この眉の厚
さは電気メッキといった公知の技術を用いることにより
5から10ミクロンまで増加させる。
伝導性材料16の層上に元硬化性薗脂の新しい一つの層
(図示していない)t−再適用し、その上に’l?Aの
パターンをつくり出すように画家法で露光する。該パタ
ーンは死極的に伝導路14の望むパター/に相当するで
あろう。露出後、元硬化性樹脂金現慮し、露出した鋼上
食刻して不要の銅を除去し、伝導路14および開放路の
伝纒a圓壁の望む様式を得る。欠に残存する元硬化性腐
脂を取り除く。第10図は得られた構造の一部分の横断
面図を表わす。これは誘電性材料8、内部テープ、  
ナル10、外部ターミナル11および伝導性トレース1
4を示す。
これら図は誘電性材料の単一層七胃するテープを示して
いるけれども、本発明はこの具体例に制限されない。こ
のようにして、本発明はまた伝導路14の少なくとも若
干はテープ内に本質的に完全に埋め込まれている、ある
いははめ込まれているテープからなる。これは間接的に
像上つくりうる材料の層を第10図の構造物の主要面お
よび路壁上に適用することにより達成できる。このよう
な層は材料の溶液から適用し、続いて溶媒を除去するこ
とにより適用できる。なるべくは、材料が高い熱抵抗t
−Wするのがよい。ポリアミρ戚(例えは、Pyre 
ML 、イー、アイ、シュボン ド ニューマース ア
ンド カンパニーから得られル)はこの目的に対する一
つの有用な材料である。
次に光硬化性樹脂を間接的に1をつくりつる材料の層上
に適用し、画家法で活性放射線にさらして間接的に家を
つくりうる材料に最終的に接近するであろう領域を生ず
るようにし、そして現像して光硬化性樹脂を露出領域か
ら除去する。次に4出した間接的に[一つくり5る岐覆
物t1例えは塩基性m液で化学的に食刻することにより
除去する。次に残存する元硬化性宵脂を除去し、次に間
接的に滓ヲつくりうる材料を硬化させるか、または橋か
け結合する。この方法でのポリアミr酸の変換は米国特
許第4.242.437号明細書に示されている。
第12図は得られた構造を示す。これは第10図のそれ
と同じであるが、ただし間接的にSt一つくりうる材料
1γの層を構造に加えた点を除く。
本発明テープにおいて、内部および外部ターミナルはテ
ープ2を通る孔あるいは路からなる。これら孔の少なく
とも一部はそれらの側壁の一部として電気伝導性の材料
を有することが理解できる。
しかし側壁全体を伝導性材料でメッキする必要はない。
例えば゛電子構成要素上の結合美出部がターミナルの電
気伝導性部分と電気的接触上するように孔の中に達する
ことができることだけ必要なのである。
【図面の簡単な説明】
第1図は゛電子構成要素を外部回路構成安素に相互連結
する本発明テープの横断面図であり、第2図〜第6図は
それぞれ本発明テープの底面および頂面を示し、第4図
〜第10図は本発明テープの−d造法における順次の工
゛程を示し、第11図は半導体チップに結合した本発明
テープの拡大図であり、第12図は本発明テープのもう
一つの共−例である。 2・・・テープ 3・・・半導体チップ 5・・・セラミックパッケージ 8・・・誘電性材料

Claims (5)

    【特許請求の範囲】
  1. (1)電子構成要素(3)と外部回路構成要素(5)と
    の間に電気的相互連結を与えるたわみ性テープ(2)に
    おいて、前記テープ(2)が前記電子構成要素(3)へ
    の電気的相互連結のための通路からなる内部ターミナル
    (10)の所定の配列、前記外部回路構成要素(5)へ
    電気的に相互連結するための通路からなる外部ターミナ
    ル(11)の所定の配列を有するたわみ性電気絶縁体か
    らなり、前記内部(10)および外部(11)ターミナ
    ルが多数の電気伝導路(14)により電気的に相互連結
    され、前記通路の各々の少なくとも一部分が電気伝導材
    料からなることを特徴とする上記テープ。
  2. (2)絶縁材料がポリイミドである特許請求の範囲第1
    項記載のテープ(2)。
  3. (3)通路の壁が電気伝導性材料からなる特許請求の範
    囲第1項記載のテープ(2)。
  4. (4)電気伝導路(14)がテープ本体内に少なくとも
    部分的に埋め込まれている特許請求の範囲第1項記載の
    テープ(2)。
  5. (5)電子構成要素(3)と外部回路構成要素(5)と
    の間に電気的相互連結を与える方法において、前記方法
    が次の工程: (イ)電子構成要素(3)へ電気的相互連結するための
    通路からなる内部ターミナル(10)の所定の配列、前
    記外部回路構成要素(5)へ電気的相互連結するための
    通路からなる外部ターミナル(11)の所定の配列を有
    するたわみ性電気絶縁体からなり、そして前記内部(1
    0)および外部(11)ターミナルが多数の伝導路によ
    り通気的に相互連結されているたわみ性テープ(2)を
    用意し、 (ロ)内部ターミナル(10)の前記配列を前記電子構
    成要素(3)上の第一の結合場所と一線に並べ、そして
    前記第一の結合場所を前記内部ターミナル(10)と接
    触させ、 (ハ)内部ターミナル(10)の前記配列を前記電子構
    成要素(3)上の前記第一の結合場所に結合させ、その
    結果、前記第一の結合場所上のはんだが前記内部ターミ
    ナル(10)に流れ込むようにし、 (ニ)外部ターミナル(11)の前記配列を前記外部回
    路構成要素(5)上の第二の結合場所と一線に並べ、そ
    して前記第二の結合場所を前記外部ターミナル(11)
    と接触させ、そして (ホ)外部ターミナル(11)の前記配列を前記外部回
    路構成要素(5)上の前記第二の結合場所に結合させ、
    その結果、前記第二の結合場所上のはんだが前記外部タ
    ーミナル(11)に流れ込むようにする、 からなることを特徴とする上記方法。
JP60167366A 1984-08-09 1985-07-29 電気相互連結テ−プ Granted JPS6170743A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US63949384A 1984-08-09 1984-08-09
US639493 1984-08-09

Publications (2)

Publication Number Publication Date
JPS6170743A true JPS6170743A (ja) 1986-04-11
JPH0325021B2 JPH0325021B2 (ja) 1991-04-04

Family

ID=24564327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167366A Granted JPS6170743A (ja) 1984-08-09 1985-07-29 電気相互連結テ−プ

Country Status (7)

Country Link
EP (1) EP0171232B1 (ja)
JP (1) JPS6170743A (ja)
KR (1) KR930002909B1 (ja)
CA (1) CA1238959A (ja)
DE (1) DE3587244T2 (ja)
HK (1) HK95894A (ja)
SG (1) SG111194G (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1271819C (en) * 1986-08-05 1990-07-17 ELECTRICAL SHIELDING
GB8719075D0 (en) * 1987-08-12 1987-09-16 Bicc Plc Surface mounted component adaptor
GB2212343A (en) * 1987-11-12 1989-07-19 Peter Elliott Electrical junction
EP0440615A1 (en) * 1988-02-05 1991-08-14 Raychem Limited Uses of uniaxially electrically conductive articles
US5631447A (en) * 1988-02-05 1997-05-20 Raychem Limited Uses of uniaxially electrically conductive articles
WO1989007338A1 (en) * 1988-02-05 1989-08-10 Raychem Limited Uses of uniaxially electrically conductive articles
US5637925A (en) * 1988-02-05 1997-06-10 Raychem Ltd Uses of uniaxially electrically conductive articles
JP2873032B2 (ja) * 1988-09-30 1999-03-24 レイケム・リミテッド ハイブリッドマイクロチップ結合物品
JPH0810744B2 (ja) * 1989-08-28 1996-01-31 三菱電機株式会社 半導体装置
US5557505A (en) * 1994-07-22 1996-09-17 Ast Research, Inc. Dual pattern microprocessor package footprint
US5777853A (en) * 1996-05-03 1998-07-07 Ast Research, Inc. Printed circuit board having a dual square pattern footprints for receiving one of two electronic components having equal printouts per size
US5764488A (en) * 1996-06-11 1998-06-09 Ast Research, Inc. Printed circuit board having a dual pattern footprint for receiving one of two component packages
US5751557A (en) * 1996-06-21 1998-05-12 Ast Research, Inc. Printed circuit board having a triple pattern footprint for receiving one of three component packages
US6407450B1 (en) 1999-07-15 2002-06-18 Altera Corporation Semiconductor package with universal substrate for electrically interfacing with different sized chips that have different logic functions
GB2356287B (en) * 1999-07-15 2004-03-24 Altera Corp Apparatus and method for packaging different sized semiconductor chips on a common substrate
EP1796443A1 (de) * 2005-12-09 2007-06-13 Delphi Technologies, Inc. Kontaktelement und elektrisches Verbindungssystem

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4731066U (ja) * 1971-04-20 1972-12-08
JPS55138794U (ja) * 1979-03-23 1980-10-03

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4048438A (en) * 1974-10-23 1977-09-13 Amp Incorporated Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips
US4472876A (en) * 1981-08-13 1984-09-25 Minnesota Mining And Manufacturing Company Area-bonding tape
FR2518813A1 (fr) * 1981-12-22 1983-06-24 Socapex Support d'interconnexion d'un boitier de circuit integre sur un circuit imprime et systeme d'interconnexion utilisant un tel support
KR900001273B1 (ko) * 1983-12-23 1990-03-05 후지쑤 가부시끼가이샤 반도체 집적회로 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4731066U (ja) * 1971-04-20 1972-12-08
JPS55138794U (ja) * 1979-03-23 1980-10-03

Also Published As

Publication number Publication date
SG111194G (en) 1994-11-25
JPH0325021B2 (ja) 1991-04-04
HK95894A (en) 1994-09-16
DE3587244D1 (de) 1993-05-13
EP0171232A2 (en) 1986-02-12
CA1238959A (en) 1988-07-05
KR860002143A (ko) 1986-03-26
EP0171232B1 (en) 1993-04-07
KR930002909B1 (ko) 1993-04-15
DE3587244T2 (de) 1993-09-02
EP0171232A3 (en) 1987-12-02

Similar Documents

Publication Publication Date Title
US4472876A (en) Area-bonding tape
US5601678A (en) Method for providing electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US6574113B2 (en) Electronic package with stacked connections and method for making same
US4692839A (en) Multiple chip interconnection system and package
KR100772604B1 (ko) 집적화된 전자 칩 및 상호접속 디바이스와 그 제조프로세스
US4509096A (en) Chip-carrier substrates
JPS6170743A (ja) 電気相互連結テ−プ
US20020005591A1 (en) Bumpless flip chip assembly with strips-in-via and plating
KR20000067943A (ko) Z축 상호 연결 방법 및 회로
US6236112B1 (en) Semiconductor device, connecting substrate therefor, and process of manufacturing connecting substrate
US5637925A (en) Uses of uniaxially electrically conductive articles
US5631447A (en) Uses of uniaxially electrically conductive articles
CA1321659C (en) Uses of uniaxially electrically conductive articles
EP0327399A1 (en) Method of manufacturing an uniaxially electrically conductive article
EP0521720A1 (en) Heat-dissipating multi-layer circuit board
JPH06347480A (ja) プローブ構造
RU2134466C1 (ru) Носитель кристалла ис
JPS63501995A (ja) マイクロミニチュア装置の圧接接続端子の製造方法
JP3172267B2 (ja) 大規模配線基板及びその製造方法
JPH03237369A (ja) テストヘッド構造
JPH0311568A (ja) 導電パッド及びその製造方法