JPS63501995A - マイクロミニチュア装置の圧接接続端子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 マイクロミニチュア接続のための圧縮ペデスタル発明の背景 １、本出願に関する引例 本特許出願は、ニルス、Ｅ、パトｏ　−（Ｎｉ　１　ｓ、　Ｅ。

Ｐａｔｒａｗ）によって発明され、ヒユーズエアクラフト社に論渡された“反転 チップキャリア”と“チップインターフェイスメサ″という名称の特許出願に関 連する。

２、発明の分野 本発明は、非常に多数の集積回路が載せられたマイクロエレクトロニクス部品の 超高密度、超大型集積化とウェハスケールの合成に関する。実施例の特徴となる 点は、驚くべき多くの信号処理能力と巨大なメモリ容置を有するマルチチップＶ ＨＳＩＣハイブリッドを可能とするアクティブマイクロエレクトロニクス回路要 素の平面上の、そして直交方向の空間の最適化である。

３、発明の背景 過去４０年に渡って、エレクトロニクス産業は発展し、電子部品の性能の大いな る改善を果たした。熱イオンデバイスから固体ダイオードおよびトランジスタへ の変遷は、強力なデジタルコンピュータを構成するために回路を小形化するため の著しい努力の第１のステップであった。技術革新の偉人なる第２ステツプは、 ディスクリートな固体デバイスを単一のハウジングの中に入れられた小型の単体 の回路に統合することであった。集積回路が開発される以前は、トランジスタの ような部品は、個々にプラスチックケースに包まれ、あるいは別々にメタルキャ ンに包まれていた。これらの単一の素子は一般に回路基板に取付けられ、それぞ れが半田付けされた線によって接続される多数のリードを有する。集積回路の第 １段階は、絶縁基板上にいくつかの層を形成するように交互に蒸着された金属と 誘電体からなる薄膜上に、多くのディスクリートな能動素子を結合したものであ った。薄膜ハイブリッドと呼ばれるこれらの初期の集積回路は、現在の集積回路 のはしりであり、その集積回路は単独であるが非常に強力な、そして高密度にパ ックされた半導体チップを含んでいた。この半導体チップは材料のベース、すな わち基板を有し、その上には多くの薄膜層が形成され、それらはいくつかの水平 な層を垂直に突抜ける小さい金属性の内部接続、すなわちバイアスによって一緒 に結合されていた。シリコン、ゲルマニュウムあるいはガリウムひ素のような半 導体材料は、異なる電気的特性を有し、注意深く選択された微細な領域を形成す るために化学的に変えられることができる。これらの各領域は、高精度に製造さ れ、今や１インチの１００万分の１以下まで測定することができる。電気伝導度 が異なるいくつかの領域は、算術計算を実行し、あるいは情報を格納することを 助けることができるデバイスを作成するために、グループに分けられることがで きる。一つのモノリシックチップの多層のうちの一つの層内の顕微鏡的微少領域 のこれらのグループは、２０年から３０年前それらに先行してディスクリートに パッケージされた部品と時代的類似性がある。

電子部品の各発展ステップで計算速度とメモリ容量の向上が達成されるにつれ、 これらの部品をパッケージする方法がより重要となってきた。半導体材料とデバ イスさらに小型化するという製作製造に関する問題が技術的発展により解決され ると同時に、パッケージの問題が生じた。回路部品の大きさがより縮小されるに つれて、各部品を処理する問題はますます難しくなった。集積回路がますます高 密度に集積され、１００万もの別々の能動デバイスが消しゴムつきエンピッの消 しゴムの直径より小さい空間に集積されるようになると、小さい回路素子から形 成される巨大な回路網と外部との間で情報を電気信号の形で交換することは非常 に困難となった。

複雑さによる他の問題は、設計者が一体化システムの多くの集積回路を接続しよ うとするとき生じる。エンピッの端にある消しゴムの断面よりも小さく、１イン チの１７１００よりも小さい半導体チップが約４インチの半導体材料の薄い円形 ウェハ上に何百と同時に製造される。ウェハ上の別々のチップを全て結合しよう という最近の試みは、ウェハスケールインテグレーションと呼ばれる。１つのウ ェハ上に１０、ｔｏｏ、あるいは１０００か１００万個にのぼるすでに非常に強 力な個別のチップを組込んだ電子デバイス（それらのチップはざっと１００万個 の能動素子を有する）は、電子技術の著しい技術的飛躍の成果である。

集積回路と複数の集積回路アレイを設計製造する場合における最も困難な問題の 中には、集積回路の内部回路と外部へのアクセスポイントである小さな端子すな わちパドとを接続らないというやっかいな問題が存在する。接続ワイヤは、１／ １０００インチの直径であり、取扱いを注意しなければならないほど非常に細い ゲージである。これらのワイヤすなわちリード線をチップの外部伝導端子に取付 ける一般的な技術は熱圧縮接合である。このプロセスのために集積回路チップに は熱と応力が加えられることになる。ボンディングウェッジとよばれる非常に小 さいＶ字型のプローブが顕微鏡を通して観察され、伝導バド上にワイヤが導かれ なければならない。そのバドは普通半導体チップの周囲にあり、それはパドを構 成する金属材料を軟らかくするために加熱デバイス上に置かれている。ボンディ ングウェッジによって作られたものは、爪の先、あるいはボールボンダとよばれ 、圧力接合具は、その中心を通してワイヤをそのバドに供給するためのガラス製 の毛細管を有する。炎により毛細管の開放端から突出たワイヤの先端が溶かされ 、ワイヤの太さの約２倍の直径を有するボールが形成される。その後そのワイヤ は、毛細管の中に引込められ、毛細管がバド上に動かされ、かなりの力でパドに 押付けられる。その間その゛ボールはオリフィスにぴったりと保持される。圧縮 によりそのボールは爪の先のような形状をした平らな熱圧縮接合に変形される。

毛細管はバドから引離され、チップ上のパドに今付けられたワイヤを溶かすため に再び炎が使用される。そのワイヤと接点パドは、金またはアルミニウムででき ている。

熱圧縮接合は長年にわたる製造において有効であったが、この方法には多くの欠 点にあった。ワイヤとパドをマニュアルで、あるいは高価な自動装置で接合する 場合の高額な費用以外に、圧縮接合のような機械的な接続は環境因子の大きさに よって故障を生じる可能性があるということである。製造過程は完全ではありえ ないので、いくつかのワイヤ接合は製造後故障する可能性がある。接続の１％の みが適当でないとしても、接続の良くないチップを使用する電子システム全体と しては結果として完全には動作しなくなる。接続された材料の温度の変化による 膨張収縮の割合いの違いにより長時間経過後には接合の破壊がもたらされる。大 気は金属接続を腐蝕し破壊する酸化のような科学プロセスを開始する化合物を含 有する。サブ部品の据付け、取扱い、および使用中の震動はこれ等のワイヤの接 続を時間の経過にしたがって破壊する。

エレクトロニクスデバイスの寿命がつきるまでワイヤ接合を無傷で保つという難 しい問題に加えて、チップ内部間の、あるいは多くのチップ間の接続には、全て の接合が完全になされ、決して壊れないとしても、多くの問題がつきまとう。

非常に多くのチップ間を接続するために必要とされる非常に多くのワイヤ接合の ため、システム回路内の伝導パスの全体としての長さは巨大となる。これらの伝 導体は抵抗成分を有するので電力を消費する。この加熱によって生じる周囲温度 の増加により関連する集積回路の動作が妨げられる。そのワイヤにより、正確に 平衡した回路に望ましくないインダクタンスとキャパシタンスがもたらされる。

伝導体間のクロスト−クによりシステム全体の性能が非常に妨げられる。その長 いバスに固有の遅延時間により計算能力は低下させられる。

チップ内部間を、あるいは多くのチップアレイを一緒に接続するためにワイヤが 使用される時、多くの空間が消費されるということが多分最も問題である。はと んど同じ平面上にある２つの点を接続するワイヤの広がりは、ループ状の、一般 に放射状に曲げられた長いワイヤを必要とする。ワイヤが曲げられることのでき る量は、ワイヤのもろさとワイヤの割れる限界によって制限される。さらに、ワ イヤ接合具のサイズにより熱圧縮接合される接点間の最少の空間が制限される。

隣合うチップ間を各ループにより接続するために必要とされる最少の空間により 、チップを並べるときの水平密度に制限が与えられる。従来のワイヤ接合技術は チップの２倍の厚さよりも少なくない空間を必要とした。チップの高さが２０ミ ルのオーダであるならばワイヤ接合をするために必要とされる適当な空間は約５ ０ミルである。ワイヤ接合されるバドも、チップ上にかなりの空間を必要とする 。各パドはワイヤ接合具によって伝えられる大きな圧力を許容するのに十分な大 きさと強さを必要とする。ワイヤ接合はチップの水平表面のかなりの領域を必要 とするばかりでなく、チップの上方の空間も必要とする。接続ワイヤのループと なった部分はチップ面よりはるか上方に広がり、そのためチップをいくつかのレ ベルに積みあげることができない。ワイヤを接続するためにはアクティブなチッ プの上下に空間を必要とするので、このアクティブな回路に垂直な上下方向の空 間がワイヤを伸ばすために確保されなければならない。この伸ばされたワイヤは 、物理的衝撃、震動、温度の異常、およびアッセンブル過程におけるダメージを 含む環境の変化のほとんどによって傷付けられやすい。

従来のマイクロエレクトロニクスおける接続と、ウエハスケールインデグレーシ ョンとでは、数百方何のアクティブな回路部品を接続し結合する際に、固有のチ ップアレイとパッケージングの問題を種々の方法を使用して解決しようとしてき た。米国特許３，４３６．Ｅｉ０５には、ランドロン（Ｌａｎｄｒｏｎ）は、接 合表面を有する複数の離された丸いペデスタルで終端する基板上に展開された伝 導バスを有する半導体デバイスに対するバゲージプロセスを開示している。

ウェイクリ（Ｗａｋｅｌｙ）は、米国特許３．４８３．３０８において、半導体 デバイスのためのモジュラパッケージを開示する。ウェイクリの構成では、ルー プとなったワイヤ接合を使用して伝導バスに結合された半導体チップを含む平ら な上部表面を有する絶縁材料でできた矩形の本体が組込まれている。

矩形の本体を通って下方向に存在するペデスタルに伝導バスは接続されている。

パスはそれらがプリント基板に電気的に結合されるペデスタルの端で終わる。

米国特許４，１７９，８０２では、ジョン（Ｊｏｓｈｉ）らは、スタッドチップ アタッチメントプロセスを説明している。金属スタッドは当該チップの端子金属 フットポイントをマツチングさせるためのチップキャリア表面に設けられている 。キャリアのシリコン基板上の当該スタッドにチップ上の金属パドを接続するこ とによりチップはキャリアに固定される。スタッドとパドの間の接合を完成させ るために非常に少量のハンダが使用される。

ロビラード（Ｒｏｂ　ｉ　１１　ａ　ｒｄ）らは、米国特許４，１８９゜８２５ に集積検査組立てデバイスを開示している。この発明は、集積回路デバイスと、 バゲージの絶縁部分を通して伸びる伝導性のリードを有するバゲージフレームと 、チップを受取るための開口部を有する内部接続基板を具備する。

マルチウェハ回路構成におけるウェハを製造するために正確なスタンピングを使 用する方法は、米国特許３，８１３．７７３にパーク（Ｐａｒｋｓ）によって開 示されている。この発明は、集積回路チップを含むパラレルパイプライン構造を 形成するために、圧力を掛けて１つに積上げられる複数の伝導ウェハを使用する 。パークは、集積回路を外部デバイスに接続するための端子として、誘電材料に よって分離された一様な矩形のマトリクス状の２軸スラグを使用している。

米国特許２，８５０，６８１では、ホートン（Ｈｏ　ｒ　ｔ　ｏｎ）は堅い絶縁 材料、各ウェハに固定された伝導体、これらのウェハ上の電子部品間の接続から なる複数を結合した電子装置に対する二次的な微細構造を開示している。

ピザ（Ｖｉｚｚｅｒ）は、米国特許３．ＩＤ７．３１９において、モジュール化 された部品のプリント基板コネクタを開示している。この発明では、スプリング 付きターミナルによって保持される回路コネクタ要素を挿入するためのエンドス ロットを有するプリント基板に取付けられるモジュール化された部品基本ブロッ クが使用される。

チャンネルを有する絶縁セラミックス基板を含む半導体のフラットパッケージが 米国特許３，２７１．５０７にエリオツド（Ｅｌｌｉｏｔｔ）によって開示され ている。それでは、接合される半導体ウェハは金の表面に受け取られる。

米国特許４，２８８．８４１にはゴーガル（Ｇｏｇａｌ）が、サンドイッチ構造 を有する多層セラミックスに設けられた二重空洞チップキャリアを有する半導体 デバイスを開示している。

そのサンドイッチ構造は一対のチップ空洞を有する。発明者は、異なるターミナ ルパターンを有する二つの集積回路を接続するためにこの構造が有効であると述 べている。

ミネッチ（Ｍｉｎｅｔｔｉ）は、米国特許４，３３２，３４１において、基板と 接点材を接合するために固体ハンダを使用して回路パッケージを形成する方法を 明らかにした。ミネッチのセラミックチップキャリアはセラミック本体を有し、 それにはキャリア表面のエツジに壁が形成されている。多層接点材はパドと接触 するように接続され、それは集積回路チップからのリードに接続されている。

ホール（Ｈａｌｌ）らは、米国特許４，３５２．４４９において、支持基板上に 取付けられたマクロ部品を使用して回路パッケージを製造する方法を説明してい る。部品と基板の間に十分なりリアランスを維持し、高信頼性を有する接合を達 成するために、ホールらは部品あるいは基板のどちらかの上に形成されたバドを 接触させるために予め形成された多量のハンダを使用した。この発明では、チッ プキャリア上のバドを接触させるために２０から４０ミルの直径を有する鉛スズ ハンダ球が使用される。

米国特許３，８１１，１８６では、ラーナード（Ｌａｒｎｅｒｄ）らは、伝導体 が基板に取付けられる時に、基板の伝導体面上にマイクロ回路デバイスを並べ、 支持するための方法を述べている。そのデバイスと、対応する伝導体との間に置 かれる整形された柔軟な絶縁材料は、それらが適当に並べられた後、伝導体を接 続するために加熱により溶かされるターミナルを支持する。

ビービット（Ｂｅａｖ　ｉ　ｔ　ｔ）らは、米国特許３，８２５．８０１におい て、チップを保持するベース内に形成される空洞とカバーとの間に接続される多 数の伝導体を含む集積回路のパッケージを述べている。この空洞は、チップのキ ャリアとして働き、それは絶縁材料のカバーとベースとの間に固定される弾力性 のある伝導性の紐状の材料の間に保持される。

可溶性の外部接続を有し、リード線を使用しない反転チップキャリアのような小 さいセラミックデバイスの組を作るためのプロセスは、米国特許３．８６４．８ １０にバーシス（Ｈａｒｇｆｓ）によって開示されている。ベースシート上のセ ラミック材料のいくつかの層を加熱した後、バーシスは、チップに接続されてい るリード線をチップの端子よりもむしろ外部デバイスにより簡単に接続するため に、それをエポキシ樹脂の中に埋め、あるいは包むことによってセラミックキャ リア上にチップを取付けている。

米国特許３，８８８，７２４では、バリン（Ｐｅ　ｒ　ｒ　ｉ　ｎｏ）は、フレ キシブルなテープ上に多くのリード線の組を形成することによって製造される集 積回路チップに対する接続構造を明らかにしている。これらのリード線はテープ に形成された穴を突抜け、集積回路チップ上の接点パターンに対応するパターン に設けられている接点で止まる。チップは、それらが接点に接合されたあと、エ ポキシカプセルによって包まれる。

バートラロード（Ｈａ　ｒ　ｔ　１　ｅ　ｒｏａｄ）らは、転送プローブの一端 に半導体フリップチップを位置合せするための方法と装置を説明する。それによ りチップを自動的に磁気的に重ね並べられたリードフレーム構造がそれらに接続 される。

位置合せ装置の長く伸ばされた溝の一端にフリップチップを置き、接合の前にチ ップを適当に置くために磁気力を使用してガイドレール上でそれらを運ぶ方法は 、米国特許３，９３７゜３８８に述べられている。

キャリヤ、回路移送器およびＬＳＩデバイスを内部接続するためにハンダ技術を 使用するＬＳＩデバイスの電気的パッケージは、米国特許４，０７４，３４２に ホーン（Ｈｏｎｎ）らによって開示されている。ホーンらによる電気的パッケー ジでは、半導体材料、端子ビンの標準的な配列、および移送器と同様の熱膨張係 数を有するキャリアとが使用される。それらは種々のパッケージ材料の熱膨張率 の不一致によって生じるハンダづけ接合上の機械的応力が減少させられることが 述べられている。

イノウニ（Ｉｎｏｕｅ）は米国特許４，１４３．４５６において、半導体デバイ スの絶縁方法を開示している。この発明では、伝導性パターンとチップとを保持 する回路基板を有する半導体デバイスのために保護カバーが使用される。イノウ ニはアルミニウムワイヤで回路基板パターンのチップ接続部に、共融点を有する 、あるいは電気的に接続される接着材でチップを固定している。

米国特許４．１４７．８８９にはアントリユース（Ａｎｄｒｅｗｓ）らが、平面 化された、あるいは接合された可溶性の伝導トレースおよびバスを有する柔軟な 取付はフランジを有する薄い誘電体でできた皿型のチップキャリアを開示してい る。これらのトレースとバスは、電気的に接地され、堅牢な構造を提供する平面 型の、あるいは接合されたヒートシンクと接続されている。

集積回路デバイスと、外部出力端子と、出力伝導体配列に対する支持材料と、お よび電気的絶縁包囲カバーとを具備する出力パドを有する集積回路デバイスに対 するフラットパッケージの方法が、米国特許４．２８４，９１７にユーゴン（Ｕ ｇｏｎ）によって開示されている。この発明は、厚さが薄くなり、表面領域が減 少された１つ以上の集積回路デバイスに対するパッケージ方法を提供するために 、支持ウェハ上に配置された接点具を有する。

上記の発明のいずれもが平面上あるいは直交空間を費やすという問題を解決して はいない。それはチップアッセンブリの大部分が、ワイヤ接合のようなチップの 内部接続に費やされるためである。これ等の従来の方法あるいは装置のいずれも が、アクティブ半導体部品の超高密度集積を達成するという複雑な問題の全てを 解決するための有効なはっきりとした手段を提供していない。この問題を解決す るための手段は３０年にわたって半導体および集積回路産業によって長いこと必 使うことなく、チップ内部接続およびチップ間の内部接続をするための真に実際 的で信頼性のある有効な手段は、マイクロエレクトロニクスの分野において大き な進歩を提供するであろう。現在の技術水準をはるかに越えるスピードで情報を 処理することができ、今日のほとんどの高密度パッケージ設計をはるかに越えて 大量のデータを格納することができる集積回路を作り出すための革新的な設計を 、半導体チップの製造者は使用することが可能となるであろう。そのような発明 は、種々のコンピュータシステムと協同して動作するように理想的に適用され、 広範囲の動作条件とシステムアプリケーションに渡って一貫して高信頼性をもっ て実行されるであろう。超ＬＳＩ回路はまた、スーパーコンピュータおよび軌道 防衛システムの厳密な要求を満足するであろう。航空マイクロエレクトロニクス の設計者をして非常に強力な、そして非常にコンパクトな集積回路を宇宙防衛シ ステムに対して使用させることができるような発明は、エレクトロニクスの分野 における大きな技術的進歩となるであろう。

発明の概要 本発明の目的は、この大いなる技術的進歩の達成を助けることである。マイクロ ミニチュア接続のためのパトロー（ｐａｔｒａｗ）圧縮ペデスタルは、集積回路 の設計者をして、従来のディスクリートに接続された複数の集積回路からなるシ ステムでは実現されなかった信号処理とメモリー容量を有する一体となったオン ウェハチップアレイを形成するために、集積回路を一緒に接続することを可能と した。本発明は、以下に説明され請求されるウェハスケールの合成技術を使用し て、現在の技術レベルをＶＬＳＩを越え広範囲の超高密度超ＬＳＩ化（ＥＬＳＩ ）にまで発展させる。

本発明の構成のベストモードは、チップインターフェイスメサで使用されるよう に設計されている。そのチップインターフェイスメサもニルス、Ｅ、パトローに よる発明であり、ヒユーズエアクラフト社に共に譲渡された出願に述べられてい る。チップインターフェイスメサは、誘電体材料がら作られ、通常それが載せら れた半導体チップよりも一般に僅かに小さい矩形をしている。そのメサは矩形の 断面を有し、アクティブ回路の最上位レベルにあるチップの上部にエポキシで固 着される。メサの周囲には伝導材料層でコーティングされた垂直チャンネルが、 すなわちノツチが集中している。垂直なチャンネルによってノツチが形成されて いる。メサの上面には、従来の接合パドよりもはるかに大きい伝導領域すなわち 外部インターフエイスバドアレイが存在する。これらの外部インターフエイスパ ドは薄い伝導パスによってメサの側壁上のノツチに電気的に接続されている。メ サ内の各ノツチは半導体チップ上の伝導性のチップインターフェイスメサと一致 するように整列されている。チップインターフエイスバドはメサに接合されるチ ップの上面の周囲に展開されている。

加熱されたハンダあるいは他の容易に変形される伝導材料の滴が、メサの上から 各ノツチに入れられ、その滴はノツチの垂直な壁とパドの両方とを接続するので 、メサとチップインターフエイスバドの間に電気的リンクを形成する。

このマイクロエレクトロニクスパッケージ構成は、バトロー反転チップキャリア の重要な改良点であり進歩点である。

それはチップのアクティブ回路の上下の空間でチップ内部接続とチップ間接続を 再構成することによって、長いループとなるワイヤ接合を殆ど無くしたというこ とである。チップインターフェイスメサではワイヤ接合を完全に無くした。全て の望ましくないワイヤ接合は、対応するチップバドと関連するノツチ内の耐久性 があり容易に形成されることができるハンダ微少滴接続によって代わられる。ア クティブな回路にわたってチップ内部接続とチップ間接続を空間的に再配置する ことは、集積回路アッセンブリのためのパッケージ空間を最適化し、隣合うチッ プ間のワイヤ接合によってかって浪費されていた巨大な空間を節約することによ り半導体デバイスに対して与えられていた理論的な密度の限界近くまで集積する ことを設計者をして可能とさせた。チップインターフェイスメサは、アクティブ な半導体回路に対する多数のチップアレイの平面空間のほとんど全てを確保し、 アクティブ回路の平面に直交する空間を非効率的な内部接続のために使用される ことをなくす。この重要な新しい集積回路アッセンブリの設計方法は、パッケー ジ限界を最適化するばかりでなく、経済的には内部チップの専有空間を最少にし て隣接して多くのチップを平行に並べることを可能とする。多くのチップを一緒 に接続することによって、ウェハ上の多くの半導体チップは、ウェハスケールの 全体の再構成を実現するために、結合されることができる。

本発明は、“反転チップキャリア”と“チップインターフェイスメサ”という名 称の出願に述べられて請求されている発明の他の観点からの改良である。マイク ロミニチュア接続のための圧縮ペデスタルは、上部と、その上部から伸びる少な くとも３つの脚とを有する伝導材料の本体である。信頼性のある電気的結合を形 成するために、その脚は、はとんど平らな伝導パドにしっかりと適合するフレア 型の接点バドで終端する。これらの脚は、チップインターフェイスメサ上のメサ インターフエイスパドの１つに適合するように設計される。

ペデスタルは、柔軟な金属から形成され、ペデスタル全体がメサインターフエイ スパドに押付けられるロード力に従うとき、反対向きのバネ応力を提供する。関 連する出願に述べられるチップインターフェイスメサとチップアッセンブリで圧 縮ペデスタルを使用することにより、現在のＶＬＳＩ技術を越えるシステム密度 にまで実際のウェハスケール再構成を可能とする集積回路に対する非常に改良さ れたパッケージアレイが可能とされ今。圧縮ペデスタルは、何百あるいは何千も の内部接続されたチップインターフェイスメサとアッセンブリとを結合するチッ プインターフェイスメサアレイを製造するために使用される。単一チップキャリ アは、チップに触り、交換することを容易とする単一ロードレセプタタルで本発 明を使用して構成される。

従って、本発明の目的は、容易にまたコスト的に有効に大量生産されるデバイス を使用して、内部接続された集積回路アッセンブリの大きなアレイを接続する簡 単で信頼性のある手段を提供することである。

本発明の目的は、集積回路の大きくて複雑なシステムに組込む手段を壊すことな く、チップが繰返し検査され、置換えられるように、チップインターフェイスメ サとチップアッセンブリのサブ部品が離されているとき、その対応するチップあ るいはキャリアを壊さないマイクロエレクトロニクスの内部接続デバイスを提供 することである。

本発明のさらに他の目的は、チップ製造プロセスにおいて、高価なチップの生産 に反対に影響を与えない集積回路のパッケージの解決法を提供することである。

本発明の目的は、望ましくなく信頼性のないワイヤ接合を完全に除去するマイク ロエレクトロニクスの内部接続のための装置を提供することである。

本発明の他の目的は、あるボリューム内のアクティブな集積回路デバイスの密度 を最大にマイクロミニチュア電気的内部接続のための装置を提供することである 。

本発明の他の目的は、従来不可能とされていたウェハスケールの合成設計を可能 としコスト的に有効とするために多くの別々のチップ内の回路を接続し、あるい はチップ内の回路を接続する簡単で信頼性のある手段を提供することである。

更に本発明の他の目的は、現在一般に使用されているチップと既存のパッケージ 技術を使用して、非常に多くの半導体チップを接続する手段を提供することであ る。

また本発明の他の目的は、内部接続ワイヤを全体として無速度を向上させたチッ プ配列を提供することである。

多数の長いワイヤ接合をなくすことにより、無駄な容量性負荷の発生の第１の原 因がなくなるので、設計者をして電力消費を非常に減少させる長所をもたらすこ とを可能にするチップキャリアを提供することも本発明の目的の１つである。

本発明の他の目的は、容易に検査され、調べられ、加熱され、修理されることが できるチップキャリア上に多くのチップを一緒に取付ける方法を提供することで ある。

さらに本発明の他の目的は、チップ間の人出力の要求を最少にするチップ展開法 を提供することである。

以下の請求の範囲に記された本発明の他の目的は集積回路アラセフブリ内の多数 の長いワイヤ接続を組込む従来のデバイスによって生じていたじゃまな付加的な キャパシタンスとインダクタンスをさけるマイクロエレクトロニクスの内部接続 のための装置を提供することである。

軌道環境に経済的に置かれることができるシステムを製造するために、集積回路 のシステムの重さを減らすことも本発明の目的である。

本発明の種々の目的および本発明のより完全な理解は、添附された図面を参照し 、以下の説明を研究することにより達成される。

図面の簡単な説明 第１図ａからｅは、基板上に圧縮ペデスタルを形成する種々の段階を示すことに よって本発明による製造方法を示す図でつの完全な圧縮ペデスタルの斜視図であ る。

第２図は、内部接続デバイスに接続される圧縮ペデスタルによって当該レセプタ クルに含まれ、接続されるチップとチップインターフェイスメサアッセンブリの 多数のチップアルイの斜視図である。

第３図は、チップを有し接続するための圧縮ペデスタルを使用する単一チップキ ャリアの側断面図である。

実施例の説明 圧縮ペデスタルと組合わせて使用されるチップ間インターフェイスメサアッセン ブリは、ニルス　Ｅ、バトローによる“チップインターフェイスメサ”という名 称の特許出願に詳細に述べられている。その特許出願に包含される図面を含め　 −で、その特許出願における説明が、本出願に参考として組込まれている。

第１図ａからｅは、圧縮ペデスタルの実施例を容易に実現するために使用される 動作のシーケンスを示す。基板１ｏは、ワックス、フォトレジスト、熱プラスチ ック、あるいは約４〜１２ミルの直径を有する円形のホール１４のパターンを有 する金属基板マスク１２で覆われ、あるいはスクリーンされている。

ホール１４は、塩化カリウムあるいはフォトレジストのような材料で正のメニス カスが形成されるレベルまで満たされている（第１図ｂ）。丸いピラー１６が各 ホール１４内に形成される。

基板マスク１２は基板１０上のピラー１６だけを残して適当に基板を溶かして除 かれる（第１図Ｃ）。第１図ｄとｅにおいて、中央本体部と半径方向に伸びる４ つの部材とを有する金属マスク１８が、ピラー１６上にアルミニウム層を蒸着す るために、ピラー１６上に置かれる。第１図ｆは、フレア型で一般的に平らなバ ド２５で終わる４つの下方に伸びる脚２１を有する２つの最終的な圧縮ペデスタ ル２０を示す。ペデスタル２０は、基板１０の上部に有り、伝導パス２２によっ て接続される。ペデスタル２０は、“チップインターフェイスメサ”とい名称の 関連する出願に示されるメサインターフエイスバド上に展開されるように設計さ れている。ペデスタルとそれを受取る伝導表面との間に信頼性のある接合を形成 するために、ペデスタルは約１５０℃にまで加熱された雰囲気中でインジウム合 金でコーティングされる。

第２図は、マトリクス状の構成で多くのチップインターフェイスメサとチップア ッセンブリ２８とを含むマルチチップアレイを示す。各アッセンブリ２８は、伝 導パス２２に接続される複数の当該圧縮ペデスタル２０を有するレセプタクル内 に保持される。そのバス２２は、内部接続基板２４と関連する外部端子（図示せ ず）に電気的に接続されている。レセプタクルは基板２４上のアライメントスペ ーサ２６の上部に配置される。各アッセンブリ２８はチップ３０、メサ材３２、 （図示されない）伝導ハンダ滴を保持するノツチ３４、および当該メサ材３２の メサ平面３６の上部に展開される特大のメサインターフエイスパド４０のマトリ クスとを具備する。パド４０は伝導パス３８を介して各チップ３０に接続され、 圧縮ペデスタル２０を介してマルチチップアレイ２３に電気的に接続されている 。

第３図は、圧縮ペデスタル２０を使用する単一チップキャリア４２を示す。セラ ミック本体４４は、チップインターフェイスメサとチップアッセンブリ２８を保 持するレセプタクルを有する。保持リング４７によって固定される取外し可能な カバー４６がピストン５０上に従来のスプリング４Ｂを保持する。ピストン５０ は、レセプタクルの底にある端子６０に対してチップ５２、メサ材５４、および ハンダ滴５６を含むアッセンブリ２８を保持する連続的な圧力を提供する。端子 ６０は、セラミツツク本体４４内の内部コネクタ（図示せず）に接続され、セラ ミック本体４４は、セラミック本体４４の周囲の外部端子あるいはエツジ接点（ 図示せず）に接続されている。

関連する特許出願に詳細に述べられているパトロー反転キャップキャリアは、当 該技術分野の熟練設計者をして、現在の市販されているチップを採用し、この新 しいキャリア内にそのチップを置き、裸のチップと比べて僅か３％の平面領域増 加だけでアクティブ回路を６５％増加させられる巨大な領域の増加を実現するこ とを可能とした。パトローチップインターフエイスメサは、全てのワイヤ接合を 完全になくすことにより大きなボリュームの表面領域比を提供する。従来の製造 技術で必要とされるほとんど全ての内部チップ間距離が、チップと外部との間の 電気的内部接続を形成するために、チップのアクティブ回路の平面に垂直に広が るメサレセプタクルにハンダ滴を使用することにより避けられる。マイクロミニ チュア接続のためのパトロー圧縮ペデスタルは、前の２つの発明と、部品チップ が超高密度構成にパッケージされ、容易に置換えあるいは取除かれる大型マルチ チップアレイの設計のための大きな利益とを結合する。

本発明を特定の実施例を参照して詳細に説明したが、本発明が属する技術分野の 熟練者には、本発明の精神と範囲から離れることなく、種々の改造がなされるこ とができるということは明らかである。

国際調査報告 Ｉ−’：ｚ”ｆｉ三Ｚ　’：Ｏ’−ＨＥ　！＞：’：Ｅ％’ｌＡＴ：ＣＳｒ、Ｌ 　ＳＥ　入Ｒ口’Ａ　三三？ＣＲ”：　ＱＮ□ Ｆａｒ＝ｅ＋ｒａｅｅｔａ二＝ｉａ：＋ｃｕ；ＺＭ二ＳＡｒ、ｎｅＸ：

Claims (7)

【特許請求の範囲】
1. （１）マイクロエレクトロニクスの弾性接続材を形成するための基板を提供する ことと、 閉口部を有する基板マスクで前記基板を覆うことと、前記開口部内の前記基板上 に丸いピラーを形成するために、前記基板マスクの上部境界に正のメニスカスを 形成する充填材で前記開口部を満たすことと、 前記基板から前記基板マスクを除くが、前記基板上に前記ピラー損なわずに残す 溶解材で前記基板マスクを溶かすことと、 前記ピラー上にペデスタル設計マスクを刻み付けることと、 前記マイクロエレクトロニクスの弾性接続材を形成するために、前記ペデスタル 設計マスク上に金属層を蒸着することと、および 前記ピラーを除くが前記基板上に前記マイクロエレクトロニクスの弾性接続材を 残す溶解材で前記ピラーを溶かすこととを具備することを特徴とするマイクロエ レクトロニクスの弾性接続材を作るための方法。
2. （２）マイクロミニチュア接続のための前記圧縮ペデスタルを形成するための多 層誘電基板を提供することと、円形のホールを有するフォトレジスト基板マスク で前記基板を覆うことと、 前記円形のホール内の前記基板上に一般に丸い上部を有するピラーを形成するた めに、前記ホール内に塩化カリウムを蒸着することと、 前記基板から前記フォトレジスト基板マスクを除くが前記基板上に前記ピラーを そのまま残す溶解材で前記フォトレジスト基板マスクを溶かすことと、 前記ピラー上にペデスタル設計マスクを刻み付けることと、 マイクロミニチュア接続のための圧縮ペデスタルを形成するために、前記ペデス タル設計マスク上にアルミニウム層を蒸着することと、および 前記ピラーを除くが前記基板上にマイクロミニチュア接続のための前記圧縮ペデ スタルを残す溶解材で前記ピラーを溶かすこととを具備することを特徴とするマ イクロミニチュアのための圧縮ペデスタルを製造するための方法。
3. （３）上部と、ほとんど平らな伝導パドに安定な機械的結合と信頼性のある電気 的結合を提供するために、前記上部から伸びる少なくとも３つの下方向に設けら れた接点材とを有する伝導材の本体を有し、 前記本体と前記接点材とが、機械的にロードするための力が前記本体の前記上部 に加えられるとき、安定な電気的接続を形成するために、ほとんど柔軟であり弾 性的にロードされることができるように、前記本体は、形成され、前記接点材に 結合されていることを特徴とするマイクロエレクトロニクスの弾性接続材を提供 する装置。
4. （４）中央部と４つの半径方向に伸びる電気的コネクタ脚とを有する一般に半球 状の輪郭を有する金属片を有し、前記脚の各々は、ほとんど平らな伝導表面とし っかりと電気的接合を形成するのに適する一般にフレア型で平らにされたパドで 終端し、前記片は、前記中央部上に加えられる圧力のもとスプリングのように前 記片を柔軟にすることができる金属から作られることを特徴とするマイクロミニ チュア接続のための圧縮ペデスタル。
5. （５）前記装置は、請求の範囲第２項に記載の方法に従って製造されることを特 徴とする請求の範囲第４項に記載の装置。
6. （６）誘電材料から作られるメサ材と、ここで、前記メサ材は、 前記メサ材の最も長い平面に平行に伸びる第１のプレナ軸と、 前記メサ材の２番目に長い平面に平行に伸びる第２のプレナ軸と、 前記第１と第２のプレナ軸の両方に垂直に伸びる横軸と、 前記メサ材の前記最も短い平面と前記最も長い平面によって囲まれ、前記横軸に ほとんど垂直に伸びるメサ上面と、 前記横軸に一般に平行に設けられた複数の平面周囲壁と、 前記平面周囲壁のほとんど近くに位置する複数の電気的垂直結合手段と、ここで 前記複数の電気的垂直結合手段は各々、前記メサ材の前記横軸にほとんど平行で ある垂直次元を有し、前記結合手段の前記垂直次元にそって伸びる伝導性コーテ ィングを更に有し、前記メサ上面に設けられた複数のメサインターフェイス伝導 端子と、ここで、前記複数のメサインターフェイス伝導端子は前記メサ上面に機 械的に接続される複数の伝導パスに電気的に接続され、前記複数の伝導パスは、 前記電気的垂直結合手段に選択的におよび電気的に接続され、 を有し、および 半導体チップの長さ方向と幅方向の２つの最も長い次元に対応する２つの平面を 有する前記半導体チップと、ここで、前記半導体チップは、アクティブ回路の最 上層を含む前記２つの平面によって囲まれるチップ上面をさらに有し、前記半導 体チップは、前記チップ上面に展開され、前記最上層のアクティブ回路を囲む複 数のチップインターフェイス手段を更に有し、前記複数のチップインターフェイ ス手段は前記アクティブ回路に選択的に接続され、前記チップ上面の周囲に一般 に設けられ、前記半導体チップは、前記チップ上面が前記メサ材とほとんど隣合 うように前記メサ材に機械的に接続され、前記複数のチップインターフェイス手 段は、複数のメサチップ電気的接触手段によって前記電気的垂直結合手段に選択 的にそして電気的に結合され、 前記メサインターフェイス伝導端子上に展開された請求の範囲第５項に記載のマ イクロミニチュア接続のための複数の圧縮ペデスタルと、ここで、前記圧縮ペデ スタルは弾性的にロードされるような構成で前記圧縮ペデスタル上に複数の外部 コネクタベアリングを受取るように適用され、を具備することを特徴とするマイ クロエレクトロニクスの接続装置。
7. （７）請求の範囲第６項に記載のようにマイクロミニチュア接続のためのチップ インターフェイスメサと複数の圧縮ペデスタルを提供するための組合わせを受取 り保持するようにされるリセスを有するセラミック本体と、およびマイクロミニ チュア接続のためのチップインターフェイスメサと複数の圧縮ペデスタルを提供 するための前記組合わせの隣に設けられるピストンとを有し、前記ピストンは、 マイクロミニチュア接続のためのチップインターフェイスメサと複数の圧縮ペデ スタルを提供するための前記組合わせと、スプリングによって機械的に噛合わさ れ、および前記スプリグは、前記セラミック本体にしっかりと適合された取外し 可能なカバーによって前記ピストンに対する圧縮のさいに、保持されることを特 徴とする単一チップキャリア内にマイクロミニチュア接続のためのチップインタ ーフェイスメサと複数の圧縮ペデスタルを提供するための組合わせ。