JPH1167971A - 向上させた基板をベースとした集積回路パッケージ - Google Patents

Abstract

(57)【要約】 【課題】 改良した集積回路パッケージ及びその製造方
法を提供する。 【解決手段】 本発明の集積回路パッケージ及びその製
造方法は、基板及び該基板に固着されている少なくとも
一つの集積回路を有している。該基板は、好適には、従
来のシリコン処理技術に基づいて構成された複数個の相
互接続層を具備するシリコンウエハを有している。複数
個の集積回路を集積回路の高い集積度を達成するような
態様で単一基板上に装着することが可能である。この集
積回路パッケージは、例えばＣＭＯＳ、バイポーラ、パ
ワーＭＯＳ、アナログ回路、ディスクリート装置、ＢＣ
Ｄなどの混合技術を包含することの可能な単一基板を提
供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は集積回路パッケージ
に関するものである。

【０００２】

【従来の技術】半導体ダイの小型化のための改良した方
法は、数百万個のトランジスタ回路要素を単一のシリコ
ンを適用した回路内に集積化させることを可能としてい
る。この様な回路は、典型的に、集積回路チップ又は半
導体ダイと呼称される。

【０００３】半導体ダイは当該技術分野において公知の
種々のエッチング、ドーピング、及び付着形成ステップ
を使用することによりシリコンウエハから形成される。
究極的には、半導体ダイは多様なピンアウト又はマウン
ティング及び相互接続構成を有する「集積回路パッケー
ジ」を形成するために半導体ダイを封止化することによ
ってパッケージ化させることが可能である。集積回路パ
ッケージは、以後、「ＩＣパッケージ」として呼称する
こととする。より洗練されたＩＣパッケージが電子シス
テムで必要とされる増加した数の外部接続を受付けるこ
とを可能とする超大規模集積（「ＶＬＳＩ」）半導体ダ
イに対して開発されている。

【０００４】高い接続容量を有するＶＬＳＩＩＣパッケ
ージは、例えば、ピングリッドアレイ（「ＰＧＡ」）及
びボールグリッドアレイ（「ＢＧＡ」）タイプのパッケ
ージである。それらの表面マウント及びハイブリッド適
用例に対する適合を包含するＰＧＡ及びＢＧＡの両方の
タイプのパッケージは一つ又はそれ以上のプリントした
配線基板（以後、「ＰＷＢ」と呼称する）を使用する。
この様なＰＷＢは、例えば、ポリイミド、ガラス強化エ
ポキシ、セラミックス、又は超大規模ＩＣパッケージを
製造する技術分野における当業者にとって公知のその他
の物質から構成されている。ＰＷＢの幾つかは、中間部
から物質を切除しており、それは、一体的に積層された
場合に、半導体ダイを配置させることの可能なキャビテ
ィを形成する。

【０００５】ＰＧＡパッケージ及びＢＧＡパッケージ
は、主に、ＰＧＡパッケージがシステムプリント回路基
板へ半田付けさせるか又はシステムプリント回路基板へ
既に半田付けされている対応するソケット内に挿入させ
ることの可能な導電性金属ピンを使用する。対照的に、
ＢＧＡパッケージは金属ピンの代わりに「半田ボール」
を使用する。ＢＧＡパッケージの半田ボールは、ある温
度へ加熱された場合に、システムプリント回路基板上の
接続点へリフロー即ち再流動し、従ってＢＧＡＩＣパッ
ケージ内の回路を外部電子システムへ電気的に接続させ
る。

【０００６】接続が半導体ダイのボンドパッドからＰＷ
Ｂのコンタクトパッドへ、次いでＰＷＢの導電性トレー
スへ対して形成される。導電性トレースは、更に、ＰＧ
Ａ又はＢＧＡパッケージのそれぞれの接続ピン又は接続
半田ボールの何れかへ接続する。従って、ＰＧＡ及びＢ
ＧＡパッケージは半導体ダイを包含しており且つダイの
保護に対するハウジングを形成する小型の多層プリント
回路基板システムである。

【０００７】プリント回路基板は、エレクトロニクスに
おける他の全てのものと同様に、より小型化し、高速化
し且つ高密度化している。マウント用の区域が制限され
ている場合又は速度上の考慮条件が回路要素が密接して
離隔されることを必要とする場合に、よりコンパクトな
パッケージング技術が必要とされる。

【０００８】この様な一つの技術は共燃焼させたセラミ
ック基板を使用するものであり、その上にパッケージし
ていない形態でＩＣを直接的にセラミックマウント表面
へ取付け且つマウント表面上の導電性区域又は反転させ
た区域に対してワイヤボンディングさせ且つ例えば半田
バンプ技術によってセラミックマウント表面上のメタラ
イズした区域へ直接的に接続させる。このマルチチップ
モジュール（ＭＣＭ）技術は幾つかの制限を有してい
る。単一のセラミックマウント表面上に複数個のＩＣを
相互接続させることは望ましくはクロスオーバ即ち交差
を回避するパターンで金属物質を付着形成することを必
要とする。更に、極めて微細な分解能での金属導体の付
着形成は多くの表面上において困難である。

【０００９】多層相互接続も可能であるが、許容不可能
な程度に高価なものとなる場合があり、且つ空気冷却下
において熱的パワーの散逸能力が制限されている。直接
的なチップ取付けはモジュール組立ての前のバーンイン
能力を有するものでないというさらなる制限を有してお
り且つボード取付けを行った後の修復が困難である。更
に、能動的なものであるか又は受動的なものであるかに
拘らずに回路に対してコンポーネントが必要である場合
には、個別的なコンポーネントを使用せねばならず、そ
れらの寸法及び取付けメカニズム上の付随的な問題が存
在する。更に、例えばＣＭＯＳ、バイポーラ、パワーＭ
ＯＳ、アナログ回路、ディスクリート装置、ＢＣＤなど
の混合技術を単一基板上に適用することは非常に困難で
あり且つ非常に高価である。

【００１０】

【発明が解決しようとする課題】例えばセラミックをベ
ースとしているか、リードフレームをベースとしている
か、又はプリント回路基板をベースとしている基板など
の現在使用されている基板の前述した欠点を解消するマ
ウント用の基板を使用する集積回路パッケージが必要と
されている。従って、本発明は、上述した如き従来技術
の欠点を解消し、改良した集積回路パッケージ及びその
製造方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、基板及び前記
基板に固定されている一つ又はそれ以上の集積回路を有
する集積回路パッケージを提供している。本発明は、更
に、基板を用意するステップ及び前記基板に対し一つ又
はそれ以上の集積回路を固定するステップを有する集積
回路パッケージの製造方法を提供している。

【００１２】本発明は、更に、基板を用意し、前記基板
上に一つ又はそれ以上の相互接続層を形成し、且つ一つ
又はそれ以上の集積回路を前記相互接続層のうちの一つ
へ固定する、上記各ステップを有する集積回路パッケー
ジの製造方法を提供している。本発明は、現在のセラミ
ックをベースとしているか又はリードフレームをベース
としているマルチチップモジュールと比較して向上させ
た相互接続レベルの利点を提供している。本発明の別の
利点は、基板の熱膨張係数が集積回路に対して一致され
ているということである。本発明は、更に、単一の基板
上に全体的なシステムを形成するためのより高いレベル
の集積化を与えるという利点を提供している。

【００１３】本発明の更に別の利点は、例えばＣＭＯ
Ｓ、バイポーラ、パワーＭＯＳ、アナログ回路、ディス
クリート装置、ＢＣＤなどの混合技術を一つの基板上に
おいて相互接続させていることである。本発明の更に別
の利点は、より微細な幾何学的形状、より高密度の相互
接続回路及び集積回路のパッケージングにおけるより良
好な制御を与えるために既存のシリコン技術を使用する
ことである。本発明の更に別の利点は、基板の熱伝導特
性である。本発明の更に別の利点は、集積回路レイアウ
トに対して些細な変化を行うためにデカップルコンデン
サ又はトランジスタなどの能動要素又は受動要素を基板
内に画定することを容易としていることである。本発明
の更に別の利点は、基板のボンドパッドアレイを集積回
路上の半田バンプアレイと一致させる能力である。

【００１４】

【発明の実施の形態】一般的に、本発明は集積回路パッ
ケージ及び集積回路パッケージの製造方法を提供してい
る。本発明方法は、複数個の層の相互接続体を具備する
基板を形成することを包含しており、該基板が、複数個
の集積回路（ダイ）をマウント即ち装着することの可能
なボードとして作用することを可能とする。この様な態
様でダイを基板にマウント即ち装着させることにより、
数百万個又は数十億個のトランジスタを簡単な費用効果
的な態様で接続／相互接続させ、例えば、各ダイが１−
１０百万個のトランジスタを有する１０億個のトランジ
スタを持ったスーパーコンピュータを構築することが可
能である。

【００１５】図１を参照すると、本発明に基づく集積回
路パッケージ１０の概略平面図が示されている。集積回
路パッケージ１０は基板１２及び一つ又はそれ以上の集
積回路（ＩＣ）１４，１６，１８，２０，２２を包含し
ている。例えばセラミック基板などのその他の基板を使
用することも可能であるが、スタンダードのシリコン処
理技術を使用することは容易に入手可能なものではな
い。所望の形状及び寸法を有するシリコン基板を使用す
ることはコストがより低く且つ本明細書において概観す
るような多数の技術的利点を提供している。

【００１６】集積回路１４，１６，１８，２０，２２
は、例えばワイヤボンディング、バンプ形成及びボンデ
ィング、接着剤などの従来技術を使用して基板１２へ固
定することが可能である。更に、集積回路１４，１６，
１８，２０，２２は、例えばポリイミド樹脂などの任意
の従来の封止用物質とすることの可能な封止物によって
封止化することが可能である。集積回路１４，１６，１
８，２０，２２は、集積回路外部接続、コンタクト又は
ボンドパッド２４，２６，２８，３０，３２を包含して
いる。シリコンウエハ又は基板１２は基板コンタクト又
はボンドパッド３４，３６，３８，４０，４２を包含し
ている。相互接続又はボンドワイヤ４４が集積回路ボン
ドパッド２４，２６，２８，３０，３２と基板ボンドパ
ッド３４，３６，３８，４０，４２とのそれぞれの間に
形成されており、集積回路１４，１６，１８，２０，２
２からシリコン基板１２への電気的接続を形成し且つ１
個のＩＣボンドパッドから別のＩＣボンドパッドへの電
気的接続を形成している。この様な態様で、例えば種々
のエッチング、ドーピング、付着ステップであって当該
技術分野において公知の従来のシリコン処理技術を使用
して単一基板、モジュール又はマザーボードの一部とし
てより多くのチップ又は集積回路を集積化する能力を拡
張することが可能である。

【００１７】次に、図２及び３を参照すると、本発明に
基づく集積回路パッケージ１００の別の実施例が示され
ており、尚図２において使用されている参照番号は、図
１において使用されている参照番号と同一、又は同様の
構成要素を表わしている。

【００１８】図２及び３は、従来のシリコン技術を使用
することにより、集積回路１１４，１１６，１１８，１
２０，１２２を基板１１２に取付ける前に、相互接続体
１５２の一つ又はそれ以上の層１５０を画定し且つ形成
することが可能であることを示している。図２及び３
は、更に、集積回路コンタクト１２４，１２６，１２
８，１３０，１３２を示している。一方、図１において
は、ＩＣボンドパッドから基板ボンドパッドへの電気的
接続及びＩＣボンドパッド間の電気的接続がボンドワイ
ヤ４４を使用して形成されているが、図２においては、
この様な電気的接続は例えば相互接続体１５２の一つ又
はそれ以上の層１５０及びボンドパッドなどの基板及び
ＩＣコネクタの直接的接触によって形成される。図２及
び３においては相互接続体１５２の一つの層１５０のみ
が示されているに過ぎないが、図４Ａ−４Ｆに示したよ
うな従来のシリコン処理技術を使用して複数個の層の相
互接続体を構築することが可能であることを理解すべき
である。

【００１９】図４Ａ−４Ｆは図２及び３に示したパッケ
ージと同様な集積回路パッケージを製造する方法を例示
している。図４Ａ−４Ｆにおいて使用した参照番号は、
図２−３において使用した参照番号と同一又は同様の構
成要素に対して使用されている。

【００２０】図４Ａにおいて、シリコン基板２１２が支
持体及び接地面として設けられている。第一酸化物層２
１３がシリコン基板２１２の上に形成されている。第一
酸化物層２１３は約２００００Åの厚さの二酸化シリコ
ン層を有することが可能である。酸化物層２１３は、プ
ラズマエンハンスト気相成長（ＰＥＣＶＤ）プロセスを
使用して形成することが可能である。第一導電層２５２
を、好適には約１００００Åの厚さに第一酸化物層２１
３上に形成する。第一導電層２５２は、例えばアルミニ
ウム合金又は銅などの比較的低いコンダクタンスの金属
から形成することが可能である。

【００２１】次に、図４Ｂを参照すると、第一導電層２
５２をパターン形成し且つエッチングして（不図示）、
第一導電層２５２の選択した部分を除去し、相互接続体
２５２′の第一パターン形成した層を形成する。第二コ
ンフォーマル酸化物層２５３を第一酸化物層２１３及び
第一相互接続体２５２′の上に形成する。図４Ｃを参照
すると、第二酸化物層２５３をエッチバックして、第一
相互接続体２５２′の上方のレベルへ実質的に平坦な酸
化物層を形成する。このエッチステップは、好適には、
公知の化学的機械的研磨（ＣＭＰ）技術を使用して実施
する。第二酸化物層２５３にビア２５４を形成し、第一
相互接続体２５２′の選択した領域を露出させる。第二
導電層を酸化物層２５３及び第一相互接続体２５２′の
露出された領域上に形成する。この導電層は、好適に
は、一様に付着形成させたタングステン（Ｗ）層であ
り、それは特にビアが高いアスペクト比を有する場合
に、ビア２５４において高いカバレッジ即ち被覆状態を
与える。該タングステンを、好適には、ＣＭＰ技術を使
用してエッチバックし、ビア２５４内にタングステンプ
ラグ２５５を残存させる。

【００２２】図４Ｄを参照すると、導電性相互接続体２
５２′、第二酸化物層２５３、タングステンプラグ２５
５を有する第一相互接続領域２５６が形成されているこ
とが示されている。システム条件の複雑性に依存して、
相互接続領域２５６と同様の付加的な相互接続領域を付
加することによって複数個の相互接続領域を形成するこ
とが可能である。この能力を例示するために、図４Ｄに
おいて、第二導電層２５７を第二酸化物層２５３及びタ
ングステンプラグ２５５の上に形成する。図４Ｅにおい
て、第二導電層２５７をパターン形成し且つエッチング
して層２５７の選択した部分を除去して相互接続体２５
７′の第二のパターン形成した層を形成する。第三コン
フォーマル酸化物層２５８を形成し、且つ、一般的に、
図４Ａ−４Ｃに示したプロセスを繰返し行ってビア２５
９及びタングステンプラグ２６０を形成する。図示した
ように、第二導電性相互接続体２５７′、酸化物層２５
８、タングステンプラグ２６０を有する第二相互接続領
域２６１が多くの可能な複数個の相互接続領域のうちの
２番目を形成する。上述したプロセスは、ｎ個の相互接
続層２５６，２６１，．．．，ｎを形成するために繰返
すことが可能である。

【００２３】図４Ｆにおいて、二つの相互接続領域２５
６及び２６１のみが示されている。ボンドパッド、コン
タクト又はその他の電気的コネクタ２６２が形成されて
いる。説明の便宜上、コネクタ２６２をボンドパッドと
呼称する。好適実施例においては、集積回路又はダイ２
２２を、例えば、フリップチップボンディング構成を使
用してボンドパッド２６２へ固着させ、一方例えば半田
バンプなどのバンプ２６３を使用して集積回路２２２上
のＩＣコンタクトパッド２６４を基板ボンドパッド２６
２へ物理的に且つ電気的に接続させる。理解されるよう
に、例えばビームリードボンディング又はより一般的な
ボンディング構成などのその他のボンディング構成を使
用することが可能である。

【００２４】図５を参照すると、ＩＣコンタクトパッド
２６４上において予め定めたパターン又はアレイで従来
の方法によって半田バンプ又は特別の金属合金２６３を
形成する。フリップチップ構成を使用する場合には、半
田バンプは、典型的に、チップの周辺部周りに配列され
る。この実施例においては、二つの隣接する半田バンプ
の中心間距離ｂは約１５０−２００ミクロンであり、従
って１ｃｍ²の集積回路に対して約２００個の半田バン
プ又はコンタクトを与える。ＩＣをウエハから分離した
後に、半田バンプを基板上のボンドパッド２６２の一致
するメタライズしたパターンへ接続させる。半田バンプ
の周辺配置を使用する好適実施例においては、ボンドパ
ッド２６２は同様のパターンで配置される。例えば、フ
リップチップを使用した場合には、基板２１２に取付け
ることの可能な集積回路又はダイ２２２の量は実質的に
増加し、例えば、３０−４０個のチップ／基板を形成す
ることが可能である。理解されるように、シリコン基板
２１２及び相互接続領域２５６及び２６１から構成され
るチップ及び基板を固定し且つ電気的に結合させるその
他の方法を使用することが可能である。ボンドパッド２
６２はＮｉ−Ａｕメッキパッドとすることが可能であ
り、それはビア２５９内のタングステンプラグ２６０へ
接続され且つビアの直径よりも典型的に１０−１００倍
大きいものとすることの可能な直径を有しており、その
場合にボンドパッドは各ビアの上側に存在する。

【００２５】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。

【図面の簡単な説明】

【図１】 本発明に基づく集積回路パッケージを示した
概略平面図。

【図２】 本発明に基づく集積回路パッケージの別の実
施例を示した概略平面図。

【図３】 本発明に基づく図２のａ−ａ断面線に沿って
とった集積回路パッケージの概略断面図。

【図４Ａ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図４Ｂ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図４Ｃ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図４Ｄ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図４Ｅ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図４Ｆ】 本発明に基づく集積回路パッケージを製造
する方法の１段階における状態を示した概略断面図。

【図５】 本発明に基づく集積回路を示した概略底面
図。

【符号の説明】

１０ 集積回路パッケージ １２ 基板 １４，１６，１８，２０，２２ 集積回路（ＩＣ） ２４，２６，２８，３０，３２ ボンドパッド ３４，３６，３８，４０，４２ ボンドパッド ４４ ボンディングワイヤ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローレンス ピー． エング アメリカ合衆国， テキサス 75234， ダラス， ウォーター オーク コート 3315

Claims (43)

【特許請求の範囲】
1. 【請求項１】 集積回路パッケージにおいて、 基板、 前記基板に固定されている少なくとも１個の集積回路、
   を有しており、前記基板がシリコン基板を有しているこ
   とを特徴とする集積回路パッケージ。
2. 【請求項２】 請求項１において、前記基板が、更に、
   一つ又はそれ以上の相互接続領域を有していることを特
   徴とする集積回路パッケージ。
3. 【請求項３】 請求項１において、更に、前記集積回路
   から前記基板への電気的接続を行う電気的コネクタを有
   していることを特徴とする集積回路パッケージ。
4. 【請求項４】 請求項３において、前記電気的コネクタ
   が集積回路コンタクトとシリコン基板コネクタとを有し
   ていることを特徴とする集積回路パッケージ。
5. 【請求項５】 請求項４において、前記基板コネクタが
   ボンドパッドを有していることを特徴とする集積回路パ
   ッケージ。
6. 【請求項６】 請求項５において、前記基板ボンドパッ
   ドがＮｉ−Ａｕメッキパッドを有していることを特徴と
   する集積回路パッケージ。
7. 【請求項７】 請求項４において、更に、前記集積回路
   コンタクト及びシリコン基板コネクタへワイヤボンディ
   ングされているボンドワイヤを有することを特徴とする
   集積回路パッケージ。
8. 【請求項８】 請求項３において、前記電気的コネクタ
   が所定のアレイ形態における集積回路コンタクトを有す
   ると共に同一の所定のアレイ形態において前記集積回路
   コンタクトと整合しているシリコン基板コネクタを有し
   ていることを特徴とする集積回路パッケージ。
9. 【請求項９】 請求項４において、前記集積回路コンタ
   クトがアルミニウムを有していることを特徴とする集積
   回路パッケージ。
10. 【請求項１０】 請求項４において、前記集積回路コン
    タクトが銅を有していることを特徴とする集積回路パッ
    ケージ。
11. 【請求項１１】 請求項１において、前記基板が前記基
    板を外部回路へ接続するための電気的接続要素を有して
    いることを特徴とする集積回路パッケージ。
12. 【請求項１２】 集積回路パッケージの製造方法におい
    て、 シリコン基板を包含する基板を用意し、 少なくとも一つの集積回路を前記シリコン基板へ固定す
    る、ことを特徴とする方法。
13. 【請求項１３】 請求項１２において、更に、前記シリ
    コン基板上に一つ又はそれ以上の相互接続領域を形成す
    るステップを有していることを特徴とする方法。
14. 【請求項１４】 請求項１２において、更に、前記集積
    回路を前記基板へ電気的に接続させるステップを有して
    いることを特徴とする方法。
15. 【請求項１５】 請求項１２において、更に、集積回路
    コンタクト及びシリコン基板コネクタを形成するステッ
    プを有していることを特徴とする方法。
16. 【請求項１６】 請求項１５において、更に、ボンドワ
    イヤを前記集積回路コンタクト及び前記シリコン基板コ
    ネクタへワイヤボンディングするステップを有している
    ことを特徴とする方法。
17. 【請求項１７】 請求項１２において、更に、所定のア
    レイ形態における集積回路コンタクト及び同一の所定の
    アレイ形態において前記集積回路コンタクトと整合して
    いるシリコン基板コネクタを形成するステップを有する
    ことを特徴とする方法。
18. 【請求項１８】 請求項１２において、前記基板が前記
    基板を外部回路へ接続するための電気的接続要素を有す
    ることを特徴とする方法。
19. 【請求項１９】 集積回路パッケージの製造方法におい
    て、 シリコン基板を用意し、 前記シリコン基板上に一つ又はそれ以上の相互接続層を
    形成し、 少なくとも一つの集積回路を前記相互接続層のうちの一
    つへ固定する、ことを特徴とする方法。
20. 【請求項２０】 請求項１９において、前記形成するス
    テップが、更に、 前記シリコン基板上に第一酸化物層を形成し、 前記第一酸化物層上に第一導電層を形成し、 前記第一導電層の選択した部分を除去して相互接続パタ
    ーンを形成し、 前記第一導電層上及び前記第一酸化物層上に第二酸化物
    層を形成し、尚前記第一導電層の前記選択した部分を除
    去し、 前記第二酸化物層にビアを形成して前記相互接続体の選
    択した領域を露出させ、 前記ビアを導電性物質で充填する、上記各ステップを有
    することを特徴とする方法。
21. 【請求項２１】 請求項２０において、前記第一導電層
    がアルミニウム合金を有していることを特徴とする方
    法。
22. 【請求項２２】 請求項２０において、前記第一導電層
    が銅を有していることを特徴とする方法。
23. 【請求項２３】 請求項２０において、前記導電性物質
    がタングステンを有していることを特徴とする方法。
24. 【請求項２４】 請求項２０において、前記形成するス
    テップが、更に、前記ビア内の導電性物質と電気的に結
    合されており且つその上側に存在している前記第二酸化
    物層の上にコンタクトパッドを形成するステップを有し
    ていることを特徴とする方法。
25. 【請求項２５】 請求項２４において、更に、前記集積
    回路を前記コンタクトパッドへ電気的に結合させるステ
    ップを有していることを特徴とする方法。
26. 【請求項２６】 請求項２０において、前記形成するス
    テップが、更に、 前記第二酸化物層及び前記ビア内の導電性物質上に第二
    導電層を形成し、 前記第二導電層の選択した部分を除去して第二相互接続
    パターンを形成し、 前記第二導電層上及び前記第二酸化物層上に第三酸化物
    層を形成し、前記第三酸化物層にビアを形成して前記第
    二導電層の選択した領域を露出させ、 前記第三酸化物層におけるビアを第二導電性物質で充填
    する、上記各ステップを実施することにより第二相互接
    続層を形成するステップを有していることを特徴とする
    方法。
27. 【請求項２７】 請求項２６において、前記第二導電層
    がアルミニウム合金を有していることを特徴とする方
    法。
28. 【請求項２８】 請求項２６において、前記第二導電層
    が銅を有していることを特徴とする方法。
29. 【請求項２９】 請求項２６において、前記第二導電性
    物質がタングステンを有していることを特徴とする方
    法。
30. 【請求項３０】 請求項２５において、前記形成するス
    テップが、更に、前記ビア内の第二導電性物質の選択し
    た領域へ電気的に結合されており且つその上側に存在し
    ているコンタクトパッドを形成するステップを有してい
    ることを特徴とする方法。
31. 【請求項３１】 請求項３０において、更に、前記集積
    回路を前記コンタクトパッドへ電気的に結合させるステ
    ップを有していることを特徴とする方法。
32. 【請求項３２】 集積回路パッケージの製造方法におい
    て、 基板上に第一相互接続領域を形成し、 所定のアレイ形態で前記第一相互接続領域の選択した領
    域上に基板電気的コネクタを形成し、 前記基板電気的コネクタを同一の所定のアレイを有する
    集積回路上に形成した電気的コンタクトへ接続させ、そ
    の場合に前記基板電気的コネクタが前記集積回路電気的
    コネクタと整合する、ことを特徴とする方法。
33. 【請求項３３】 請求項３２において、更に、前記第一
    相互接続領域上に第二相互接続領域を形成し、その場合
    に前記基板電気的コネクタを前記第二相互接続領域の選
    択した領域上に形成することを特徴とする方法。
34. 【請求項３４】 請求項３２において、前記第一相互接
    続領域を形成する場合に、 前記基板上に第一酸化物層を形成し、 前記第一酸化物層上に第一導電層を形成し、 前記第一導電層をパターン形成し且つエッチングして第
    一複数個の相互接続体を形成し、 前記第一酸化物層及び前記複数個の相互接続体の上に第
    二酸化物層を形成し、 前記第二酸化物層をエッチバックして前記複数個の相互
    接続体の上表面上方に実質的に平坦な上表面を形成し、 前記第二酸化物層に開口を形成して前記複数個の相互接
    続体の選択した領域を露出させ、 前記第二酸化物層及び前記複数個の相互接続体の露出さ
    れた領域上に第二導電層を形成し、 前記第二導電層をエッチバックして前記第二酸化物層の
    上側部分を露出する前記開口内に第一導電性プラグを形
    成する、ことを特徴とする方法。
35. 【請求項３５】 請求項３４において、前記第一導電層
    がアルミニウム合金を有していることを特徴とする方
    法。
36. 【請求項３６】 請求項３４において、前記第一導電層
    が銅を有していることを特徴とする方法。
37. 【請求項３７】 請求項３４において、前記エッチバッ
    クがＣＭＰを行うことを特徴とする方法。
38. 【請求項３８】 請求項３４において、前記第一導電性
    プラグがタングステンを有していることを特徴とする方
    法。
39. 【請求項３９】 請求項３３において、前記第二相互接
    続領域を形成する場合に、 前記第二酸化物層及び第一導電性プラグ上に第三導電層
    を形成し、 前記第三導電層をパターン形成し且つエッチングして第
    二複数個の相互接続体を形成し、 前記第二酸化物層及び前記第二複数個の相互接続体の上
    に第三酸化物層を形成し、 前記第三酸化物層をエッチバックして前記第二複数個の
    相互接続体の上表面上方に実質的に平坦な上表面を形成
    し、 前記第三酸化物層に開口を形成して前記第二複数個の相
    互接続体の選択した領域を露出させ、 前記第三酸化物層及び前記第二複数個の相互接続体の露
    出した領域上に第三導電層を形成し、 前記第三導電層をエッチバックして前記第三酸化物層の
    上側部分を露出する開口内に第二導電性プラグを形成す
    る、ことを特徴とする方法。
40. 【請求項４０】 請求項３３において、更に、 所定のアレイ形態で前記第二導電性プラグの上側に存在
    する電気的コネクタを形成し、 同一の所定のアレイを有する集積回路上に各電気的コネ
    クタを一致する電気的コンタクトへ取付ける、ことを特
    徴とする方法。
41. 【請求項４１】 請求項４０において、前記電気的コネ
    クタがＮｉ−Ａｕメッキパッドを有していることを特徴
    とする方法。
42. 【請求項４２】 請求項４０において、前記電気的コン
    タクトが前記集積回路の選択した領域の上側に存在する
    コンタクトパッド上に形成した半田バンプを有している
    ことを特徴とする方法。
43. 【請求項４３】 請求項４０において、前記集積回路が
    フリップチップ構成を有していることを特徴とする方
    法。