JP2007110095A - 電子部品内蔵基板及びその製造方法 - Google Patents
電子部品内蔵基板及びその製造方法 Download PDFInfo
- Publication number
- JP2007110095A JP2007110095A JP2006244210A JP2006244210A JP2007110095A JP 2007110095 A JP2007110095 A JP 2007110095A JP 2006244210 A JP2006244210 A JP 2006244210A JP 2006244210 A JP2006244210 A JP 2006244210A JP 2007110095 A JP2007110095 A JP 2007110095A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- photosensitive resin
- multilayer wiring
- wiring structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】第1の基板11の上方に第2の基板12を設け、第1の基板11と第2の基板12との間に電子部品13を配置して、第1の基板11と第2の基板12との間に、電子部品13を封止すると共に、第1の基板11と第2の基板とを接着する接着性を有した感光性樹脂14を設けた。
【選択図】図2
Description
図2は、本発明の第1の実施の形態に係る電子部品内蔵基板の断面図である。
図13は、本発明の第2の実施の形態に係る電子部品内蔵基板の断面図である。図13において、第1の実施の形態の電子部品内蔵基板10と同一構成部分には同一符号を付す。なお、図13において、説明の便宜上、電子部品内蔵基板10の構成要素の符号には−1を付し、電子部品内蔵基板10上に設けられた構造体の構成要素の符号には−2を付す。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
11 第1の基板
12,12−1,12−2 第2の基板
13,13−1,13−2 電子部品
13A,13A−2 電極パッド
14,14−1,14−2 感光性樹脂
15,15−2,16,16−2 導電部材
18 第1の多層配線構造体
24,25,42,43 保護膜
26 外部接続端子
27,31,45,51 絶縁層
28,29,33,34,46,47,47−2,53,53−1 配線
29A,33A,34A,47A,47A−2 接続部
30,32,49,52 ビア
41,41−1,41−2 第2の多層配線構造体
55,55−2 開口部
56,56−2 貫通孔
61 第1の感光性樹脂
62 第2の感光性樹脂
A 電子部品配設領域
Claims (7)
- 電子部品が内蔵された電子部品内蔵基板において、
第1の多層配線構造体を有する第1の基板と、
第2の多層配線構造体を有し、前記第1の基板の上方に設けられた第2の基板とを備え、
前記電子部品を前記第1の基板と第2の基板との間に設け、
前記第1の基板と第2の基板との間に、前記電子部品を封止すると共に、前記第1の基板と第2の基板との間を接着する接着性を有した樹脂を設けたことを特徴とする電子部品内蔵基板。 - 前記樹脂は、感光性樹脂であることを特徴とする請求項1記載の電子部品内蔵基板。
- 前記樹脂は、アンダーフィル樹脂であることを特徴とする請求項1記載の電子部品内蔵基板。
- 前記第1の基板と第2の基板との間に、前記第1の多層配線構造体と前記第2の多層配線構造体とを電気的に接続する柱状の導電部材を設けたことを特徴とする請求項1ないし3のうち、いずれか一項記載の電子部品内蔵基板。
- 電子部品が内蔵された電子部品内蔵基板の製造方法において、
第1の多層配線構造体を有する第1の基板を形成する第1の基板形成工程と、
第2の多層配線構造体を有する第2の基板を形成する第2の基板形成工程と、
接着性を有した第1の感光性樹脂により、前記電子部品を前記第1の基板に接着させて、前記電子部品と前記第1の多層配線構造体とを電気的に接続する電子部品接続工程と、
前記電子部品が配設された第1の基板の面と前記電子部品とを覆うように接着性を有した第2の感光性樹脂を形成する第2の感光性樹脂形成工程と、
前記第2の基板を前記第2の感光性樹脂上に接着させて、前記第1の基板の上方に前記第2の基板を配設する第2の基板配設工程とを含むことを特徴とする電子部品内蔵基板の製造方法。 - 前記第2の基板配設工程は、前記第1の基板と第2の基板との間に、前記第1の多層配線構造体と前記第2の多層配線構造体とを電気的に接続する柱状の導電部材を形成する導電部材形成工程を有することを特徴とする請求項5記載の電子部品内蔵基板の製造方法。
- 前記第1及び第2の感光性樹脂は、感光性樹脂フィルムであることを特徴とする請求項5または6記載の電子部品内蔵基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006244210A JP4870501B2 (ja) | 2005-09-13 | 2006-09-08 | 電子部品内蔵基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005264746 | 2005-09-13 | ||
JP2005264746 | 2005-09-13 | ||
JP2006244210A JP4870501B2 (ja) | 2005-09-13 | 2006-09-08 | 電子部品内蔵基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007110095A true JP2007110095A (ja) | 2007-04-26 |
JP4870501B2 JP4870501B2 (ja) | 2012-02-08 |
Family
ID=38035670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006244210A Active JP4870501B2 (ja) | 2005-09-13 | 2006-09-08 | 電子部品内蔵基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4870501B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043857A (ja) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009054666A (ja) * | 2007-08-24 | 2009-03-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2017011075A (ja) * | 2015-06-19 | 2017-01-12 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US11521922B2 (en) * | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124250A (ja) * | 2001-09-24 | 2003-04-25 | Fujitsu Ltd | 接合方法および導電性回路構造 |
JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
-
2006
- 2006-09-08 JP JP2006244210A patent/JP4870501B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003124250A (ja) * | 2001-09-24 | 2003-04-25 | Fujitsu Ltd | 接合方法および導電性回路構造 |
JP2003197849A (ja) * | 2001-10-18 | 2003-07-11 | Matsushita Electric Ind Co Ltd | 部品内蔵モジュールとその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009043857A (ja) * | 2007-08-08 | 2009-02-26 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2009054666A (ja) * | 2007-08-24 | 2009-03-12 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
US8063490B2 (en) | 2007-08-24 | 2011-11-22 | Casio Computer Co., Ltd. | Semiconductor device including semiconductor constituent |
JP2017011075A (ja) * | 2015-06-19 | 2017-01-12 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
US11521922B2 (en) * | 2020-06-30 | 2022-12-06 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP4870501B2 (ja) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP4361826B2 (ja) | 半導体装置 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
TWI483363B (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
JP4830120B2 (ja) | 電子パッケージ及びその製造方法 | |
US8929091B2 (en) | Method of manufacturing a printed circuit board (PCB) | |
US20150003020A1 (en) | Electronic component-embedded printed circuit board having cooling member | |
US20090310323A1 (en) | Printed circuit board including electronic component embedded therein and method of manufacturing the same | |
US20120176751A1 (en) | Electronic component module and manufacturing method therefor | |
JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
JP5007164B2 (ja) | 多層配線板及び多層配線板製造方法 | |
KR20070068268A (ko) | 배선 기판의 제조 방법 | |
JP2009016377A (ja) | 多層配線板及び多層配線板製造方法 | |
JP4870501B2 (ja) | 電子部品内蔵基板の製造方法 | |
JP5238182B2 (ja) | 積層配線基板の製造方法 | |
JP2009146940A (ja) | 積層配線基板及びその製造方法 | |
KR100661296B1 (ko) | 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치 | |
KR20070030700A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
KR20080073648A (ko) | 다층 배선 기판 및 그 제조 방법 | |
JP5285385B2 (ja) | 積層配線基板の製造方法 | |
US9673063B2 (en) | Terminations | |
JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
JPH11135173A (ja) | 厚さ方向導電シート及びその製造方法 | |
JP2010103290A (ja) | 半導体装置の製造方法 | |
JP2004207265A (ja) | 樹脂フィルム貼合わせ多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090608 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4870501 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |