JP3455686B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法

Info

Publication number
JP3455686B2
JP3455686B2 JP31743098A JP31743098A JP3455686B2 JP 3455686 B2 JP3455686 B2 JP 3455686B2 JP 31743098 A JP31743098 A JP 31743098A JP 31743098 A JP31743098 A JP 31743098A JP 3455686 B2 JP3455686 B2 JP 3455686B2
Authority
JP
Japan
Prior art keywords
resin circuit
circuit board
laminated
resin
protective tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31743098A
Other languages
English (en)
Other versions
JP2000150696A (ja
Inventor
幸路 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP31743098A priority Critical patent/JP3455686B2/ja
Publication of JP2000150696A publication Critical patent/JP2000150696A/ja
Application granted granted Critical
Publication of JP3455686B2 publication Critical patent/JP3455686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は樹脂回路基板を複数
枚積層して成る半導体パッケージの製造方法に関するも
のである。
【0002】
【従来の技術】図7は樹脂回路基板を複数枚積層して形
成した半導体パッケージの外形形状を示す。この半導体
パッケージは半導体素子を収納するための矩形の開口部
を設けた樹脂回路基板5を積層し、半導体素子を搭載す
るキャビティ6を形成したものである。積層する樹脂回
路基板5は下段の樹脂回路基板5の開口部の大きさを上
段の樹脂回路基板5に設ける開口部よりも小さく形成
し、キャビティ6の内壁面に形成される段差部の上面に
半導体素子と電気的に接続するボンディング部7が露出
するように設ける。
【0003】図8は、半導体パッケージの断面図を示
す。5a、5b、5cは開口部を形成した樹脂回路基板
で、プリプレグ(接着剤層)8を介して熱圧着により一
体化されている。9は樹脂回路基板5a、5b、5cに
設けた内層の配線パターンと外部接続端子とを電気的に
接続するための接続部で、貫通孔の内壁面に銅めっきに
より導体部が形成されたスルーホールに形成されてい
る。積層した樹脂回路基板5a、5b、5cによって形
成されたキャビティ6の内周縁に設けられたボンディン
グ部7は樹脂回路基板5a、5bに形成した配線パター
ンと電気的に接続し、キャビティ6の底面に搭載される
半導体素子とワイヤボンディング等によって電気的に接
続される。
【0004】ところで、このように樹脂回路基板を積層
して形成する半導体パッケージの製造上の問題点とし
て、樹脂回路基板を熱圧着する際に樹脂回路基板を接着
するために層間に設けたプリプレグ8から樹脂成分が浸
み出してボンディング部7に付着してボンディング部7
のボンディング性を損なうこと、また、樹脂回路基板5
を熱圧着する際に各々の樹脂回路基板に設けた開口部の
周縁部では加圧時の圧力が直接的に加わらないため、開
口部の周縁部での接着が不十分になるという問題があっ
た。
【0005】そのため、図9に示すように、ボンディン
グ部7の表面にあらかじめ保護用の樹脂7aを塗布して
おき、ボンディング部7にプリプレグ12から流れ出し
た樹脂が付着しないようにする方法や、キャビティ6を
封止するようにパッケージの最外面を樹脂基板5dで閉
塞して加工する方法が行われている。キャビティ6を樹
脂基板5dで閉止するのは、エッチングにより樹脂基板
5dの外面に配線パターンを形成するといった際に、キ
ャビティ6の内側にエッチング液が侵入することを防止
するためである。また、樹脂回路基板の開口部の周縁部
での接着性を改善するため、キャビティ形成用の開口部
を設けずに樹脂回路基板を積層し、積層後にざぐり加工
等によってキャビティを形成するといった方法もある。
【0006】
【発明が解決しようとする課題】しかしながら、樹脂回
路基板でキャビティ6を閉塞するようにして加工する場
合や、樹脂回路基板に開口部を設けずに後工程でキャビ
ティを加工するといった場合には、積層後に樹脂回路基
板をざぐり加工するといった工程が必要となり、製造工
程が煩雑になるという問題がある。また、ボンディング
部7を保護用の樹脂7aで被覆した場合には、積層後に
保護用の樹脂7aを除去しなければならない。
【0007】本発明はこのような半導体パッケージの製
造工程における問題点を解消すべくなされたものであ
り、その目的とするところは、樹脂回路基板のボンディ
ング部にプリプレグから流れ出した樹脂が付着したりす
ることを防止し、かつ樹脂回路基板を圧着する際に、開
口部を閉塞した状態で開口部の周縁部についても確実に
加圧力を作用させて確実な接着を可能にする半導体パッ
ケージの製造方法を提供するにある。
【0008】上記の目的を達成するため、本発明は次の
構成を備える。すなわち、半導体素子を収納する開口部
を設けた複数の樹脂回路基板を、キャビティの底部側か
ら開口側に開口寸法が大きくなる順に接着剤を介して一
体に積層することにより、キャビティの内壁面を段差形
状に形成するとともに各段の樹脂回路基板の開口部の周
縁に配線パターンのボンディング部を露出させる半導体
パッケージの製造方法において、前記複数の樹脂回路基
板を積層する際に、樹脂回路基板の前記ボンディング部
を設けた面側に開口部を塞ぐように保護テープを貼着し
て、該保護テープによって前記ボンディング部を被覆す
るとともに当該樹脂回路基板のボンディング部を設けた
側に積層される次段の樹脂回路基板に設けられた開口部
を埋め、その後、該積層された複数の樹脂回路基板を圧
着することにより一体化させた後、前記保護テープを除
去することを特徴とする。また、樹脂回路基板を積層し
て一体化した積層体に厚さ方向の貫通孔を設け、貫通孔
の内壁面に樹脂回路基板に設けた配線パターンと電気的
に接続する導体部を形成した後、前記保護テープを除去
することを特徴とする。また、前記保護テープとして、
次段に積層される樹脂回路基板の厚さと樹脂回路基板を
接着する接着剤層の厚さとを合わせた厚さと同一の厚さ
に形成したものを使用し、樹脂回路基板を積層して一体
化した積層体の外面の全面に挟圧力を作用させ、各段間
の保護テープを相互に押接して樹脂回路基板を一体化す
ることを特徴とする。また、前記保護テープとして所要
の加熱温度で剥離性を有する熱ピールテープを使用し、
前記樹脂回路基板を一体に積層して積層体を形成した
後、積層体を加熱することにより前記保護テープを除去
することを特徴とする。
【0009】
【発明の実施の形態】以下、本発明の好適な実施形態に
ついて詳細に説明する。図1は基板10にプリプレグ8
を介して3枚の樹脂回路基板10a、10b、10cを
積層してパッケージを形成する方法を示す。図では、一
つのパッケージを構成する部位を示すが、実際には図5
に示すように大判の樹脂回路基板を使用して一度に多数
個のパッケージを形成する。なお、プリプレグ8は樹脂
回路基板を圧着して一体化する接着剤として用いるもの
で、接着する樹脂回路基板と同様に開口部が形成された
シート状に形成されている。樹脂回路基板を接着する接
着剤としてはプリプレグに限らず、液状の接着剤をコー
ティングするといった方法によることも可能である。
【0010】基板10は半導体素子を搭載するキャビテ
ィ6の底部を構成するもので、絶縁基板(樹脂基板)を
基材として、キャビティ6が形成される面側に半導体素
子12を接合するダイパッド12が形成されている。ダ
イパッド12は絶縁基板の表面に被着して設けた銅箔を
所定パターンにエッチングして形成することができる。
なお、ダイパッド12を形成した面と反対面に銅箔をエ
ッチングして所要の配線パターンを形成することももち
ろん可能である。
【0011】樹脂回路基板10a、10bはキャビティ
6を構成するための開口部14a、14bを設けるとと
もに、表面に配線パターン16a、16bを設けたもの
である。配線パターン16a、16bのうち、開口部1
4a、14bの周縁部に配設される部位は半導体素子と
電気的に接続されるボンディング部7となっている。こ
れらの配線パターン16a、16bも、樹脂回路基板1
0a、10bの表面に被着して設けた銅箔を所定パター
ンにエッチングして形成することができる。
【0012】10cは半導体パッケージの最外層に設け
る樹脂基板であり、上記樹脂回路基板10a、10bと
同様に、キャビティ6を形成するための開口部14cを
設けている。樹脂基板10cについては表面にあらかじ
め配線パターンを形成した状態で積層してもよいし、樹
脂回路基板を積層した後に配線パターンを形成してもよ
い。本実施形態の樹脂基板10cは表面に単に銅箔18
が被着されたものである。本明細書では、基板の表面に
配線パターンが形成された状態と単に銅箔18が被着さ
れた状態を含めて樹脂基板10cを樹脂回路基板10c
ということにする。
【0013】これらの基板10、樹脂回路基板10a、
10b、10cは相互に位置合わせし、プリプレグ8を
層間に挟んで熱圧着により一体化するが、本実施形態で
特徴的な構成は、樹脂回路基板10a、10b、10c
を積層する際に、開口部14b、14cの孔寸法に合わ
せて形成した保護テープ20a、20bを、樹脂回路基
板10a、10b、10cを積層した際の開口部14
b、14cの位置に合わせて、あらかじめ樹脂回路基板
10a、10bに貼着してから積層することにある。
【0014】樹脂回路基板10a、10b、10cに設
けた開口部14a、14b、14cの孔寸法は、樹脂回
路基板10a、10b、10cを積層した際に配線パタ
ーン16a、16bに設けたボンディング部7がキャビ
ティ内に露出するように設定される。1層目の樹脂回路
基板10aに貼着する保護テープ20aは外形寸法を2
層目の樹脂回路基板10bに設けた開口部14bの内の
り寸法に一致させて形成するとともに、その厚さを2層
目の樹脂回路基板10bの厚さと接着時のプリプレグ8
の厚さを合わせた厚さに一致するように設け、2層目の
樹脂回路基板10bに貼着する保護テープ20bは外形
寸法を3層目の樹脂回路基板10cに設けた開口部14
cの内のり寸法に一致させるとともに、その厚さを3層
目の樹脂回路基板10bの厚さと接着時のプリプレグ8
の厚さを合わせた厚さに一致するように設ける。
【0015】1層目と2層目の樹脂回路基板10a、1
0bに貼着する保護テープ20a、20bは基板10に
樹脂回路基板10a、10b、10cを積層する際に、
1層目と2層目の開口部14a、14bの周縁で露出す
るボンディング部7を遮蔽するとともに、2層目と3層
目の樹脂回路基板10b、10cに設けられた開口部1
4b、14cを遮蔽し、かつ開口部14b、14c内を
テープによって閉塞することを目的としている。保護テ
ープ20a、20bの外形形状と厚さを開口部14b、
14cの孔寸法及び基板の厚さとプリプレグの厚さを基
準として設定しているのはこのためである。
【0016】図5、6は1層目の樹脂回路基板10aの
平面図と樹脂回路基板10aに保護テープ20aを貼着
した状態の平面図を示す。前述したように、実際の製造
工程では大判の樹脂回路基板10aを使用する。図5、
6は大判の樹脂回路基板10aに保護テープ20aを貼
る方法を示している。大判の樹脂回路基板10aには多
数個の開口部14aが形成され、各々の開口部14aの
周縁に配線パターン16aが形成されている。保護テー
プ20aはこれらの開口部14aの位置に合わせて貼着
する。保護テープ20aは開口部14aの周縁のボンデ
ィング部7を被覆して開口部14aを塞ぐように貼着さ
れる。
【0017】保護テープ20aを貼着する方法として
は、所定の個片形状に形成した保護テープ20aをエア
吸着して各々の開口部14aの位置に合わせて貼着する
方法、樹脂回路基板10aに設けられた開口部14aと
同一の配列で個片形状に形成した保護テープ20aを支
持したキャリアテープを用意し、キャリアテープと樹脂
回路基板10aとを位置合わせして、キャリアテープか
ら樹脂回路基板10aに保護テープ20aを貼着する方
法、樹脂回路基板10aの全面に保護テープとなる感光
性テープを貼着し、保護テープ20aとして樹脂回路基
板10a上に残す部位を除いて感光性テープをエッチン
グして除去するといった方法が可能である。
【0018】なお、この保護テープ20aは後工程で、
樹脂回路基板10aから剥離して除去するから、貼着
後、簡単に剥離除去できるテープ、たとえば加熱によっ
て簡単に剥離する熱ピールテープなどが好適に使用でき
る。また、保護テープ20は熱圧着等の後工程での処理
で問題とならない材質のものを選択する。保護テープ2
0の材料としてはポリイミド系テープ、シリコーン系テ
ープ等が好適である。図5、6は1層目の樹脂回路基板
10aに保護テープ20aを貼着する方法を示したが、
2層目の樹脂回路基板10bに保護テープ20bを貼着
する場合もまったく同様にして行うことができる。ま
た、3層以上の樹脂回路基板に対して保護テープを貼着
する場合も、同様に行えばよい。
【0019】図2は、上記のようにして保護テープ20
a、20bを貼着した樹脂回路基板10a、10bと3
層目の樹脂回路基板10cを位置合わせして積層した状
態を示す。1層目の樹脂回路基板10aに貼着した保護
テープ20aが2層目の樹脂回路基板10bの開口部1
4bをちょうど充填するかたちに、2層目の樹脂回路基
板10bに貼着した保護テープ20bが3層目の樹脂回
路基板10cの開口部14cをちょうど充填する形態と
なる。このように、保護テープ20a、20bを介して
樹脂回路基板10a、10b、10cを積層すると、こ
れらの基板10、樹脂回路基板10a、10b、10c
を熱圧着する際に、樹脂回路基板10a、10bの開口
部14a、14bの内周縁部にも保護テープ20a、2
0bを介して確実に加圧力が作用し、確実に圧着するこ
とが可能になる。
【0020】また、プリプレグ8を介して熱圧着する際
にプリプレグ8から樹脂が流れ出すことがあり得るが、
保護テープ20a、20bは1層目と2層目の樹脂回路
基板10a、10bのボンディング部7を被覆している
から、プリプレグ8から樹脂が流れ出してボンディング
部7の表面に付着することを確実に防止することができ
る。すなわち、保護テープ20a、20bは基板10と
樹脂回路基板10a、10b、10cの全体を確実に加
圧して一体化させ、ボンディング部7に異物が付着する
ことを防止する作用を有するものである。
【0021】基板10と樹脂回路基板10a、10b、
10cを接着して一体化した積層体を形成した後、外部
接続端子と内層の配線パターンとを電気的に接続する接
続部(スルーホール)22を形成し、また樹脂回路基板
10cの外面に配線パターン24を形成する。図3は樹
脂回路基板の積層体に接続部22と配線パターン24を
形成した状態を示す。接続部22は樹脂回路基板の積層
体にドリル加工により貫通孔を設け、無電解銅めっき及
び電解銅めっき等を施して貫通孔の内面に導体部を形成
することにより内層の配線パターンと電気的に接続する
ように形成することができる。
【0022】配線パターン24は樹脂回路基板10cの
外面に設けられた銅箔および銅めっきによって形成され
ためっき層から成る導体層をエッチングして得られる。
導体層のエッチングは表面にレジストを塗布し、露光、
現像してレジストパターンを形成した後、レジストパタ
ーンをマスクとして導体層をエッチングする方法によっ
て行う。配線パターン24を形成した後、基板の外部接
続端子を接合する部位を除いた表面をソルダーレジスト
等の保護膜によって被覆する。保護膜によって被覆され
ていないボンディング部や外部接続端子を接合する部位
等の配線パターン24が露出する部位には、ニッケルめ
っき及び金めっきが施される。配線パターン24は外部
接続端子として貫通孔に接続ピンを嵌入する形式にも、
はんだボール等の表面実装型の外部接続端子を接合する
形式にも形成できる。
【0023】本実施形態では、保護テープ20a、20
bによって樹脂回路基板を積層して形成されるキャビテ
ィ内を閉塞したことにより、樹脂回路基板の積層体にド
リル加工を施したり、積層体の外面の導体層をエッチン
グしたりする処理工程の際に、キャビティ内に異物やエ
ッチング液が侵入することを防止し、これらの処理によ
ってボンディング部7等に悪影響を及ぼさずに作業する
ことができるという利点がある。
【0024】接続部22、配線パターン24を形成した
後、保護テープ20a、20bを除去し、大判の樹脂回
路基板を個片に分割して半導体パッケージが得られる。
図4はこうして得られた半導体パッケージの断面図を示
す。保護テープ20a、20bとして熱ピールテープの
ように所定の加熱温度により簡単に剥離除去でき、基板
側に粘着剤などが付着しない材質のものを使用すること
によってボンディング部7の表面、キャビティ6の内面
を清浄な状態で提供することができる。
【0025】本実施形態の半導体パッケージの製造方法
のように、樹脂回路基板に保護テープを貼着してキャビ
ティを閉塞した状態で加工する方法によれば、最後に保
護テープを除去するだけでパッケージとすることがで
き、簡単に除去できる保護テープを使用することによっ
て、ざぐり加工といった煩雑な加工をする必要がなく、
きわめて容易に作業することが可能になる。また、前述
したように、保護テープを使用することによって、ボン
ディング部に異物が付着したりエッチング液がキャビテ
ィ内に侵入したりすることを防止でき、樹脂回路基板を
積層する際には開口部の周縁部についても確実に接着す
ることが可能になる。
【0026】上記実施形態では、基板10に3枚の樹脂
回路基板10a、10b、10cを積層して半導体パッ
ケージとしたが、積層する樹脂回路基板の枚数等が限定
されるものではなく、樹脂回路基板を4枚以上積層する
場合でも、キャビティを閉塞するように保護テープを貼
着した樹脂回路基板を積層することによって、同様に製
造することができる。また、上記実施形態では基板10
として開口部を設けていないものを使用したが、開口部
を設けた基板10を使用する場合は、当該基板10に1
層目の樹脂回路基板10aの開口部14aを封止する保
護テープを貼着して積層すればよい。また、基板10は
必ずしも必要なく、1層目の樹脂回路基板10aの底面
に金属板(ヒートシンク)を接合して半導体素子の搭載
部とすることもできる。この場合も、上述した製造方法
がそのまま適用できる。
【0027】上記実施形態では樹脂回路基板10a、1
0b、10cを圧着して一体化した積層体に所要の加工
を施した後の最終工程で保護テープ20a、20bを除
去するようにしたが、他の方法として、2層目までの樹
脂回路基板10a、10bを圧着した段階で保護テープ
20a、20bを除去し、次に、従来方法と同様に開口
部を有しない樹脂回路基板10cを積層してキャビティ
の開口部を塞ぎ、配線パターン14等を形成した後、樹
脂回路基板10cを加工してキャビティを開口させるよ
うにすることも可能である。この方法の場合も、保護テ
ープ20a、20bを使用して樹脂回路基板10a、1
0bを積層したことにより、ボンディング部7に異物を
付着させることなく、また樹脂回路基板10a、10b
を確実に積層するという効果が得られる。
【0028】
【発明の効果】本発明に係る半導体パッケージの製造方
法によれば、上述したように、樹脂回路基板を積層して
熱圧着する際に、キャビティ内面に異物が付着すること
を防止し、また、樹脂回路基板全体を確実に圧着するこ
とを可能にして、高品質の半導体パッケージを得ること
ができる。また、ざぐり加工といった煩雑な加工を行う
ことなく、簡易な製造工程によって半導体パッケージを
得ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体パッケージの製造方法を示
す説明図である。
【図2】保護テープを貼着した樹脂回路基板を積層した
状態の断面図である。
【図3】樹脂回路基板の積層体に接続部と表面の配線パ
ターンを設けた状態の断面図である。
【図4】保護テープを除去して得た半導体パッケージの
断面図である。
【図5】大判の樹脂回路基板の例を示す平面図である。
【図6】樹脂回路基板に保護テープを貼着した状態の平
面図である。
【図7】半導体パッケージの斜視図である。
【図8】半導体パッケージの断面図である。
【図9】半導体パッケージの従来の製造方法を示す断面
図である。
【符号の説明】
6 キャビティ 7 ボンディング部 8 プリプレグ 10 基板 10a、10b、10c 樹脂回路基板 12 ダイパッド 14a、14b、14c 開口部 16a、16b 配線パターン 18 銅箔 20a、20b 保護テープ 22 接続部 24 配線パターン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体素子を収納する開口部を設けた複
    数の樹脂回路基板を、キャビティの底部側から開口側に
    開口寸法が大きくなる順に接着剤を介して一体に積層す
    ることにより、キャビティの内壁面を段差形状に形成す
    るとともに各段の樹脂回路基板の開口部の周縁に配線パ
    ターンのボンディング部を露出させる半導体パッケージ
    の製造方法において、前記複数の樹脂回路基板を積層する際に、 樹脂回路基板
    の前記ボンディング部を設けた面側に開口部を塞ぐよう
    に保護テープを貼着して、該保護テープによって前記ボ
    ンディング部を被覆するとともに当該樹脂回路基板のボ
    ンディング部を設けた側に積層される次段の樹脂回路基
    板に設けられた開口部を埋め その後、該積層された複数の樹脂回路基板を圧着するこ
    とにより一体化させた後、 前記保護テープを除去するこ
    とを特徴とする半導体パッケージの製造方法。
  2. 【請求項2】 樹脂回路基板を積層して一体化した積層
    体に厚さ方向の貫通孔を設け、貫通孔の内壁面に樹脂回
    路基板に設けた配線パターンと電気的に接続する導体部
    を形成した後、前記保護テープを除去することを特徴と
    する請求項1記載の半導体パッケージの製造方法。
  3. 【請求項3】 前記保護テープとして、次段に積層され
    る樹脂回路基板の厚さと樹脂回路基板を接着する接着剤
    層の厚さとを合わせた厚さと同一の厚さに形成したもの
    を使用し、樹脂回路基板を積層して一体化した積層体の
    外面の全面に挟圧力を作用させ、各段間の保護テープを
    相互に押接して樹脂回路基板を一体化することを特徴と
    する請求項1または2記載の半導体パッケージの製造方
    法。
  4. 【請求項4】 前記保護テープとして所要の加熱温度で
    剥離性を有する熱ピールテープを使用し、前記樹脂回路
    基板を一体に積層して積層体を形成した後、積層体を加
    熱することにより前記保護テープを除去することを特徴
    とする請求項1、2または3記載の半導体パッケージの
    製造方法。
JP31743098A 1998-11-09 1998-11-09 半導体パッケージの製造方法 Expired - Fee Related JP3455686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31743098A JP3455686B2 (ja) 1998-11-09 1998-11-09 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31743098A JP3455686B2 (ja) 1998-11-09 1998-11-09 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2000150696A JP2000150696A (ja) 2000-05-30
JP3455686B2 true JP3455686B2 (ja) 2003-10-14

Family

ID=18088142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31743098A Expired - Fee Related JP3455686B2 (ja) 1998-11-09 1998-11-09 半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3455686B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100405621B1 (ko) * 2001-09-06 2003-11-14 엘지이노텍 주식회사 집적다층기판
JP4925905B2 (ja) * 2007-04-26 2012-05-09 京セラ株式会社 電子部品内蔵基板
JP4940124B2 (ja) * 2007-12-27 2012-05-30 京セラSlcテクノロジー株式会社 配線基板の製造方法
EP3582259B1 (en) 2018-06-11 2021-11-03 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Stepped component assembly accommodated within a stepped cavity in component carrier

Also Published As

Publication number Publication date
JP2000150696A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
US6124637A (en) Carrier strip and molded flex circuit ball grid array and method of making
JP3400877B2 (ja) 半導体装置及びその製造方法
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100285116B1 (ko) 반도체패키지의제조방법
US6081426A (en) Semiconductor package having a heat slug
US5905634A (en) Semiconductor package having a heat slug
US5804422A (en) Process for producing a semiconductor package
JP3455686B2 (ja) 半導体パッケージの製造方法
JPH07302859A (ja) 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法
KR100230657B1 (ko) 반도체패키지의 제조방법
JPH06177315A (ja) 多層リードフレーム
KR100230658B1 (ko) 반도체패키지의 제조방법
JPH0936155A (ja) 半導体装置の製造方法
JP3293202B2 (ja) 半導体装置及びその製造方法
JP3382516B2 (ja) 半導体パッケージ
JP3050253B2 (ja) 多層電子部品搭載用基板の製造方法
JP2002343818A (ja) Bga型配線基板及びその製造方法並びに半導体装置の製造方法
JP3391996B2 (ja) 半導体パッケージの製造方法
JPH09246416A (ja) 半導体装置
JP3304447B2 (ja) 電子部品搭載用基板
JP2001291800A (ja) 電子部品用パッケージ
CN113327900A (zh) 基于铜箔载板的高散热板级扇出封装结构及其制备方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees