KR100230658B1 - 반도체패키지의 제조방법 - Google Patents

Abstract

본 발명은 배선패턴의 본딩부의 접속성을 향상시켜, 신뢰성이 높은 반도체패키지를 확실히 얻을 수 있도록 한다.

캐비티(26)를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴(16)이 구비된 복수의 회로기판(10a)을 접착시트(14)를 사용하여 적층함과 동시에, 이들의 회로기판의 최외층에 캐비티를 밀폐하는 기판(10b)을 접착시트로 적층함으로서 적층체를 형성하고, 적층체에 상기 배선패턴과 외부접속단자를 접속하기위한 관통구멍을 구비하여, 관통구멍에 도금을 행한후, 상기 캐비티(26)의 상면을 밀폐하고 있는 기판(10b)에 캐비티를 형성하기위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 각 회로기판(10a)에 구비된 상기 배선패턴(16)의 본딩부에 보호피막(30a)을 피복한후 상기 회로기판(10a)을 적층하여, 상기 캐비티(26)를 개구한후 상기 보호피막(30a)을 제거하는 것을 특징으로 한다.

Description

반도체패키지의 제조방법

본 발명은 반도체패키지의 제조방법에 관한 것으로, 특히 수지기판을 복수매 적층하여 된 반도체패키지의 제조방법에 관한 것이다.

PPGA(Plastic Pin Grid Array) 또는 PBGA(Plastic Ball Grid Array) 등의 반도체패키지는 유리에폭시, 유리폴리이미드, BT수지 등의 전기적 절연성을 갖는 기판 표면에 동박 등의 도체층을 피착형성한 수지기판을 적층하여 형성된다.

도9는 다층의 반도체패키지를 제조하는 종래 방법을 나타낸다(일본국 특공평 2-5014)호. 이 제조방법은 반도체소자를 수용하는 캐비티를 형성하기 위한 기판과, 적층체를 형성한 시점에서는 캐비티를 밀폐하기 위한 기판을 사용하는 것을 특징으로 한다.

캐비티를 형성하기 위한 기판과 캐비티를 밀폐하기 위한 기판은 함께 상기한 도체층을 피착형성한 수지기판에 의해서 형성된다. 도9(a)에서 10a는 적층체의 내부에 조립되어 캐비티를 형성하기 위한 회로기판이고, 10b는 캐비티를 밀폐하기 위한 기판이다. 회로기판(10a)은 캐비티를 형성하기 위한 구멍(12)이 구비되는 동시에, 상기한 도체층을 피착형성한 수지기판의 도체층 부분을 에칭하여 소정의 배선패턴이 형성된다. 기판(10b)은 구멍(12)이 구비되지 않고, 도체층도 에칭 등의 처리가 행해지지 않은 수지기판이다.

14는 복수매의 회로기판(10a) 및 기판(10b)을 서로 합쳐 붙여 기판의 적층체를 형성하기 위한 접착시트이다. 접착시트로서는 예를 들어 접착제를 함침시킨 유리섬유에 의해 필름상으로 형성한 필름재(프리프레그 (prepreg : 수지 침투 가공재))가 사용된다. 이 접착시트(14)를 각 회로기판(10a) 사이 및 회로기판(10a)과 기판(10b) 사이에 끼우고, 진공중에서 가압가열하여 일체화한 적층체를 얻는다(도9(b)). 접착시트(14)에는 각 회로기판(10a)에 구비한 구멍(12)의 구멍크기에 맞춰 미리 개구구멍이 구비되어 있다.

회로기판(10a)이 되는 양면 동피복 수지기판 등에 배선패턴을 형성하는 방법은 도체층의 표면에 레지스트패턴을 형성하여, 도체층을 에칭하는 통상의 방법을 적용할 수 있다.

접착시트(14)를 사용하여 회로기판의 적층체를 형성한 후, 적층체에 각 층간의 배선패턴을 접속하기 위한 관통구멍(20)을 드릴가공 등에 의해 형성하고, 무전해도금에 의해 관통구멍(20)의 내면에 도통용의 도름층(예를 들어 동도금층)(22)을 구비하고, 도금층(22)과 기판(10b) 외면의 도체층에 전해도금(예를 들면 동도금)을 행한 후, 적층체의 외면의 도체층을 에칭하여 외부접속단자를 접합하는 랜드(24) 등의 배선패턴을 형성한다.

다음에, 캐비티를 개구하는 면측의 기판(10b)에 구멍가공을 행하고, 캐비티(26)를 개구시킨 후, 내부의 회로기판(10a)에 형성된 배선패턴(16)의 노출부분에 니켈도금, 금도금 등의 도금을 행한다. 마지막으로, 랜드(24)에 납 땜볼 등의 외부접속단자(28)를 접합하여 제품으로 만든다(도9(d)). 또, 관통구멍내에 직접 리드핀을 삽입하여 외부접속단자로 할 수도 있다.

상기한 반도체패키지의 제조방법은 캐비티를 형성하는 구멍(12)을 구비한 회로기판(10a)을 구멍(12)을 구비하지 않는 기판(10b)에 의해서 사이에 끼워 적층체를 형성하고, 이 적층체에 대해서 관통구멍(20)을 구비하거나 무전해도금을 행함으로써, 이들의 무전해도금 등의 처리로부터 내층의 회로기판(10a)을 격리할 수 있어, 회로기판(10a)에 구비한 배선패턴(16)이 도금 처리시에 도금액 등이 침범되는 문제를 해소할 수 있는 이점이 있다.

그런데, 상술한 종래의 제조방법에서는 회로기판(10a) 및 기판(10b)을 합쳐 붙이기 위해서 접착시트(14)를 사용하고 있으므로, 이들의 기판을 적층하여 일체화할 때에 접착시트(14)로부터 접착제가 흘러 나와 배선패턴(16)에 부착되어 버리거나, 접착시트(14)가 유리섬유를 접착제로 하여 굳혀진 것이므로 유리섬유의 소편이 시트로부터 박리되어 캐비티 안으로 노출하는 배선패턴(16)의 본딩부에 부착되는 일이 생긴다.

접착시트(14)는 가압 및 가열하여 기판을 합쳐 붙일 때 접착제가 흘러 나오지 않은 것을 골라 사용하지만, 접착제가 배선패턴(16)에 부착되어 버리면, 배선패턴(16)으로서 소정의 본딩면적을 확보할 수 없게 된다는 문제가 발생하여, 불량품의 발생원인이 된다. 이를 방지하는 방법으로서 종래는 기판(10b)을 천공하여 캐비티(26)를 개구시킨 후, 알루미나 분말을 불어 붙이는 젯트스크러브(jet scrub) 처리 등으로 불필요한 접착제를 제거하는 것이 행해지고 있다.

그러나, 이러한 처리를 행하더라도 배선패턴(16)에 부착된 접착제를 제거하는 것은 곤란하고, 본딩부에서의 전기적 접속의 신뢰성이 충분하지 않거나, 또 젯트스크러브 처리 등을 행함으로써 배선패턴(16)이 깎이고 가늘어져, 소요의 본딩면적을 얻을 수 없다는 문제가 있었다.

본 발명은 이러한 문제점을 해소하기 위해서 행해진 것으로서, 그 목적으로 하는 바는 접착시트를 사용하여 수지기판을 적층하여, 다층의 반도체패키지를 제작할 때에 배선패턴의 본딩부에 불필요한 접착제가 부착하는 것을 방지하여, 배선패턴으로서 소요의 본딩면적을 확보하고 신뢰성이 높은 반도체패키지를 확실하게 얻을 수 있는 반도체패키지 제조방법을 제공하고자 하는 것이다.

도1은 반도체패키지의 제조에 사용하는 회로기판의 제조방법을 나타낸 설명도.

도2는 기판을 적층한 적층체의 단면도.

도3은 기판의 적층체에 관통구멍을 구비한 상태의 단면도.

도4는 관통구멍에 도금을 행한 상태의 단면도.

도5는 기판의 전해 동도금피막 및 동박을 패턴형성한 단면도.

도6은 기판을 천공가공하여 캐비티를 개구시킨 상태의 단면도.

도7은 반도체패키지의 단면도.

도8은 외부접속단자로서 리드핀을 사용한 반도체패키지의 단면도.

도9는 다층 반도체패키지의 종래의 제조방법을 나타낸 설명도.

* 도면의 주요부분에 대한 부호의 설명

10a : 회로기판 10b : 기판

11 : 동박 12 : 구멍

14 : 접착시트 16 : 배선패턴

18 : 레지스트 20 : 관통구멍

26 : 캐비티 30 : 감광성 레지스트

30a : 보호피막 32 : 무전해 동도금피막

34 : 전해 동도금피막 37 : 금도금

38 : 보호막 40 : 외부접속단자

42 : 히트싱크

본 발명은 상기 목적을 달성하기 위해서 다음과 같은 구성을 구비한다.

즉, 캐비티를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴이 구비된 복수의 회로기판을 각 회로기판 사이에 접착시트를 개재시켜 적층함과 동시에, 이들 회로기판의 최외층에 상기 복수층의 회로기판에 의해서 형성된 캐비티를 밀폐하는 기판을 접착시트를 거쳐서 적층함으로써 적층제를 형성하고, 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하고, 관통구멍에 도금을 행한 후, 상기 캐비티의 상면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 각 회로기판에 구비된 상기 배선패턴의 본딩부에 보호피막을 피복한 후, 상기 회로기판을 적층하여, 상기 캐비티를 개구한 후 상기 보호피막을 제거하는 것을 특징으로 한다.

또, 상기 캐비티의 상면 및 하면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 것을 특징으로 한다.

또, 상기 배선패턴의 본딩부에 보호피막을 피복하고, 회로기판의 표면에 레지스트를 도포하여 회로기판의 표면을 평탄면으로 형성한 후, 접착시트를 사용하여 회로기판을 적층하는 것을 특징으로 한다.

또, 상기 보호피막은 감광성 레지스트인 것을 특징으로 한다.

이하, 본 발명의 바람직한 실시 형태에 대해서 첨부도면에 의거해서 설명한다.

도1은 도체층으로서 동박을 양면에 피착형성한 수지 기판으로 다층형성하여 반도체패키지를 형성할 때에 사용하는 회로기판을 제작하는 방법을 나타낸다.

도1(a)는 동박(11)을 양면에 피착형성한 수지기판(10)의 단면도를 나타낸다. 12는 캐비티를 형성하기 위해서 수지기판(10)에 구비한 구멍이다. 수지기판(10)은 유리에폭시, 유리폴리이미드, BT 수지 등의 전기적 절연성을 갖는 수지재를 기재로 하고 있다.

도1(b)는 이 수지기판(10)에 대해서 에칭처리를 행하고, 양면에 배선패턴(16)을 형성한 회로기판(10a)을 형성한 상태를 나타낸다.

배선패턴(16)은 동박(11)의 표면에 레지스트를 도포하여, 형성할 패턴에 따라서 노광하여 레지스트패턴을 형성하고, 레지스트가 피복된 부위 이외의 동박(11)을 에칭하여 제거함으로써 형성된다.

와이어본딩에 의해 반도체소자와 접속하는 배선패턴(16)의 본딩부는 이 구멍(12)의 둘레부 근방에 형성된다. 회로기판(10a)에 구비된 구멍(12)은 회로기판(10a)을 적층하여 적층체를 형성했을 때에, 각 단의 회로기판(10a)의 본딩부의 영역이 확보되도록 회로기판(10a)마다 미리 구멍크기를 설정한다. 구멍 크기는 회로기판(10a)을 적층하여 캐비티(26)을 형성했을 때에 캐비티(26)의 윗쪽에 위치할 수록 커지게 된다.

동박(11)을 에칭하여 배선패턴(16)을 형성한 후, 배선패턴(16)의 본딩부를 보호하는 보호피막을 형성한다. 이 실시형태에서는 회로기판(10a)의 상면에 감광성 레지스트(30)를 도포하고(도1(c)), 감광성 레지스트(30)를 노광하여 배선패턴(16)의 본딩부 이외의 감광성 레지스트(30)를 용해제거함으로써 보호피막(30a)을 형성한다. 도1(d)는 배선패턴(16)의 본딩부에 보호피막(30a)이 형성된 상태를 나타낸다.

회로기판(10a)은 접착시트(14)(프리프레그)에 의해 하단의 회로기판(10a)에 접착되므로, 회로기판(10a)의 하면에는 특별히 보호피막(30a)을 구비할 필요는 없다. 또, 배선패턴(16)을 형성하는 경우, 회로기판(10a)의 구멍(12)의 내벽면에 도체부를 구비하여 회로기판(10a)의 상면과 하면의 배선패턴(16)을 전기적으로 도통시키도록 하는 경우가 있다. 이 경우에는 구멍(12)의 내벽면에 구비한 도체부에 대해서도 보호피막(30a)으로 피복할 필요가 있다.

보호피막(30a)은 배선패턴(16)의 본딩부를 보호함과 동시에, 최종적으로는 제거하여 본래의 배선패턴(16)의 표면을 노출시키기 위한 것이다. 따라서, 여기서 사용하고 있는 감광성 레지스트(30)는 알칼리 용제 등에 의해서 후공정에서 간단히 제거할 수 있는 것을 사용하는 것이 좋다.

또, 보호피막(30a)을 형성하는 재료로서는 본딩부를 보호할 수 있고 또 후공정에서 용제 등으로 용이하게 제거할 수 있는 재료이면 특별히 한정되지는 않는다.

배선패턴(16)이 본딩부를 보호피막(30a)으로 피복한 후, 회로기판(10a)의 양면에 레지스트(18)를 도포하여, 회로기판(10a)의 표면을 평탄면으로 한다(도1(e)). 레지스트(18)는 배선패턴(16)을 형성함으로써 회로기판(10a)의 양면에 생기는 요철을 균일하게 되도록 소정 두께로 도포한다. 레지스트(18)는 인쇄법 등으로 도포하지만, 배선패턴(16)의 본딩부는 보호피막(30a)으로 피복되어 있기 때문에, 레지스트(18)를 도포할 때에 본딩부에 레지스트가 부착되는 것을 방지할 수 있어 바람직하다. 레지스트(18)에는 솔더레지스트 등이 바람직하게 사용된다.

본 실시형태에서 회로기판(10a)의 표면에 레지스트(18)를 도포하는 것은 회로기판(10a)의 표면을 평탄면으로 함으로써 접착시트(14)에 의한 기판의 접착이 확실히 이루어지도록 하기 위해서이다.

또, 접착시트(14)의 재질에 따라서는 레지스트(18)를 도포하지 않고 기판을 접착할 수 있다. 따라서, 회로기판(10a)에 레지스트(18)를 도포하는 공정은 필수 공정이 아니다.

다음에, 상기한 바와 같이 하여 제작한 회로기판(10a)을 기판의 각 층간에 접착시트(14)를 사이에 끼워 복수매 합쳐 붙여 적층체를 형성한다. 도2는 회로기판(10a)을 2매 합쳐 붙인 상태를 확대하여 나타낸 것이다. 도9에 나타낸 종래예와 같이 기판의 적층체를 형성하는 경우에는 적층체의 최외부 기판에 대해서는 구멍(12)을 갖지 않는 기판(10b)을 사용하고, 기판(10b)에서 회로기판(10a)을 끼우도록 하여 적층함으로써 캐비티(26)가 밀폐되도록 한다.

본 실시형태에서는 접착시트(14)로서 소위 프리프레그인 시트재를 사용했다. 프리프레그는 유리섬유를 접착제로 시트상에 굳힌 것으로, 프리프레그를 회로기판(10a)사이 및 회로기판(10a)과 기판(10b) 사이에 끼워, 진공중에서 가압하면서 일정시간 가열함으로써 완전히 접착제가 경화하여 일체화된 적층제를 얻을 수 있다.

배선패턴(16)의 본딩부를 피복하는 보호피막(30a)은 이 적층체를 합쳐 붙혀 일체 형성하는 공정에 있어서, 접착시트(14)로부터 흘러나오는 접착제의 흐름을 저지하는 것으로서 작용하여, 본딩부에 접착제가 부착되는 것을 방지하는 작용을 거둔다. 또, 접착시트(14)와 회로기판(10a)을 위치맞춤하여 적층하는 공정중에 접착시트(14)로부터 미소한 파편(유리섬유편(조각) 등)이 배선패턴(16)상으로 떨어지는 경우가 있으나, 이러한 경우에도 본딩부가 보호피막(30a)으로 피복되어 있으므로 본딩부가 오염되는 것을 방지할 수 있다.

도3∼도5는 반도체패키지에 배선패턴(16)과 외부접속단자를 접속하는 접속부를 형성하는 공정을 나타낸다. 도3은 접속부의 형성위치에 관통구멍(20)을 형성한 상태를 나타낸다. 관통구멍(20)은 적층체에 드릴가공을 행하여 뚫어 설치할 수 있다. 또, 회로기판(10)의 배선패턴(16)은 이 관통구멍과 도통을 이루는지 여부가 미리 설정되어 패턴이 형성된다.

다음에, 무전해 동도금을 행하고, 관통구멍(20)의 내벽면에 무전해 동도금피막(32)을 형성하고, 또 전해 동도금을 행하여, 상기 무전해 동도금피막(32) 및 기판(10b)의 외면 동박(11)상에 전해 동도금피막(34)을 형성한다. 도4는 무전해 동도금 및 전해 동도금을 행한 후의 상태를 나타낸다.

이 상태에서, 다음에 기판(10b)의 외면의 도체층인 전해 동도금피막(34)과 동박(11)을 에칭하여 배선패턴을 형성한다(도5). 기판(10b)의 외면에 형성하는 배선패턴으로서는 외부접속단자를 접속하기 위한 랜드(36a), 또는 콘덴서나 저항체 등의 회로부품을 접속하기 위한 도체부(36b), 또는 히트싱크재를 부착시키기 위한 도체부(36c) 등이 있다.

이상과 같이 적층체에 관통구멍(20)을 형성하는 공정, 무전해 동도금 및 전해 동도금을 행하는 공정, 전해 동도금피막(34)과 동박(11)을 에칭하여 배선패턴을 형성하는 공정에서는 적층체의 내부의 회로기판(10a)은 완전히 외부로부터 차단되어 있다. 따라서, 회로기판(10a)의 배선패턴(16)은 도금액이나 에칭액이 침범될 우려가 전혀 없다.

적층체의 외면에 랜드(36a) 등의 배선패턴을 형성한 후, 캐비티(26)를 밀폐하고 있는 기판(10b, 10b)을 루터 등을 사용하여 천공하여 캐비티(26)를 개구시킨다. 도6은 양외층의 기판(10b, 10b)을 천공하여 캐비티(26)를 개구시킨 상태이다.

기판(10b, 10b)을 천공한 상태에서, 회로기판(10a)의 배선패턴(16)의 본딩부에는 보호피막(30a)이 형성되어 있으므로, 알칼리 용제 등의 용제를 사용하여 보호피막(30a)을 제거하고, 여기서 처음으로 배선패턴(16)을 노출시킨다. 보호피막(30a)은 용제로 간단히 용해 제거할 수 있어, 회로기판(10a)의 배선패턴(16)이나 다른 도체부 등에 악영향을 끼치지 않고 제거할 수 있다. 이렇게 해서, 배선패턴(16)의 폭이 가늘어져 소요의 본딩면적이 얻어지지 않거나, 이물질이 부착되는 일 없이 노출시킬 수 있다.

패키지의 외면에 솔더레지스트 등의 보호막(38)을 구비한 후, 본딩부와 반도체소자의 전기적 접속을 확실히 행하기 위해서, 본딩부에 하지 니켈도금과 금도금(37)을 행한다. 또, 이 하지 니켈도금과 금도금(37)은 배선패턴(16)과 도통하는 랜드부(36a) 외의 배선패턴 부분에도 형성된다.

도7은 상기 공정후, 외부접속단자(40), 히트싱크(42), 회로부품(44)을 부착한 상태를 나타낸다. 이렇게 해서, 회로기판(10a)을 다층형성한 반도체패키지를 얻을 수 있다.

또, 캐비티(26)의 저면이 되는 기판(10b)에는 천공가공을 행하지 않고 기판(10b)의 외표면에 히트싱크(방열체)를 접합하더라도 좋다. 또, 본 실시형태는 캐비티다운형의 제품이지만, 캐비티(26)의 저면측에 외부접속단자를 접합하는 캐비티업형의 형태로 할 수도 있다.

상기 실시형태에서는 수지기판(10)으로서 기재의 양면에 동박(11)을 피착한 것을 사용했지만, 한 면에만 동박(11)을 피착한 수지기판을 사용하더라도 완전히 동일한 공정에 의해서 반도체패키지를 형성할 수 있다. 이 한 면에 동박(11)을 구비한 수지기판을 사용하는 경우에는 한쪽 면의 동박(11)을 에칭하여 배선패턴(16)을 형성하고, 배선패턴(16)의 본딩부를 보호피막(30a)에서 피복한 후에, 동일하게 접착시트(14)를 사용하여 적층제를 형성하면 좋다.

또, 상기한 실시형태에서는 캐비티(26)를 밀폐하는 기판(10b)로서 회로기판(10a) 표면에 수지기판을 적층하여 설비했지만, 수지기판을 적층하는 대신에 캐비티(26)의 외면의 개구부둘레에 수지기판이나 절연필름 등을 접합하여 캐비티(26)를 밀폐하고, 캐비티(26)를 개구할 때에는 이들 수지기판이나 필름을 박리하여 캐비티(26)를 개구시키더라도 좋다. 캐비티(26)를 밀폐하는 기판으로서는 이와 같이 캐비티(26)를 밀폐하는 수지기판이나 절연필름을 개념으로서 포함하는 것이다. 또, 캐비티를 형성하기 위한 개구를 형성하는 개념에는 이와 같이 캐비티(26)의 개구부 둘레에 접합하여 캐비티(26)를 밀폐한 수지기판이나 필름을 박리하는 방법도 포함한다.

상기 실시형태에서는 외부접속단자(40)로서 납 땜 볼을 사용했지만, 외부접속단자(40)로서 리드핀을 사용할 수 있다. 도8에 리드핀을 사용한 예를 나타낸다. 리드핀을 삽입하는 관통구멍은 회로기판을 관통하더라도 좋고, 회로기판의 중도까지 개구하는 형상이더라도 좋다.

상기 설명에서는 설명의 편의상, 하나의 패키지 부분의 구성을 채택하여 설명했지만, 수지기판을 사용하여 실제로 반도체패키지를 제조할 경우에는 한번에 여러 개의 반도체패키지를 제조할 수 있도록 대형 수지기판을 사용하여 다수개 채용하는 형식으로 제조한다. 따라서, 배선패턴의 패터닝 등은 대형의 기판에 대해서 행해지고, 레지스트의 도포와, 접착시트를 사용한 기판의 합쳐 붙이는 것도 대형 기판에서 작업할 수 있다.

본 발명에 의한 반도체패키지의 제조방법에 의하면, 상술한 바와 같이, 배선패턴의 본딩부를 미리 보호피막(30a)으로 피복함으로써, 기판에 평탄화 인쇄를 행하거나 기판을 접착시트로 접착하거나 할 경우에, 배선패턴에 이물질이 부착되는 것을 방지할 수 있고, 후공정에서 보호피막(30a)을 용해 제거함으로써 소요의 본딩면적을 확보할 수 있어, 확실한 전기적 접속을 가능하게 하여 신뢰성 높은 반도체패키지를 얻을 수 있는 등의 효과를 거둘 수 있다.

Claims (5)

1. (정정) 캐비티를 형성하는 구멍과 상기 구멍의 둘레부에 본딩부를 갖는 배선패턴이 구비된 복수의 회로기판을 각 회로기판 사이에 접착시트를 개재시켜 적층함과 동시에, 이들 회로기판의 최외층에 상기 복수층의 회로기판에 의해서 형성된 캐비티를 밀폐하는 기판을 접착시트를 거쳐서 적층함으로써 적층체를 형성하고, 상기 적층체에 상기 배선패턴과 외부접속단자를 접속하기 위한 관통구멍을 구비하고, 이 관통구멍에 도금을 행한 후, 상기 캐비티의 상면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 반도체패키지의 제조방법에 있어서, 상기 각 회로기판의 구비된 상기 배선패턴의 본딩부에 보호피막을 피복한 후, 상기 회로기판을 적층하고, 상기 캐비티를 개구한 후, 상기 보호피막을 제거하는 것을 특징으로 하는 반도체패키지의 제조방법.
2. (정정) 제 1 항에 있어서, 상기 캐비티의 상면 및 하면을 밀폐하고 있는 기판에 캐비티를 형성하기 위한 개구를 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
3. (정정) 제 1 항 또는 제 2 항에 있어서, 상기 배선패턴의 본딩부에 보호피막을 피복하고, 상기 회로기판의 표면에 레지스트를 도포하여 회로기판의 표면을 평탄면으로 형성한후, 상기 접착시트를 사용하여 회로기판을 적층하는 것을 특징으로 하는 반도체패키지의 제조방법.
4. (정정) 제 1 항 또는 제 2 항에 있어서, 상기 보호피막은 감광성 레지스트인 것을 특징으로 하는 반도체패키지의 제조방법.
5. (신설) 제 3 항에 있어서, 상기 보호피막은 감광성 레지스트인 것을 특징으로 하는 반도체패키지의 제조방법.