JP3427011B2 - 可撓性多層回路基板の製造法 - Google Patents

可撓性多層回路基板の製造法

Info

Publication number
JP3427011B2
JP3427011B2 JP20424799A JP20424799A JP3427011B2 JP 3427011 B2 JP3427011 B2 JP 3427011B2 JP 20424799 A JP20424799 A JP 20424799A JP 20424799 A JP20424799 A JP 20424799A JP 3427011 B2 JP3427011 B2 JP 3427011B2
Authority
JP
Japan
Prior art keywords
circuit board
opening
inner layer
layer circuit
sided copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20424799A
Other languages
English (en)
Other versions
JP2001036239A (ja
Inventor
明彦 豊島
克則 国分
邦彦 畔柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP20424799A priority Critical patent/JP3427011B2/ja
Priority to PCT/JP2000/004200 priority patent/WO2004103045A1/ja
Priority to US09/786,006 priority patent/US6687984B1/en
Publication of JP2001036239A publication Critical patent/JP2001036239A/ja
Application granted granted Critical
Publication of JP3427011B2 publication Critical patent/JP3427011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層回路基板の製
造法に関し、特には内層に中空状態に形成される端子部
等を有する構造の可撓性多層回路基板の製造法に関す
る。
【０００２】
【従来の技術とその問題点】この種の多層回路基板には
配線パタ−ンの都合上、内層の回路基板にコネクタ端子
等の端子部を必要とする形態がある。その主要な形態と
して可撓性多層回路基板の場合では、そのケ−ブル部に
端子部を備えるものを挙げ得る。このような端子部には
通常金メッキ若しくは半田メッキを施すものである。
【０００３】ところで、内層回路基板と外層の回路基板
との積層後に上記端子部に対し電気的導通を図ることが
可能であれば問題はないが、斯かる相互導通を取れない
場合には内層回路基板の配線パタ−ン形成の段階でメッ
キを施す必要がある。
【０００４】しかし、内層回路基板の端子部は最終的に
は表面に露出させなければならない為、その端子部に相
当する外層回路基板を窓開きとして積層することが好ま
しいが、積層工程後にはスル−ホ−ルメッキに加えて外
層回路基板の配線パタ−ンニング等、金メッキや半田メ
ッキを侵食させる工程がある。
【０００５】現状では内層回路基板の端子部を外層回路
基板に設けた窓開き構造で積層し、スル−ホ−ルメッキ
やエッチング工程の段階でそれぞれ端子部をマスキング
する必要がある。この場合、マスキング処理には耐薬品
性の粘着テ−プを使用するのが一般的であるが、その都
度テ−プを貼る作業を要するので工程が煩雑になるとい
う問題がある。また、テ−プが途中で剥れるという不具
合も発生する。
【０００６】
【課題を解決するための手段】そこで、本発明は、上記
の如きテ−プによるマスキング手段を採用することな
く、より効率的に内層回路基板の端子部に対するマスキ
ングを図れるように外層の銅張積層板を直接マスキング
材料に使用することを特徴とする可撓性多層回路基板の
製造法を提供するものである。
【０００７】その為に本発明による可撓性多層回路基板
の製造では、所定の箇所に開口部を設けると共に該開口
部に端子部を露出させるように所要の配線パタ−ンを形
成した内層回路基板を作製した後、該内層回路基板の両
面に前記開口部と対応する位置に他の開口部を設けた層
間接着層を夫々介して片面銅張積層板を積層し、該片面
銅張積層板には予め前記開口部の端縁から所定の距離だ
け外側に位置する該当箇所であって前記開口部の対向す
る二辺に対応させて貫通させた二本のスリットを形成
し、次いで前記各片面銅張積層板の導電層に対して所要
の配線パタ−ンを形成し、最後に前記二本のスリットの
各両端を含む位置に設けた長穴状の打抜き部から前記片
面銅張積層板を打ち抜いて不要な除去片を取り去ること
により前記端子部を含む前記内層回路基板の開口部を露
出させることを特徴とするものである。
【０００８】ここで、前記内層回路基板は片面銅張積層
板又は両面銅張積層板により形成することができ、ま
た、前記スリットは前記開口部の端縁から０．２ｍｍ〜
１．０ｍｍ外側に位置する該当箇所に形成するのが好ま
しく、更に、前記層間接着層は前記内層回路基板に形成
された配線パタ−ンに対する表面保護層をも備える材料
を使用することができる。
【０００９】
【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明を更に詳述する。図１は本発明による可撓性多
層回路基板の製造法を説明する図である。
【００１０】同図に於いて、内層回路基板１５は図２か
らも明らかなとおり、ポリイミドフィルム等の適当な絶
縁べ−ス材２上に接着層３を介して銅箔等を使用した所
要の配線パタ−ン１から構成され、図１では例えば片面
銅張積層板を用いて構成してあるが、必要に応じて両面
銅張積層板を使用して所要の配線パタ−ンを両面に設け
ることも通常的に行われる。
【００１１】上記配線パタ−ン１の例えば端部には外部
接続に必要な端子部１Ａが形成されており、この端子部
１Ａの箇所を除いて他の配線パタ−ン１の領域には接着
層４を介してカバ−フィルム等からなる表面保護層５を
形成してある。そして、端子部１Ａは最終的に外部に露
出させる必要があるので、この端子部１Ａを形成した箇
所を露出させるに十分な大きさの開口部１４をその内層
回路基板１５に形成してある。また、端子部１Ａには、
必要な金メッキや半田メッキが施される。
【００１２】上記の如く構成した内層回路基板の両面に
は、図１のように、夫々絶縁べ−ス材８，１１、接着層
９，１２及び銅箔等の導電層１０，１３からなる片面銅
張積層板１７が各々層間接着層６，７を介して積層され
るので、内層回路基板の端子部１Ａを含む開口部１４は
中空状態となって上記両片面銅張積層板１７によって密
閉されることとなる。図２では図示の便宜上その一方の
片面銅張積層板１７のみを示してあるが、内層回路基板
１５の下部にも図２に示したカバ−フィルム付きの層間
接着層１６を用いて上記片面銅張積層板１７が積層され
る。図からも分かるとおり、各層間接着層６，７には内
層回路基板の開口部１４に相当する大きさ及び形状の開
口部１４を設けることは当然である。
【００１３】ここで、開口部１４の謂わば蓋体として作
用する上記各片面銅張積層板１７には、図１及び図２に
略図するとおり、開口部１４の端縁から所定の距離だけ
外側に位置する該当箇所であって開口部１４の対向する
二辺に対応させて各絶縁べ−ス材８，１１に達するよう
に貫通させた二本のスリットＳを夫々形成して、最終工
程で上記開口部１４を解放させ得るように準備する。該
スリットＳは、幅が約０．３ｍｍ程度であって開口部１
４の端縁から０．２ｍｍ〜１．０ｍｍ、好ましくは０．
３ｍｍ〜０．５ｍｍ外側に位置する該当箇所に形成する
のが望ましく、これにより外層の回路基板を形成する為
に上記各片面銅張積層板１７に対する配線パタ−ン形成
の為のエッチング工程や内層回路基板１５との必要なス
ル−ホ−ルメッキ工程でも開口部１４には薬液等が侵入
せず、従って内層回路基板１５の端子部１Ａも完全に保
護される。
【００１４】上記の如く各外層回路基板を製作した段階
で、図２及び図３に示す如く、外層回路基板に予め形成
した上記スリットＳの各両端を含むように例えば破線で
示すように長穴状に打抜き部１８を設けるように各外層
回路基板を打ち抜くことにより、不要な除去片１９を矢
印Ｆの如く取り去ることが容易となり、これによって密
閉されていた内層回路基板１５の端子部１Ａを含む開口
部１４が外部に露出することとなり所要の可撓性多層回
路基板２０を得ることが可能となる。
【００１５】
【発明の効果】本発明による可撓性多層回路基板の製造
法によれば、予め形成した内層回路基板の端子部を外層
の回路基板で密閉状態に維持した形態で外層回路基板を
形成することが可能であるので、内層回路基板の端子部
に悪影響を与える虞なく簡易な工程で高品質の可撓性多
層回路基板を製作することができる。
【図面の簡単な説明】
【図１】本発明による可撓性多層回路基板の製造法を説
明する為の図。
【図２】図１の内層回路基板と外層回路基板との積層状
態を部分的に図示した概念的な斜視図。
【図３】不要な除去片を取り去って内層回路基板の端子
部を露出させる状態を説明する図。
【符号の説明】
１ 配線パタ−ン １Ａ 端子部 ２ 絶縁べ−ス材 ３ 接着層 ４ 接着層 ５ 表面保護層 ６ 層間接着層 ７ 層間接着層 ８ 絶縁べ−ス材 ９ 接着層 １０ 導電層 １１ 絶縁べ−ス材 １２ 接着層 １３ 導電層 １４ 開口部 Ｓ スリット １５ 内層回路基板 １６ カバ−フィルム付き層間接着層 １７ 片面銅張積層板 １８ 打抜き部 １９ 不要な除去片 ２０ 可撓性多層回路基板
フロントページの続き (56)参考文献 特開 平６−252559（ＪＰ，Ａ) 特開 平11−150368（ＪＰ，Ａ) 特開 昭62−156847（ＪＰ，Ａ) 特開 平９−82837（ＪＰ，Ａ) 特開 平９−148749（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】所定の箇所に開口部を設けると共に該開口
    部に端子部を露出させるように所要の配線パタ−ンを形
    成した内層回路基板を作製した後、該内層回路基板の両
    面に前記開口部と対応する位置に他の開口部を設けた層
    間接着層をそれぞれ介して片面銅張積層板を積層し、該
    片面銅張積層板には予め前記開口部の端縁から所定の距
    離だけ外側に位置する該当箇所であって前記開口部の対
    向する二辺に対応させて貫通させた二本のスリットを形
    成し、次いで前記各片面銅張積層板の導電層に対して所
    要の配線パタ−ンを形成し、最後に前記二本のスリット
    の各両端を含む位置に設けた長穴状の打抜き部から前記
    片面銅張積層板を打ち抜いて不要な除去片を取り去るこ
    とにより前記端子部を含む前記内層回路基板の開口部を
    露出させることを特徴とする可撓性多層回路基板の製造
    法。
  2. 【請求項２】前記内層回路基板が片面銅張積層板又は両
    面銅張積層板により形成される請求項１の可撓性多層回
    路基板の製造法。
  3. 【請求項３】前記スリットが前記開口部の端縁から０．
    ２ｍｍ〜１．０ｍｍ外側に位置する該当箇所に形成され
    る請求項１又は２の可撓性多層回路基板の製造法。
  4. 【請求項４】前記層間接着層は前記内層回路基板に形成
    された配線パタ−ンに対する表面保護層をも備える請求
    項１，２又は３の可撓性多層回路基板の製造法。
JP20424799A 1999-07-19 1999-07-19 可撓性多層回路基板の製造法 Expired - Fee Related JP3427011B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20424799A JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法
PCT/JP2000/004200 WO2004103045A1 (ja) 1999-07-19 2000-06-27 可撓性多層回路基板の製造法
US09/786,006 US6687984B1 (en) 1999-07-19 2000-06-27 Method for manufacturing flexible multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20424799A JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JP2001036239A JP2001036239A (ja) 2001-02-09
JP3427011B2 true JP3427011B2 (ja) 2003-07-14

Family

ID=16487300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20424799A Expired - Fee Related JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法

Country Status (3)

Country Link
US (1) US6687984B1 (ja)
JP (1) JP3427011B2 (ja)
WO (1) WO2004103045A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5143372B2 (ja) * 2006-04-18 2013-02-13 日本メクトロン株式会社 混成多層回路基板の製造方法
JP2008103503A (ja) * 2006-10-18 2008-05-01 Shinwa Frontech Corp 回路基板の製造方法
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101207977B (zh) * 2006-12-20 2012-03-21 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
FR2919781A1 (fr) * 2007-07-31 2009-02-06 Beauce Realisations Et Etudes Procede de fabrication d'un circuit imprime semi-flexible, plaque utilisee pour un tel procede, circuit imprime et dispositif electronique associes
CN101534613B (zh) * 2008-03-14 2012-06-13 富葵精密组件(深圳)有限公司 一种具有断差结构的电路板的制作方法
CN101547573B (zh) * 2008-03-27 2011-03-30 富葵精密组件(深圳)有限公司 具有断差结构的电路板的制作方法
CN103269564B (zh) * 2013-03-28 2015-11-18 淳华科技(昆山)有限公司 多层板局部单层区域内层切割工艺
KR102555310B1 (ko) * 2016-08-19 2023-07-13 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치
CN114302565B (zh) * 2022-01-05 2024-08-30 安捷利电子科技（苏州）有限公司 一种带台阶fpc及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156847A (ja) 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH0244794A (ja) * 1988-08-05 1990-02-14 Fujikura Ltd フレキシブル回路基板の製造方法
JPH0982837A (ja) 1995-09-20 1997-03-28 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6195264B1 (en) * 1998-11-18 2001-02-27 International Business Machines Corporation Laminate substrate having joining layer of photoimageable material

Also Published As

Publication number Publication date
WO2004103045A1 (ja) 2004-11-25
JP2001036239A (ja) 2001-02-09
US6687984B1 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
JP3565768B2 (ja) 配線基板
TW200412205A (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP3427011B2 (ja) 可撓性多層回路基板の製造法
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
JP2005079402A (ja) 回路基板およびその製造方法
JP2004186235A (ja) 配線板および配線板の製造方法
JPH07193370A (ja) フレックスリジッドプリント基板及びその製造方法
JP3984032B2 (ja) リジッド・フレックス多層プリント配線板
JPH06164148A (ja) 多層プリント配線板
JP3306495B2 (ja) フレックスリジット配線板の製造方法
JP2003086943A (ja) ケーブルを有するフレキシブルプリント基板およびその製造方法
JP2003273516A (ja) 逐次多層配線基板及びその製造方法
JPH10163632A (ja) プリント配線板及びその製造方法
JP3627635B2 (ja) プリント配線板およびそれを使用した電子部品ケース
JPH05211386A (ja) 印刷配線板およびその製造方法
JPH0695591B2 (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
JP4199957B2 (ja) 多層配線基板の製造方法
JP3179564B2 (ja) 多層プリント配線板およびその製造方法
JPH05121860A (ja) 印刷配線板およびその製造方法
JPH0426185A (ja) フレキシブル部分を有するプリント配線板及びその製造方法
JPH05167213A (ja) フレキシブルプリント配線板の端子部構造及びその製造方法
JP2000058987A (ja) 回路基板
JPH06164149A (ja) 多層プリント配線板の製造方法
JPS59211295A (ja) 無半田接続プリント配線板
JPH05291787A (ja) 高周波用多層配線板及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3427011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees