JP2001036239A - 可撓性多層回路基板の製造法 - Google Patents

可撓性多層回路基板の製造法

Info

Publication number
JP2001036239A
JP2001036239A JP11204247A JP20424799A JP2001036239A JP 2001036239 A JP2001036239 A JP 2001036239A JP 11204247 A JP11204247 A JP 11204247A JP 20424799 A JP20424799 A JP 20424799A JP 2001036239 A JP2001036239 A JP 2001036239A
Authority
JP
Japan
Prior art keywords
circuit board
opening
sided copper
clad laminate
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11204247A
Other languages
English (en)
Other versions
JP3427011B2 (ja
Inventor
Akihiko Toyoshima
明彦 豊島
Katsunori Kokubu
克則 国分
Kunihiko Azeyanagi
邦彦 畔柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP20424799A priority Critical patent/JP3427011B2/ja
Priority to US09/786,006 priority patent/US6687984B1/en
Priority to PCT/JP2000/004200 priority patent/WO2004103045A1/ja
Publication of JP2001036239A publication Critical patent/JP2001036239A/ja
Application granted granted Critical
Publication of JP3427011B2 publication Critical patent/JP3427011B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/0909Preformed cutting or breaking line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09127PCB or component having an integral separable or breakable part
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09145Edge details
    • H05K2201/0919Exposing inner circuit layers or metal planes at the side edge of the PCB or at the walls of large holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】内層に中空状態に形成される端子部等を有する
構造の可撓性多層回路基板の製造法を提供する。 【解決手段】所定の箇所に開口部14を設けると共に開
口部14に端子部1Aを露出させるように所要の配線パ
タ−ン1を形成した内層回路基板を作製する。次いで、
この内層回路基板の両面に開口部14と対応する位置に
他の開口部14を設けた層間接着層6,7を夫々介して
片面銅張積層板を積層し、この片面銅張積層板には予め
開口部14の端縁から所定の距離だけ外側に位置する該
当箇所であって開口部14の対向する二辺に対応させて
貫通させた二本のスリットSを形成する。次に各片面銅
張積層板の導電層10,13に対して所要の配線パタ−
ンを形成し、最後に二本のスリットSの各両端を含む位
置で片面銅張積層板を打ち抜いて不要な除去片19を取
り去ることにより端子部1Aを含む内層回路基板15の
開口部14を露出させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、多層回路基板の製
造法に関し、特には内層に中空状態に形成される端子部
等を有する構造の可撓性多層回路基板の製造法に関す
る。
【0002】
【従来の技術とその問題点】この種の多層回路基板には
配線パタ−ンの都合上、内層の回路基板にコネクタ端子
等の端子部を必要とする形態がある。その主要な形態と
して可撓性多層回路基板の場合では、そのケ−ブル部に
端子部を備えるものを挙げ得る。このような端子部には
通常金メッキ若しくは半田メッキを施すものである。
【0003】ところで、内層回路基板と外層の回路基板
との積層後に上記端子部に対し電気的導通を図ることが
可能であれば問題はないが、斯かる相互導通を取れない
場合には内層回路基板の配線パタ−ン形成の段階でメッ
キを施す必要がある。
【0004】しかし、内層回路基板の端子部は最終的に
は表面に露出させなければならない為、その端子部に相
当する外層回路基板を窓開きとして積層することが好ま
しいが、積層工程後にはスル−ホ−ルメッキに加えて外
層回路基板の配線パタ−ンニング等、金メッキや半田メ
ッキを侵食させる工程がある。
【0005】現状では内層回路基板の端子部を外層回路
基板に設けた窓開き構造で積層し、スル−ホ−ルメッキ
やエッチング工程の段階でそれぞれ端子部をマスキング
する必要がある。この場合、マスキング処理には耐薬品
性の粘着テ−プを使用するのが一般的であるが、その都
度テ−プを貼る作業を要するので工程が煩雑になるとい
う問題がある。また、テ−プが途中で剥れるという不具
合も発生する。
【0006】
【課題を解決するための手段】そこで、本発明は、上記
の如きテ−プによるマスキング手段を採用することな
く、より効率的に内層回路基板の端子部に対するマスキ
ングを図れるように外層の銅張積層板を直接マスキング
材料に使用することを特徴とする可撓性多層回路基板の
製造法を提供するものである。
【0007】その為に本発明によるる可撓性多層回路基
板の製造では、所定の箇所に開口部を設けると共に該開
口部に端子部を露出させるように所要の配線パタ−ンを
形成した内層回路基板を作製した後、該内層回路基板の
両面に前記開口部と対応する位置に他の開口部を設けた
層間接着層を夫々介して片面銅張積層板を積層し、該片
面銅張積層板には予め前記開口部の端縁から所定の距離
だけ外側に位置する該当箇所であって前記開口部の対向
する二辺に対応させて貫通させた二本のスリットを形成
し、次いで前記各片面銅張積層板の導電層に対して所要
の配線パタ−ンを形成し、最後に前記二本のスリットの
各両端を含む位置で前記片面銅張積層板を打ち抜いて不
要な除去片を取り去ることにより前記端子部を含む前記
内層回路基板の開口部を露出させることを特徴とするも
のである。
【0008】ここで、前記内層回路基板は片面銅張積層
板又は両面銅張積層板により形成することができ、ま
た、前記スリットは前記開口部の端縁から0.2mm〜
1.0mm外側に位置する該当箇所に形成するのが好ま
しく、更に、前記層間接着層は前記内層回路基板に形成
された配線パタ−ンに対する表面保護層をも備える材料
を使用することができる。
【0009】
【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明を更に詳述する。図1は本発明による可撓性多
層回路基板の製造法を説明する図である。
【0010】同図に於いて、内層回路基板15は図2か
らも明らかなとおり、ポリイミドフィルム等の適当な絶
縁べ−ス材2上に接着層3を介して銅箔等を使用した所
要の配線パタ−ン1から構成され、図1では例えば片面
銅張積層板を用いて構成してあるが、必要に応じて両面
銅張積層板を使用して所要の配線パタ−ンを両面に設け
ることも通常的に行われる。
【0011】上記配線パタ−ン1の例えば端部には外部
接続に必要な端子部1Aが形成されており、この端子部
1Aの箇所を除いて他の配線パタ−ン1の領域には接着
層4を介してカバ−フィルム等からなる表面保護層5を
形成してある。そして、端子部1Aは最終的に外部に露
出させる必要があるので、この端子部1Aを形成した箇
所を露出させるに十分な大きさの開口部14をその内層
回路基板15に形成してある。また、端子部1Aには、
必要な金メッキや半田メッキが施される。
【0012】上記の如く構成した内層回路基板の両面に
は、図1のように、夫々絶縁べ−ス材8,11、接着層
9,12及び銅箔等の導電層10,13からなる片面銅
張積層板17が各々層間接着層6,7を介して積層され
るので、内層回路基板の端子部1Aを含む開口部14は
中空状態となって上記両片面銅張積層板17によって密
閉されることとなる。図2では図示の便宜上その一方の
片面銅張積層板17のみを示してあるが、内層回路基板
15の下部にも図2に示したカバ−フィルム付きの層間
接着層16を用いて上記片面銅張積層板17が積層され
る。図からも分かるとおり、各層間接着層6,7には内
層回路基板の開口部14に相当する大きさ及び形状の開
口部14を設けることは当然である。
【0013】ここで、開口部14の謂わば蓋体として作
用する上記各片面銅張積層板17には、図1及び図2に
略図するとおり、開口部14の端縁から所定の距離だけ
外側に位置する該当箇所であって開口部14の対向する
二辺に対応させて各絶縁べ−ス材8,11に達するよう
に貫通させた二本のスリットSを夫々形成して、最終工
程で上記開口部14を解放させ得るように準備する。該
スリットSは、幅が約0.3mm程度であって開口部1
4の端縁から0.2mm〜1.0mm、好ましくは0.
3mm〜0.5mm外側に位置する該当箇所に形成する
のが望ましく、これにより外層の回路基板を形成する為
に上記各片面銅張積層板17に対する配線パタ−ン形成
の為のエッチング工程や内層回路基板15との必要なス
ル−ホ−ルメッキ工程でも開口部14には薬液等が侵入
せず、従って内層回路基板15の端子部1Aも完全に保
護される。
【0014】上記の如く各外層回路基板を製作した段階
で、図2及び図3に示す如く、外層回路基板に予め形成
した上記スリットSの各両端を含むように例えば破線で
示すように長穴状に打抜き部18を設けるように各外層
回路基板を打ち抜くことにより、不要な除去片19を矢
印Fの如く取り去ることが容易となり、これによって密
閉されていた内層回路基板15の端子部1Aを含む開口
部14が外部に露出することとなり所要の可撓性多層回
路基板20を得ることが可能となる。
【0015】
【発明の効果】本発明による可撓性多層回路基板の製造
法によれば、予め形成した内層回路基板の端子部を外層
の回路基板で密閉状態に維持した形態で外層回路基板を
形成することが可能であるので、内層回路基板の端子部
に悪影響を与える虞なく簡易な工程で高品質の可撓性多
層回路基板を製作することができる。
【図面の簡単な説明】
【図1】本発明による可撓性多層回路基板の製造法を説
明する為の図。
【図2】図1の内層回路基板と外層回路基板との積層状
態を部分的に図示した概念的な斜視図。
【図3】不要な除去片を取り去って内層回路基板の端子
部を露出させる状態を説明する図。
【符号の説明】
1 配線パタ−ン 1A 端子部 2 絶縁べ−ス材 3 接着層 4 接着層 5 表面保護層 6 層間接着層 7 層間接着層 8 絶縁べ−ス材 9 接着層 10 導電層 11 絶縁べ−ス材 12 接着層 13 導電層 14 開口部 S スリット 15 内層回路基板 16 カバ−フィルム付き層間接着層 17 片面銅張積層板 18 打抜き部 19 不要な除去片 20 可撓性多層回路基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畔柳 邦彦 茨城県鹿島郡波崎町砂山2626−19 日本メ クトロン株式会社鹿島工場内 Fターム(参考) 5E338 AA03 AA12 BB47 BB63 BB75 CC01 CD33 EE32 5E346 AA05 AA06 AA12 AA15 AA16 AA22 AA60 BB01 BB16 CC08 CC38 CC40 EE42 GG01 GG26 GG28 HH33

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】所定の箇所に開口部を設けると共に該開口
    部に端子部を露出させるように所要の配線パタ−ンを形
    成した内層回路基板を作製した後、該内層回路基板の両
    面に前記開口部と対応する位置に他の開口部を設けた層
    間接着層をそれぞれ介して片面銅張積層板を積層し、該
    片面銅張積層板には予め前記開口部の端縁から所定の距
    離だけ外側に位置する該当箇所であって前記開口部の対
    向する二辺に対応させて貫通させた二本のスリットを形
    成し、次いで前記各片面銅張積層板の導電層に対して所
    要の配線パタ−ンを形成し、最後に前記二本のスリット
    の各両端を含む位置で前記片面銅張積層板を打ち抜いて
    不要な除去片を取り去ることにより前記端子部を含む前
    記内層回路基板の開口部を露出させることを特徴とする
    可撓性多層回路基板の製造法。
  2. 【請求項2】前記内層回路基板が片面銅張積層板又は両
    面銅張積層板により形成される請求項1の可撓性多層回
    路基板の製造法。
  3. 【請求項3】前記スリットが前記開口部の端縁から0.
    2mm〜1.0mm外側に位置する該当箇所に形成され
    る請求項1又は2の可撓性多層回路基板の製造法。
  4. 【請求項4】前記層間接着層は前記内層回路基板に形成
    された配線パタ−ンに対する表面保護層をも備える請求
    項1,2又は3の可撓性多層回路基板の製造法。
JP20424799A 1999-07-19 1999-07-19 可撓性多層回路基板の製造法 Expired - Fee Related JP3427011B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20424799A JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法
US09/786,006 US6687984B1 (en) 1999-07-19 2000-06-27 Method for manufacturing flexible multilayer circuit board
PCT/JP2000/004200 WO2004103045A1 (ja) 1999-07-19 2000-06-27 可撓性多層回路基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20424799A JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法

Publications (2)

Publication Number Publication Date
JP2001036239A true JP2001036239A (ja) 2001-02-09
JP3427011B2 JP3427011B2 (ja) 2003-07-14

Family

ID=16487300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20424799A Expired - Fee Related JP3427011B2 (ja) 1999-07-19 1999-07-19 可撓性多層回路基板の製造法

Country Status (3)

Country Link
US (1) US6687984B1 (ja)
JP (1) JP3427011B2 (ja)
WO (1) WO2004103045A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287963A (ja) * 2006-04-18 2007-11-01 Nippon Mektron Ltd 混成多層回路基板およびその製造方法
CN101547573B (zh) * 2008-03-27 2011-03-30 富葵精密组件(深圳)有限公司 具有断差结构的电路板的制作方法
CN101534613B (zh) * 2008-03-14 2012-06-13 富葵精密组件(深圳)有限公司 一种具有断差结构的电路板的制作方法
CN103269564A (zh) * 2013-03-28 2013-08-28 淳华科技(昆山)有限公司 多层板局部单层区域内层切割工艺
KR20180021331A (ko) * 2016-08-19 2018-03-02 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103503A (ja) * 2006-10-18 2008-05-01 Shinwa Frontech Corp 回路基板の製造方法
CN101188916B (zh) * 2006-11-17 2010-08-11 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
CN101207977B (zh) * 2006-12-20 2012-03-21 富葵精密组件(深圳)有限公司 制作具有断差结构的柔性电路板的方法
FR2919781A1 (fr) * 2007-07-31 2009-02-06 Beauce Realisations Et Etudes Procede de fabrication d'un circuit imprime semi-flexible, plaque utilisee pour un tel procede, circuit imprime et dispositif electronique associes
CN114302565A (zh) * 2022-01-05 2022-04-08 安捷利电子科技(苏州)有限公司 一种带台阶fpc及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62156847A (ja) 1985-12-28 1987-07-11 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH0244794A (ja) * 1988-08-05 1990-02-14 Fujikura Ltd フレキシブル回路基板の製造方法
JPH0982837A (ja) 1995-09-20 1997-03-28 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
US6195264B1 (en) * 1998-11-18 2001-02-27 International Business Machines Corporation Laminate substrate having joining layer of photoimageable material

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287963A (ja) * 2006-04-18 2007-11-01 Nippon Mektron Ltd 混成多層回路基板およびその製造方法
CN101534613B (zh) * 2008-03-14 2012-06-13 富葵精密组件(深圳)有限公司 一种具有断差结构的电路板的制作方法
CN101547573B (zh) * 2008-03-27 2011-03-30 富葵精密组件(深圳)有限公司 具有断差结构的电路板的制作方法
CN103269564A (zh) * 2013-03-28 2013-08-28 淳华科技(昆山)有限公司 多层板局部单层区域内层切割工艺
KR20180021331A (ko) * 2016-08-19 2018-03-02 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치
KR102555310B1 (ko) * 2016-08-19 2023-07-13 엘지디스플레이 주식회사 멀티 레이어 구조의 회로형 연결장치 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
WO2004103045A1 (ja) 2004-11-25
JP3427011B2 (ja) 2003-07-14
US6687984B1 (en) 2004-02-10

Similar Documents

Publication Publication Date Title
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
JP2009231770A (ja) 多層フレキシブルプリント配線板およびその製造方法
JP2001036239A (ja) 可撓性多層回路基板の製造法
JP2005079402A (ja) 回路基板およびその製造方法
JP3226959B2 (ja) 多層フレキシブルプリント基板の製法
JP3984032B2 (ja) リジッド・フレックス多層プリント配線板
JP3871910B2 (ja) ケーブルを有するフレキシブルプリント基板およびその製造方法
JP5317491B2 (ja) プリント配線板の製造方法
CN209861268U (zh) 同时具有贯孔及盲孔的多层电路板结构
JP3306495B2 (ja) フレックスリジット配線板の製造方法
JP2007281303A (ja) プリント配線基板およびその製造方法
JP2005109299A (ja) 多層配線板およびその製造方法
JP2003017852A (ja) リジッドフレックスプリント配線板及びその製造方法
JP2007220735A (ja) フライングテール部を有する多層プリント配線板の製造方法
JPH05121860A (ja) 印刷配線板およびその製造方法
JPH07254770A (ja) フレキシブルプリント配線板の製造方法
JPH1056266A (ja) 複合配線基板の製造方法
JPH05167213A (ja) フレキシブルプリント配線板の端子部構造及びその製造方法
JPH08335758A (ja) プリント配線板およびその製造方法
KR19990049190A (ko) 인쇄회로기판 제조방법
JP2003188535A (ja) 両面フレキシブル配線板およびその製造方法
JP2002111212A (ja) 多層プリント基板の製造方法
JPH057082A (ja) 複合プリント基板及びその製造方法
JPH10224037A (ja) 複合多層プリント配線板の製造方法
JP3688940B2 (ja) 可撓性回路基板の配線パタ−ン形成法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3427011

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100509

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees