JPH0695591B2 - Ｉｃ搭載用可撓性回路基板及びその製造法 - Google Patents
Ｉｃ搭載用可撓性回路基板及びその製造法Info
- Publication number
- JPH0695591B2 JPH0695591B2 JP26113290A JP26113290A JPH0695591B2 JP H0695591 B2 JPH0695591 B2 JP H0695591B2 JP 26113290 A JP26113290 A JP 26113290A JP 26113290 A JP26113290 A JP 26113290A JP H0695591 B2 JPH0695591 B2 JP H0695591B2
- Authority
- JP
- Japan
- Prior art keywords
- shield electrode
- base material
- electrode layer
- insulating
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、可撓性回路基板に於いてクロストークを防止
可能であって同軸ケーブル状に構成する為のIC搭載用可
撓性回路基板及びその製造法に関する。
可能であって同軸ケーブル状に構成する為のIC搭載用可
撓性回路基板及びその製造法に関する。
「従来技術とその問題点」 この種の可撓性回路基板に於けるシールド構造として
は、例えば第３図に示すように、シールド電極層１と絶
縁フィルム層２とからなるベース基材の上に配線パター
ン３を設け、その上に接着剤４により絶縁フィルム層５
を介してシールド電極層６を被覆したものがある。これ
は、可撓性両面銅張積層板等の一方の銅箔に所要の配線
パターン３を形成した可撓性回路基板を設け、該回路基
板に対して可撓性片面銅張積層板を接着剤４で接合する
のが簡便な製作手段になる為である。
は、例えば第３図に示すように、シールド電極層１と絶
縁フィルム層２とからなるベース基材の上に配線パター
ン３を設け、その上に接着剤４により絶縁フィルム層５
を介してシールド電極層６を被覆したものがある。これ
は、可撓性両面銅張積層板等の一方の銅箔に所要の配線
パターン３を形成した可撓性回路基板を設け、該回路基
板に対して可撓性片面銅張積層板を接着剤４で接合する
のが簡便な製作手段になる為である。
しかし、斯かる構造ではシールド電極層１、６によって
上下方向のノイズに対してシールド効果を発揮しても、
隣接する配線パターン３間には、接着剤４及び絶縁層５
があるだけで、上記シールド電極層１、６とに或る距離
が存在する為、例えば高周波回路に於いてはインピーダ
ンス整合ができず、また、配線パターン３間にクロスト
ークを生ずる問題があった。更に、このような構造によ
る可撓性回路基板では、IC等の回路部品を簡易に搭載す
ることができないという不都合もある。
上下方向のノイズに対してシールド効果を発揮しても、
隣接する配線パターン３間には、接着剤４及び絶縁層５
があるだけで、上記シールド電極層１、６とに或る距離
が存在する為、例えば高周波回路に於いてはインピーダ
ンス整合ができず、また、配線パターン３間にクロスト
ークを生ずる問題があった。更に、このような構造によ
る可撓性回路基板では、IC等の回路部品を簡易に搭載す
ることができないという不都合もある。
「発明の目的及び構成」 そこで本発明では、この種の可撓性回路基板に於いて、
IC等の回路部品を搭載できると共に、同軸ケーブル状に
シールド構造を形成することによりクロストークを好適
に防止可能なIC搭載用可撓性回路基板及びその製造法を
提供するものである。
IC等の回路部品を搭載できると共に、同軸ケーブル状に
シールド構造を形成することによりクロストークを好適
に防止可能なIC搭載用可撓性回路基板及びその製造法を
提供するものである。
その為に本発明によれば、一方のシールド電極層上に所
要の配線パターンに従って幅広の絶縁基材と該基材上に
設けた幅狭の回路導体と該導体上を覆う絶縁層とからな
る配線パターンを設けると共に、前記一方のシールド電
極層上に前記配線パターンを覆うように他方のシールド
電極層を一体に設け、前記一方のシールド電極層に前記
回路導体に相対して幅広の開口を設け、該開口部を含ん
で前記一方のシールド電極層の下面を絶縁層で覆い、更
に前記開口部に上記絶縁層及び絶縁基材を貫通して上記
回路導体に達する接続孔を穿設し、該接続孔にIC搭載用
の接続端子を設け、同軸ケーブル状に構成したことを特
徴とするIC搭載用可撓性回路基板を提供するものであ
る。
要の配線パターンに従って幅広の絶縁基材と該基材上に
設けた幅狭の回路導体と該導体上を覆う絶縁層とからな
る配線パターンを設けると共に、前記一方のシールド電
極層上に前記配線パターンを覆うように他方のシールド
電極層を一体に設け、前記一方のシールド電極層に前記
回路導体に相対して幅広の開口を設け、該開口部を含ん
で前記一方のシールド電極層の下面を絶縁層で覆い、更
に前記開口部に上記絶縁層及び絶縁基材を貫通して上記
回路導体に達する接続孔を穿設し、該接続孔にIC搭載用
の接続端子を設け、同軸ケーブル状に構成したことを特
徴とするIC搭載用可撓性回路基板を提供するものであ
る。
また、その為の製造手法としては、絶縁基材の上面に回
路導体により所要の配線パターンを設けると共に、該絶
縁基材の下面の一方のシールド電極層に前記回路導体に
相対して開口を穿設し、且つ該絶縁基材の両面に絶縁層
を被覆し、次に上記絶縁基材の上面の隣接する回路導体
を上記絶縁層及び絶縁基材で覆う配線パターンとして隔
てるべく、該絶縁層並びに絶縁基材を貫通して前記一方
のシールド電極層に達する溝孔を設ける一方、上記一方
のシールド電極層の開口に上記絶縁層と絶縁基材を貫通
して上記回路導体に達する接続孔を穿設し、更に前記一
方のシールド電極層上に上記溝孔で隔てられた前記配線
パターンを覆って他方のシールド電極層を一体に形成し
た後、前記回路導体に達する上記接続孔にIC搭載用接続
端子を形成して同軸ケーブル状に構成する為の工程を備
える製造法が提供される。
路導体により所要の配線パターンを設けると共に、該絶
縁基材の下面の一方のシールド電極層に前記回路導体に
相対して開口を穿設し、且つ該絶縁基材の両面に絶縁層
を被覆し、次に上記絶縁基材の上面の隣接する回路導体
を上記絶縁層及び絶縁基材で覆う配線パターンとして隔
てるべく、該絶縁層並びに絶縁基材を貫通して前記一方
のシールド電極層に達する溝孔を設ける一方、上記一方
のシールド電極層の開口に上記絶縁層と絶縁基材を貫通
して上記回路導体に達する接続孔を穿設し、更に前記一
方のシールド電極層上に上記溝孔で隔てられた前記配線
パターンを覆って他方のシールド電極層を一体に形成し
た後、前記回路導体に達する上記接続孔にIC搭載用接続
端子を形成して同軸ケーブル状に構成する為の工程を備
える製造法が提供される。
「実 施 例」 以下、図示の実施例により本発明を更に詳細に説明す
る。第１図に於いて、11は銅箔、アルミニウム箔等の導
電箔からなる一方のシールド電極層であって、その上面
にはポリイミド、ポリエステル、ガラスエポキシ等の可
撓性絶縁シート材からなる幅広の絶縁基材12と、その上
部の銅箔、アルミニウム箔等の導電箔からなる幅狭の回
路導体13とからなる配線パターンを形成してある。上記
絶縁基材12の上の回路導体13は、ポリイミドワニス、ポ
リイミドカバーフィルム、その他のカバーコート材等か
らなる絶縁層14が被覆されている。そして、上記シール
ド電極層11上の絶縁層14を含む絶縁基材12及び回路導体
13からなる配線パターン10は銅メッキ、銅蒸着、アルミ
ニウム蒸着等の導電性膜又は導電性ペースト等からなる
他方のシールド電極層15が密着した状態で覆っている。
また、上記シールド電極層11には、回路導体13に相対し
幅広の開口16を設け、この開口16の部分を含んで一方の
シールド電極層11の下面には上記絶縁層14と同様なポリ
イミドワニス等からなる絶縁層17が覆っており、上記開
孔16の部分に各々絶縁層12、17を貫通して回路導体13に
達する接続孔18を穿設し、この接続孔18には金、錫、又
は鉛・錫合金等からなるIC搭載用の突出した接続端子19
を設けてある。
る。第１図に於いて、11は銅箔、アルミニウム箔等の導
電箔からなる一方のシールド電極層であって、その上面
にはポリイミド、ポリエステル、ガラスエポキシ等の可
撓性絶縁シート材からなる幅広の絶縁基材12と、その上
部の銅箔、アルミニウム箔等の導電箔からなる幅狭の回
路導体13とからなる配線パターンを形成してある。上記
絶縁基材12の上の回路導体13は、ポリイミドワニス、ポ
リイミドカバーフィルム、その他のカバーコート材等か
らなる絶縁層14が被覆されている。そして、上記シール
ド電極層11上の絶縁層14を含む絶縁基材12及び回路導体
13からなる配線パターン10は銅メッキ、銅蒸着、アルミ
ニウム蒸着等の導電性膜又は導電性ペースト等からなる
他方のシールド電極層15が密着した状態で覆っている。
また、上記シールド電極層11には、回路導体13に相対し
幅広の開口16を設け、この開口16の部分を含んで一方の
シールド電極層11の下面には上記絶縁層14と同様なポリ
イミドワニス等からなる絶縁層17が覆っており、上記開
孔16の部分に各々絶縁層12、17を貫通して回路導体13に
達する接続孔18を穿設し、この接続孔18には金、錫、又
は鉛・錫合金等からなるIC搭載用の突出した接続端子19
を設けてある。
上記構成に於いて、一体のシールド電極層11、15のいず
れかをアース処理すると、配線パターン10の回路導体13
は上下方向のみならず隣接する配線パターン10の間でも
薄い絶縁基材12と絶縁層14を介してこの回路導体13がシ
ールド電極層11と15で同軸状に完全に覆われるので、シ
ールド効果は十分なものとなり、且つクロストークも確
実に防止できる。また、この配線パターン10を有する可
撓性回路基板はインピーダンス整合を容易に図ることが
可能であり、更には突出した接続端子19によりIC等の回
路部品をこの可撓性回路基板に対して簡便に搭載するこ
とが出来る。
れかをアース処理すると、配線パターン10の回路導体13
は上下方向のみならず隣接する配線パターン10の間でも
薄い絶縁基材12と絶縁層14を介してこの回路導体13がシ
ールド電極層11と15で同軸状に完全に覆われるので、シ
ールド効果は十分なものとなり、且つクロストークも確
実に防止できる。また、この配線パターン10を有する可
撓性回路基板はインピーダンス整合を容易に図ることが
可能であり、更には突出した接続端子19によりIC等の回
路部品をこの可撓性回路基板に対して簡便に搭載するこ
とが出来る。
第２図（１）〜（５）は上記構成のIC搭載用可撓性回路
基板の製造工程図を示すものであり、同図（１）に於い
て、絶縁基材12の上面には常法によるフォトエッチング
に従ったパターンニング処理で回路導体13による配線パ
ターンを形成すると共に、この絶縁基材12の下面の一方
のシールド電極層11には同様なエッチング処理により上
記回路導体13に相対して開口16を穿設形成してある。斯
かる状態で、同図（２）の如くポリイミドワニスコーテ
ィング等により絶縁基材12の両面に上記回路導体13及び
シールド電極層11の上から絶縁層14、17を各々被覆形成
する。次に同図（３）に示すエキシマレーザＡ、Ｂの照
射によるアブレーション処理工程で絶縁基材12の上面の
隣接する配線パターンを、回路導体13を絶縁層14と絶縁
基材12で覆う態様で隔てる一方のシールド電極層11に達
する溝孔20により隔離し、また、上記一方のシールド電
極層11の開口16に前記絶縁層17及び絶縁基材12を貫通し
て回路導体12に達する接続孔18を穿設する。更に、同図
（４）の銅メッキ処理工程により、上記回路導体13を覆
う絶縁層14及び絶縁基材12を含む配線パターン10を覆っ
て上記一方のシールド電極層11の上に他方のシールド電
極層15を一体的に形成する。次いで、同図（５）の如
く、上記回路導体13に達する接続孔18に対して、図の左
側のバンプ又は右側の半田メッキ部材等からなるIC搭載
用の接続端子19を形成することにより、本発明に係るIC
搭載用可撓性回路基板を製作することが出来る。
基板の製造工程図を示すものであり、同図（１）に於い
て、絶縁基材12の上面には常法によるフォトエッチング
に従ったパターンニング処理で回路導体13による配線パ
ターンを形成すると共に、この絶縁基材12の下面の一方
のシールド電極層11には同様なエッチング処理により上
記回路導体13に相対して開口16を穿設形成してある。斯
かる状態で、同図（２）の如くポリイミドワニスコーテ
ィング等により絶縁基材12の両面に上記回路導体13及び
シールド電極層11の上から絶縁層14、17を各々被覆形成
する。次に同図（３）に示すエキシマレーザＡ、Ｂの照
射によるアブレーション処理工程で絶縁基材12の上面の
隣接する配線パターンを、回路導体13を絶縁層14と絶縁
基材12で覆う態様で隔てる一方のシールド電極層11に達
する溝孔20により隔離し、また、上記一方のシールド電
極層11の開口16に前記絶縁層17及び絶縁基材12を貫通し
て回路導体12に達する接続孔18を穿設する。更に、同図
（４）の銅メッキ処理工程により、上記回路導体13を覆
う絶縁層14及び絶縁基材12を含む配線パターン10を覆っ
て上記一方のシールド電極層11の上に他方のシールド電
極層15を一体的に形成する。次いで、同図（５）の如
く、上記回路導体13に達する接続孔18に対して、図の左
側のバンプ又は右側の半田メッキ部材等からなるIC搭載
用の接続端子19を形成することにより、本発明に係るIC
搭載用可撓性回路基板を製作することが出来る。
なお、本発明によるIC搭載用可撓性回路基板を製作する
為に使用する材料としては、上記の如きポリイミド無接
着剤両面銅張積層板の他、接着剤を介在させた一般的な
両面銅張積層板も同様に使用することが可能である。ま
た、この回路基板に搭載する回路部品としてはICに限ら
ずその他一般の回路部品も該当するものである。
為に使用する材料としては、上記の如きポリイミド無接
着剤両面銅張積層板の他、接着剤を介在させた一般的な
両面銅張積層板も同様に使用することが可能である。ま
た、この回路基板に搭載する回路部品としてはICに限ら
ずその他一般の回路部品も該当するものである。
「発明の効果」 以上のとおり、本発明に係るIC搭載用可撓性回路基板に
よれば、上記の構成を採用したので、一方のシールド電
極層と他方のシールド電極層とは、配線パターンの存在
する箇所では一層の薄い絶縁層を介在する状態で対接
し、配線パターンの存在する箇所以外では互いにシール
ド電極層が密接する同軸ケーブル状の構造であり、且つ
隣接する配線パターン間には上記絶縁層を介してシール
ド層が存在するので、配線パターンの上下方向のノイズ
シールドに限らず、配線パターン間のクロストークをも
確実に阻止することができる。
よれば、上記の構成を採用したので、一方のシールド電
極層と他方のシールド電極層とは、配線パターンの存在
する箇所では一層の薄い絶縁層を介在する状態で対接
し、配線パターンの存在する箇所以外では互いにシール
ド電極層が密接する同軸ケーブル状の構造であり、且つ
隣接する配線パターン間には上記絶縁層を介してシール
ド層が存在するので、配線パターンの上下方向のノイズ
シールドに限らず、配線パターン間のクロストークをも
確実に阻止することができる。
また、本発明に従った可撓性回路基板はインピーダンス
整合が容易である為、高周波回路に於いても配線パター
ン間のクロストークを有効に抑制することができる。
整合が容易である為、高周波回路に於いても配線パター
ン間のクロストークを有効に抑制することができる。
更に、上記一方のシールド電極層に回路導体に相対して
幅広の開口を設け、この開口部を含んで一方のシールド
電極層の下面を絶縁層で覆い、また、その開口部に上記
絶縁層及び絶縁基材を貫通して回路導体に達する接続孔
を穿設し、該接続孔にIC搭載用の接続端子を形成した構
造であるので、この可撓性回路基板に簡便にIC等の回路
部品を実装することが可能である。
幅広の開口を設け、この開口部を含んで一方のシールド
電極層の下面を絶縁層で覆い、また、その開口部に上記
絶縁層及び絶縁基材を貫通して回路導体に達する接続孔
を穿設し、該接続孔にIC搭載用の接続端子を形成した構
造であるので、この可撓性回路基板に簡便にIC等の回路
部品を実装することが可能である。
また、本発明の製造法では、製造工程に無駄がなく効率
的にIC搭載用の可撓性回路基板を製作することが出来る
という利点がある。
的にIC搭載用の可撓性回路基板を製作することが出来る
という利点がある。
第１図は本発明のIC搭載用可撓性回路基板の一実施例の
要部を概念的に示す断面構成図、 第２図（１）〜（５）はその実施例の一製造工程図であ
り、そして、 第３図は従来のシールド型可撓性回路基板の一例を示す
断面構成図である。 10:配線パターン、11:シールド電極層、12:絶縁基材、1
3:回路導体、14:絶縁層、15:シールド電極層、16:開
口、17:絶縁層、18:接続孔、19:接続端子、20:溝孔
要部を概念的に示す断面構成図、 第２図（１）〜（５）はその実施例の一製造工程図であ
り、そして、 第３図は従来のシールド型可撓性回路基板の一例を示す
断面構成図である。 10:配線パターン、11:シールド電極層、12:絶縁基材、1
3:回路導体、14:絶縁層、15:シールド電極層、16:開
口、17:絶縁層、18:接続孔、19:接続端子、20:溝孔
Claims (2)
- 【請求項１】一方のシールド電極層上に所要の配線パタ
ーンに従って幅広の絶縁基材と該基材上に設けた幅狭の
回路導体と該導体上を覆う絶縁層とからなる配線パター
ンを設けると共に、前記一方のシールド電極層上に前記
配線パターンを覆うように他方のシールド電極層を一体
に設け、前記一方のシールド電極層に前記回路導体に相
対して幅広の開口を設け、該開口部を含んで前記一方の
シールド電極層の下面を絶縁層で覆い、更に前記開口部
に上記絶縁層及び絶縁基材を貫通して上記回路導体に達
する接続孔を穿設し、該接続孔にIC搭載用の接続端子を
設け、同軸ケーブル状に構成したことを特徴とするIC搭
載用可撓性回路基板。 - 【請求項２】絶縁基材の上面に回路導体により所要の配
線パターンを設けると共に、該絶縁基材の下面の一方の
シールド電極層に前記回路導体に相対して開口を穿設
し、且つ該絶縁基材の両面に絶縁層を被覆し、次に上記
絶縁基材の上面の隣接する回路導体を上記絶縁層及び絶
縁基材で覆う配線パターンとして隔てるべく、該絶縁層
並びに絶縁基材を貫通して前記一方のシールド電極層に
達する溝孔を設ける一方、上記一方のシールド電極層の
開口に上記絶縁層と絶縁基材を貫通して上記回路導体に
達する接続孔を穿設し、更に前記一方のシールド電極層
上に上記溝孔で隔てられた前記配線パターンを覆って他
方のシールド電極層を一体に形成した後、前記回路導体
に達する上記接続孔にIC搭載用接続端子を形成して同軸
ケーブル状に構成する為のIC搭載用可撓性回路基板の製
造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26113290A JPH0695591B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26113290A JPH0695591B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139783A JPH04139783A (ja) | 1992-05-13 |
| JPH0695591B2 true JPH0695591B2 (ja) | 1994-11-24 |
Family
ID=17357540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26113290A Expired - Fee Related JPH0695591B2 (ja) | 1990-09-29 | 1990-09-29 | Ｉｃ搭載用可撓性回路基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695591B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317938A (ja) * | 2006-05-26 | 2007-12-06 | Nec Corp | 薄膜コンデンサ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6000120A (en) | 1998-04-16 | 1999-12-14 | Motorola, Inc. | Method of making coaxial transmission lines on a printed circuit board |
| US7411279B2 (en) | 2004-06-30 | 2008-08-12 | Endwave Corporation | Component interconnect with substrate shielding |
| US7348666B2 (en) | 2004-06-30 | 2008-03-25 | Endwave Corporation | Chip-to-chip trench circuit structure |
| JP2007049076A (ja) * | 2005-08-12 | 2007-02-22 | Nippon Mektron Ltd | 混成多層回路基板の製造方法 |
-
1990
- 1990-09-29 JP JP26113290A patent/JPH0695591B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317938A (ja) * | 2006-05-26 | 2007-12-06 | Nec Corp | 薄膜コンデンサ |
| JP4677952B2 (ja) * | 2006-05-26 | 2011-04-27 | 日本電気株式会社 | 薄膜コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139783A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3002539B2 (ja) | 横方向の導電パターンと遮へい区域とを有する回路板及びその回路板を製造する方法 | |
| US4856184A (en) | Method of fabricating a circuit board | |
| JPH0423485A (ja) | プリント配線板とその製造法 | |
| TWI712346B (zh) | 復合電路板及其製造方法 | |
| JP3427011B2 (ja) | 可撓性多層回路基板の製造法 | |
| JPH0695591B2 (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH0693552B2 (ja) | シールド型可撓性回路基板及びその製造法 | |
| US20030089522A1 (en) | Low impedance / high density connectivity of surface mount components on a printed wiring board | |
| JPH1075022A (ja) | 回路基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| JPH01135099A (ja) | 電子回路パッケージ | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JPH04139799A (ja) | シールド型可撓性回路基板及びその製造法 | |
| JP2811790B2 (ja) | 電子回路装置 | |
| JP2774183B2 (ja) | 電磁シールドプリント基板の製造方法 | |
| JP2769723B2 (ja) | フィルムキャリア | |
| JPH04109690A (ja) | 電子部品搭載用基板 | |
| JPH04167498A (ja) | シールド型可撓性回路基板及びその製造法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH0644170U (ja) | プリント配線板 | |
| JPH1092964A (ja) | 半導体装置 | |
| JPH08316592A (ja) | 回路基板及びその製造方法 | |
| JP2797995B2 (ja) | 半導体装置 | |
| JP2000294905A (ja) | パッケージ用配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 15 Free format text: PAYMENT UNTIL: 20091124 |
|
| LAPS | Cancellation because of no payment of annual fees |