JPH0193198A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH0193198A JPH0193198A JP25042887A JP25042887A JPH0193198A JP H0193198 A JPH0193198 A JP H0193198A JP 25042887 A JP25042887 A JP 25042887A JP 25042887 A JP25042887 A JP 25042887A JP H0193198 A JPH0193198 A JP H0193198A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- substrate
- circuit pattern
- circuit
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 17
- 230000001681 protective effect Effects 0.000 abstract description 16
- 239000000853 adhesive Substances 0.000 abstract description 13
- 230000001070 adhesive effect Effects 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- 239000010931 gold Substances 0.000 abstract description 5
- 229910052737 gold Inorganic materials 0.000 abstract description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052802 copper Inorganic materials 0.000 abstract description 4
- 239000010949 copper Substances 0.000 abstract description 4
- 239000004593 Epoxy Substances 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000007767 bonding agent Substances 0.000 abstract 1
- 239000002585 base Substances 0.000 description 22
- 238000010586 diagram Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010030 laminating Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は基板上に凹部が形成されるとともに。
該凹゛部に導体回路が形成された回路基板の製造方法に
関し、特に高密度実装が要求される回路基板や半導体素
子搭載用基板、チップキャリヤ、ピングリッドアレイな
2のパッケージ用回路基板の好適な製造方法に関するも
のである。
関し、特に高密度実装が要求される回路基板や半導体素
子搭載用基板、チップキャリヤ、ピングリッドアレイな
2のパッケージ用回路基板の好適な製造方法に関するも
のである。
(従来技術)
従来から、基板上に凹部を形成してこの凹部内に導体回
路を有する多層回路基板の製造方法としては、次の3つ
の方法が知られている。
路を有する多層回路基板の製造方法としては、次の3つ
の方法が知られている。
+11その一部が所定の形状に切断除去された焼成前の
セラミック(グリーンシート)に導電ペース1〜をスク
リーン印刷して導体回路を形成した後、それらを積層す
ることにより凹部を形成する方法。
セラミック(グリーンシート)に導電ペース1〜をスク
リーン印刷して導体回路を形成した後、それらを積層す
ることにより凹部を形成する方法。
(2)プラスチック基板や金属基板においては1回路を
形成した後基板を加熱、加圧により変形させ、凹部を形
成する方法。
形成した後基板を加熱、加圧により変形させ、凹部を形
成する方法。
(3)複数の回路を成形した基板の一部を除去し、該基
板間に接着剤を介在して基板を積層一体化し、凹部を形
成する方法。
板間に接着剤を介在して基板を積層一体化し、凹部を形
成する方法。
(発明が解決しようとする問題点)
一方、回路の高密度化や部品の実装の高さが制限される
ような高密度基板、極めて限定された部分に多数の接続
導体を形成しなけらばならない半導体素子搭載用基板、
半導体パッケージ用基板においては、基板に凹部を持つ
キャビティ構造を取ることか有効である。
ような高密度基板、極めて限定された部分に多数の接続
導体を形成しなけらばならない半導体素子搭載用基板、
半導体パッケージ用基板においては、基板に凹部を持つ
キャビティ構造を取ることか有効である。
しかしながら、上記従来の回路基板の製造方法+11〜
(3)では、キャビティ内に高密度の導体回路を形成し
、それらの導体回路の高い信頼性を保ちながら外層回路
と接続し、さらに高い生産性を維持することは極めて困
難である。
(3)では、キャビティ内に高密度の導体回路を形成し
、それらの導体回路の高い信頼性を保ちながら外層回路
と接続し、さらに高い生産性を維持することは極めて困
難である。
すなわち、+11の方法は、導体回路をスクリーン印刷
方法により形成するため、構成する基板の厚さが増した
り、回路密度が高くなるに従いペーストのにじみ等によ
りショー1−が発生する問題があり、回路密度を高くす
るのが困難であった。
方法により形成するため、構成する基板の厚さが増した
り、回路密度が高くなるに従いペーストのにじみ等によ
りショー1−が発生する問題があり、回路密度を高くす
るのが困難であった。
また、(2)の方法は、回路を凹部内にも形成できるが
、もともと両面配線層にくぼみをつけただけであり、表
面回路と凹部内の回路を分離して、配線密度を向上させ
るということができない。。
、もともと両面配線層にくぼみをつけただけであり、表
面回路と凹部内の回路を分離して、配線密度を向上させ
るということができない。。
(3)の方法は、各絶縁層間を接合するために用いる接
着剤が、加圧接着の際に、凹部を形成するための基板の
除去された部分や、導体回路上に流れ出し、所定の凹部
を形成できないという問題点がある。また、これを解決
するために流れない接着剤を用いると、接着部にボイド
(空隙)が発生し、凹部に気密性が損われるという問題
点もある。さらに、接着強度も低いという問題点があり
、信頼性のある多層構造を得ることが困難であった。
着剤が、加圧接着の際に、凹部を形成するための基板の
除去された部分や、導体回路上に流れ出し、所定の凹部
を形成できないという問題点がある。また、これを解決
するために流れない接着剤を用いると、接着部にボイド
(空隙)が発生し、凹部に気密性が損われるという問題
点もある。さらに、接着強度も低いという問題点があり
、信頼性のある多層構造を得ることが困難であった。
そこで、本発明は、セラミック、プラスチック基板を問
わず、高い信頼性を有する回路基板の製造方法を提供す
ることを目的とする。
わず、高い信頼性を有する回路基板の製造方法を提供す
ることを目的とする。
(問題点を解決するための手段)
この発明は上記問題点を解決するために次の構成を備え
てなる。
てなる。
すなわち、少なくとも1枚は片面または両面に金属によ
り導体回路を形成し、た複数枚の絶縁基板を、前記導体
回路を形成した絶縁基板の露出すべき導体回路を含む絶
縁基板の露出すべき部分上に剥離可能な物質(保護膜1
8)を被着したのち積層し、次いで前記保護膜18が露
出するように絶縁基板を刻設して半導体素子等の電子部
品収納用の凹部を形成し、その後前記保護膜18を剥離
して導体回路を露出させることを特徴とする。
り導体回路を形成し、た複数枚の絶縁基板を、前記導体
回路を形成した絶縁基板の露出すべき導体回路を含む絶
縁基板の露出すべき部分上に剥離可能な物質(保護膜1
8)を被着したのち積層し、次いで前記保護膜18が露
出するように絶縁基板を刻設して半導体素子等の電子部
品収納用の凹部を形成し、その後前記保護膜18を剥離
して導体回路を露出させることを特徴とする。
(実施例)
以下本発明の好適な実施例を添付図面に基づいて詳細に
説明する。
説明する。
第1図は2枚の印刷回路基板を貼り合わせる前の状態を
示す説明図、第2図は接合した状態を示す。第3図はキ
ャビティ(凹部)を形成した状態を示す説明図である。
示す説明図、第2図は接合した状態を示す。第3図はキ
ャビティ(凹部)を形成した状態を示す説明図である。
基材10,12の間に接着シート14を介して貼り合わ
せる。そして、一方の基材10の上面に回路パターン1
6が印刷され回路基板11を構成している。回路パター
ン16は感光性樹脂を用いたフォトエツチング方法や導
体ペーストをスクリーン印刷法などにより構成したもの
である。
せる。そして、一方の基材10の上面に回路パターン1
6が印刷され回路基板11を構成している。回路パター
ン16は感光性樹脂を用いたフォトエツチング方法や導
体ペーストをスクリーン印刷法などにより構成したもの
である。
また、回路基板11の回路パターン16のキャビティの
底部となる部分は、保護膜18で覆われている。
底部となる部分は、保護膜18で覆われている。
そして、基材10.12は高温高圧でプレス圧着される
(第2図参照)。
(第2図参照)。
続いて、第3図に示すように、機械加工によりキャビテ
ィ20としての凹部を形成する。
ィ20としての凹部を形成する。
上記基材10.12は無機系素材、有機性樹脂系素材が
好適である。具体的には、アルミナ、シリコンカーバイ
トなどのセラミック基板、ガラスエポキシ樹脂基板、ガ
ラスポリイミド樹脂基板、紙エポキシ樹脂基板、ガラス
トリアジン樹脂基板などが挙げられる。
好適である。具体的には、アルミナ、シリコンカーバイ
トなどのセラミック基板、ガラスエポキシ樹脂基板、ガ
ラスポリイミド樹脂基板、紙エポキシ樹脂基板、ガラス
トリアジン樹脂基板などが挙げられる。
さらに、上述する実施例をさらに具体的に説明する。
基材10.12として両面銅張ガラスエポキシ基板を用
い、この基板1o、12上に感光性樹脂によりレジス1
〜を成形した後エツチングを行い、所望の回路パターン
16を形成する。
い、この基板1o、12上に感光性樹脂によりレジス1
〜を成形した後エツチングを行い、所望の回路パターン
16を形成する。
そして、上記回路基板11のキャビティ20を形成した
際に露出する回路パターン16の露出部分に、保護膜1
8としてソルダーレジストX−576(ユニオン化成株
式会社製)を印刷により塗布し、100℃の条件で10
分間加熱して硬化させる。
際に露出する回路パターン16の露出部分に、保護膜1
8としてソルダーレジストX−576(ユニオン化成株
式会社製)を印刷により塗布し、100℃の条件で10
分間加熱して硬化させる。
次に1回路基板11と基材12の間に接着シート14を
介して、170℃、30kg/aaの条件で加圧、加熱
することにより、熱圧着し一体に積層する。
介して、170℃、30kg/aaの条件で加圧、加熱
することにより、熱圧着し一体に積層する。
続いて、NC制御によりルータ−加工で凹状のキャビテ
ィ20を形成するとともに、保護膜18を剥離する。な
お、保護膜18の剥離はルータ−加工の際に同時に剥離
させても良く、また保護膜を溶かすなどの化学的方法で
剥離しても良い。
ィ20を形成するとともに、保護膜18を剥離する。な
お、保護膜18の剥離はルータ−加工の際に同時に剥離
させても良く、また保護膜を溶かすなどの化学的方法で
剥離しても良い。
そして1回路パターン16の露出部分にニッケルめっき
を施すとともに、その上から金めつきを施す。
を施すとともに、その上から金めつきを施す。
次に、上記実施例の応用例について説明する。
第4図および第5図は応用例を示す説明図である。
基材12の表面や基材10の裏面に回路パターンを形成
し、各回路間を導通させるためにスルーホールを設ける
場合について述べる。
し、各回路間を導通させるためにスルーホールを設ける
場合について述べる。
この場合には、前述するようにキャビティ20を形成し
た際に露出する回路パターン16の露出部分に保護膜1
8を印刷により形成し、100℃の条件で10分間加熱
して硬化させる。そして。
た際に露出する回路パターン16の露出部分に保護膜1
8を印刷により形成し、100℃の条件で10分間加熱
して硬化させる。そして。
基材10.12を積層した後、導通を必要とする位置に
NC制御によるドリル加工でスルーホール用の孔22、
・・・・を穿設する。そして、孔22を含む基板表面全
体に通常の前処理および無電解銅めっきを施して15μ
m程度の電解銅めっき層を形成する。そして、感光性樹
脂によりスルーホール部および基板の表裏面の回路パタ
ーン部にエラチンブレジス1−を形成する。この後、基
板をアルカリエツチングにて銅を選択的に除去し、スル
ーホールおよび基板の回路パターンを形成する(第4図
参照)。そこで、回路パターンをボンディング川端子部
21およびスルーホール部22以外にはソルダーレジス
ト被膜を印刷して加熱硬化した後、前述するようにNC
制御によるルータ−加工を行いキャビティ20を成形す
る(第5図参照)。さらに、保護膜18を剥離する。
NC制御によるドリル加工でスルーホール用の孔22、
・・・・を穿設する。そして、孔22を含む基板表面全
体に通常の前処理および無電解銅めっきを施して15μ
m程度の電解銅めっき層を形成する。そして、感光性樹
脂によりスルーホール部および基板の表裏面の回路パタ
ーン部にエラチンブレジス1−を形成する。この後、基
板をアルカリエツチングにて銅を選択的に除去し、スル
ーホールおよび基板の回路パターンを形成する(第4図
参照)。そこで、回路パターンをボンディング川端子部
21およびスルーホール部22以外にはソルダーレジス
ト被膜を印刷して加熱硬化した後、前述するようにNC
制御によるルータ−加工を行いキャビティ20を成形す
る(第5図参照)。さらに、保護膜18を剥離する。
続いて、他の応用例について説明する。
第6図はプリント配線基板を用いたリードレスチップキ
ャリアタイプの半導体パッケージを示す断面図である。
ャリアタイプの半導体パッケージを示す断面図である。
基材31.32.33の内、基材31.32の表面に回
路パターン31a、32aを形成し1回路パターン31
a、32aは前記同様にエツチングなどにより構成した
ものである。
路パターン31a、32aを形成し1回路パターン31
a、32aは前記同様にエツチングなどにより構成した
ものである。
そして、各回路パターン31a、32aのキャビティ2
0の底部となる部分を保護1fi18で覆い、各基材3
1.32.33を接着シート14を介して前記同様にし
て加圧、加熱することにより積層する。さらに、第6図
に示すように、必要に応じて基材33の上面および積層
した基材31.32.33の側面に前述するように回路
パターンを形成し、さらにワイヤボンディング用端子部
には金めつき36を施す。
0の底部となる部分を保護1fi18で覆い、各基材3
1.32.33を接着シート14を介して前記同様にし
て加圧、加熱することにより積層する。さらに、第6図
に示すように、必要に応じて基材33の上面および積層
した基材31.32.33の側面に前述するように回路
パターンを形成し、さらにワイヤボンディング用端子部
には金めつき36を施す。
第7図はPGA (ピングリットアレイ)タイプの半導
体パッケージを示す。
体パッケージを示す。
基材41.42の内、基材41.42の表面に回路パタ
ーン41aを形成し、回路パターン41aは前記同様に
エツチングなどにより構成したものである。
ーン41aを形成し、回路パターン41aは前記同様に
エツチングなどにより構成したものである。
そして、各回路、パターン41aのキャビティ20の底
部となる部分を保護膜18で覆い、各基材41.42を
接着シート14を介して前記同様にして加圧、加熱する
ことにより積層する。
部となる部分を保護膜18で覆い、各基材41.42を
接着シート14を介して前記同様にして加圧、加熱する
ことにより積層する。
さらに、導通を必要とする位置に前記同様にドリル加工
でスルーホール用の孔22.・・・を穿設し、基材42
の上面、積層した基材41.42の側面および各スルー
ホール用の孔22、・・・の内周面に前述するように回
路パターンを形成し。
でスルーホール用の孔22.・・・を穿設し、基材42
の上面、積層した基材41.42の側面および各スルー
ホール用の孔22、・・・の内周面に前述するように回
路パターンを形成し。
さらにワイヤボンディング用端子部および孔22には金
めつき36を施す、そして、孔22にプリント基板に実
装する際の導通用のピン44を装着する。
めつき36を施す、そして、孔22にプリント基板に実
装する際の導通用のピン44を装着する。
以上本発明の好適な実゛施例を挙げて種々説明してきた
が、本発明の基材としてプラスチック基板をついて説明
したが、セラミック基板でもよいなど上述した実施例に
限定されるものでないことはいうまでもなく、また基材
積層後にキャビティを切削加工をする際に用い得るもの
であり1発明の精神を逸脱しない範囲内で多くの改変を
施しうろことはもちろんである。
が、本発明の基材としてプラスチック基板をついて説明
したが、セラミック基板でもよいなど上述した実施例に
限定されるものでないことはいうまでもなく、また基材
積層後にキャビティを切削加工をする際に用い得るもの
であり1発明の精神を逸脱しない範囲内で多くの改変を
施しうろことはもちろんである。
(発明の効果)
以上本発明について述べたように、接着剤を介在させて
基板を積層一体化しキャビティを形成し、このキャビテ
ィ形成の際に、回路パターンの露出部分にあらかじめ剥
離可能な保護膜で覆うことにより、接着剤が回路パター
ンの露出部分に付着することがなく、信頼性の高い半導
体パッケージ用回路基板等を製造することができるなど
の著効を奏する。
基板を積層一体化しキャビティを形成し、このキャビテ
ィ形成の際に、回路パターンの露出部分にあらかじめ剥
離可能な保護膜で覆うことにより、接着剤が回路パター
ンの露出部分に付着することがなく、信頼性の高い半導
体パッケージ用回路基板等を製造することができるなど
の著効を奏する。
第1図は2枚の印刷回路基板を貼り合わせる前の状態を
示す断面説明図、第2図は接合した状態を示す断面説明
図、第3図はキャビティを形成した状態を示す断面説明
図、第4図および第5図はこの発明の応用例を示す断面
説明図、第6図および第7図は他の実施例を示す断面説
明図である。 1o、12・・・基材 14・・・接着シート 16・・・回路パターン、 18・:・保護膜、 20・・・キャビティ、 31.32.33・・・基材 36・・・金めつき、 41.42・・・基板、 44・・・ピン。
示す断面説明図、第2図は接合した状態を示す断面説明
図、第3図はキャビティを形成した状態を示す断面説明
図、第4図および第5図はこの発明の応用例を示す断面
説明図、第6図および第7図は他の実施例を示す断面説
明図である。 1o、12・・・基材 14・・・接着シート 16・・・回路パターン、 18・:・保護膜、 20・・・キャビティ、 31.32.33・・・基材 36・・・金めつき、 41.42・・・基板、 44・・・ピン。
Claims (1)
- 1、少なくとも1枚は片面または両面に金属により導体
回路を形成した複数枚の絶縁基板を、前記導体回路を形
成した絶縁基板の露出すべき導体回路を含む絶縁基板の
露出すべき部分上に剥離可能な物質を被着したのち積層
し、次いで前記物質が露出するように絶縁基板を刻設し
て半導体素子等の電子部品収納用の凹部を形成し、その
後前記物質を剥離して導体回路を露出させることを特徴
とする回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25042887A JP2549393B2 (ja) | 1987-10-02 | 1987-10-02 | 回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25042887A JP2549393B2 (ja) | 1987-10-02 | 1987-10-02 | 回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0193198A true JPH0193198A (ja) | 1989-04-12 |
JP2549393B2 JP2549393B2 (ja) | 1996-10-30 |
Family
ID=17207738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25042887A Expired - Fee Related JP2549393B2 (ja) | 1987-10-02 | 1987-10-02 | 回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2549393B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02305494A (ja) * | 1989-04-24 | 1990-12-19 | Matsushita Electric Works Ltd | 多層配線基板の製造方法 |
EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
JP2009123867A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | 立体プリント配線板 |
JP2011243751A (ja) * | 2010-05-18 | 2011-12-01 | Unimicron Technology Corp | 回路基板およびその製造方法 |
JP2013065881A (ja) * | 2012-11-30 | 2013-04-11 | Kinko Denshi Kofun Yugenkoshi | 回路基板およびその製造方法 |
JP2013098433A (ja) * | 2011-11-02 | 2013-05-20 | Hitachi Ltd | プリント基板の製造方法及びその製造方法によって製造されたプリント基板 |
JP2014116603A (ja) * | 2012-12-11 | 2014-06-26 | Intel Corp | 有機基板上での個別部材の埋め込み型実装 |
US9340003B2 (en) | 2010-05-19 | 2016-05-17 | Unimicron Technology Corp. | Manufacturing method of circuit board |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101044157B1 (ko) * | 2009-10-29 | 2011-06-24 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
-
1987
- 1987-10-02 JP JP25042887A patent/JP2549393B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02305494A (ja) * | 1989-04-24 | 1990-12-19 | Matsushita Electric Works Ltd | 多層配線基板の製造方法 |
EP0774888A3 (en) * | 1995-11-16 | 1998-10-07 | Matsushita Electric Industrial Co., Ltd | Printing wiring board and assembly of the same |
US6324067B1 (en) | 1995-11-16 | 2001-11-27 | Matsushita Electric Industrial Co., Ltd. | Printed wiring board and assembly of the same |
JP2009123867A (ja) * | 2007-11-14 | 2009-06-04 | Panasonic Corp | 立体プリント配線板 |
JP2011243751A (ja) * | 2010-05-18 | 2011-12-01 | Unimicron Technology Corp | 回路基板およびその製造方法 |
US9340003B2 (en) | 2010-05-19 | 2016-05-17 | Unimicron Technology Corp. | Manufacturing method of circuit board |
JP2013098433A (ja) * | 2011-11-02 | 2013-05-20 | Hitachi Ltd | プリント基板の製造方法及びその製造方法によって製造されたプリント基板 |
JP2013065881A (ja) * | 2012-11-30 | 2013-04-11 | Kinko Denshi Kofun Yugenkoshi | 回路基板およびその製造方法 |
JP2014116603A (ja) * | 2012-12-11 | 2014-06-26 | Intel Corp | 有機基板上での個別部材の埋め込み型実装 |
Also Published As
Publication number | Publication date |
---|---|
JP2549393B2 (ja) | 1996-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
US5599747A (en) | Method of making circuitized substrate | |
JPH09116273A (ja) | 多層回路基板及びその製造方法 | |
KR100257926B1 (ko) | 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지 | |
US6074567A (en) | Method for producing a semiconductor package | |
US5953594A (en) | Method of making a circuitized substrate for chip carrier structure | |
JPH06120670A (ja) | 多層配線基板 | |
JPH0193198A (ja) | 回路基板の製造方法 | |
US6110650A (en) | Method of making a circuitized substrate | |
US6207354B1 (en) | Method of making an organic chip carrier package | |
JPH1041631A (ja) | チップ埋め込み構造高密度実装基板の製造方法 | |
JPH07302859A (ja) | 半導体チップ搭載用多層配線基板の製造方法及び半導体チップ搭載装置の製造方法 | |
KR100230657B1 (ko) | 반도체패키지의 제조방법 | |
KR100230658B1 (ko) | 반도체패키지의 제조방법 | |
JPH09260840A (ja) | 多層プリント配線板の製造方法 | |
JPS58134450A (ja) | 半導体装置およびその製造方法 | |
JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
JP2002343818A (ja) | Bga型配線基板及びその製造方法並びに半導体装置の製造方法 | |
JPH09283931A (ja) | 多層配線基板 | |
JPS6355236B2 (ja) | ||
JP3872395B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JPH11121675A (ja) | 変換基板及び半導体装置 | |
JPH09232761A (ja) | 多層プリント配線板の製造方法 | |
JPH0362537A (ja) | 電子部品塔載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |