JP2014116603A - 有機基板上での個別部材の埋め込み型実装 - Google Patents

有機基板上での個別部材の埋め込み型実装 Download PDF

Info

Publication number
JP2014116603A
JP2014116603A JP2013247608A JP2013247608A JP2014116603A JP 2014116603 A JP2014116603 A JP 2014116603A JP 2013247608 A JP2013247608 A JP 2013247608A JP 2013247608 A JP2013247608 A JP 2013247608A JP 2014116603 A JP2014116603 A JP 2014116603A
Authority
JP
Japan
Prior art keywords
layer
forming
multilayer substrate
layers
organic multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013247608A
Other languages
English (en)
Other versions
JP5779834B2 (ja
Inventor
Baldwin Chris
ボールドウィン、クリス
K Roy Mihir
ケー ロイ、ミヒル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2014116603A publication Critical patent/JP2014116603A/ja
Application granted granted Critical
Publication of JP5779834B2 publication Critical patent/JP5779834B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】表面実装方法を用いて基板上に個別部品を実装した時の製品の高さを低減する。
【解決手段】有機多層基板１００の選択された層上に、離型層を形成し、離型層上に追加層を形成し、追加層を貫通する開口を形成して、個別部材１３０を取り付ける窪みを形成する。有機多層基板の最上層１２５に埋め込まれるように個別部材が窪み層に結合される。
【選択図】図１

Description

表面実装方法を用いて基板上に個別部材を実装することにより、一般的にＺ高さと呼ばれるパッケージ高さが所望されない高さである電子回路パッケージが構成されることになる。
表面実装技術を用いると、コンデンサ、抵抗器、インダクタ、および他の部材などの個別部材は典型的には、当該部材が基板上の半田ボールに載置された状態でリフローが行われることにより、ダイ側の基板表面に取り付けられる。このことにより、基板への部材の電気接続であり、かつ、保持するための接続が直接的、および確実に実現される。
結果的に得られるパッケージおよび部材のＺ高さは、パッケージが用いられることになる製品の所望される高さより高いことが多い。
装置は有機多層基板を含み、有機多層基板は、窪み層上にパターン化形成された複数の導体を有する。表面実装プロセスにより、有機多層基板の最上層に埋め込まれるように個別部材が窪み層に結合されている。
方法は、有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、選択された層上で、パターン化形成された複数の導体間に離型層を形成する工程と、選択された層および離型層上に追加層を形成する工程と、追加層を貫通する開口を形成し、有機多層基板に窪みを形成する工程と、離型層を除去する工程と、窪み内で有機多層基板に部材を取り付ける工程とを含む。
他の方法は、有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、選択された層上で、パターン化形成された複数の導体間に離型層を形成する工程と、選択された層および離型層上に追加層を形成する工程と、追加層を貫通する開口を形成し、有機多層基板に窪みを形成する工程と、離型層を除去する工程と、個別部材を、有機多層基板に埋め込むように選択された層へ取り付ける工程とを含む。
例示的な一実施形態に係る、複数の層を有する有機基板の断面概略図である。 例示的な一実施形態に係る、積層および部材実装の間の、有機基板の断面概略図である。 例示的な一実施形態に係る、積層および部材実装の間の、有機基板の断面概略図である。 例示的な一実施形態に係る、積層および部材実装の間の、有機基板の断面概略図である。 例示的な一実施形態に係る、積層および部材実装の間の、有機基板の断面概略図である。 例示的な一実施形態に係る、積層および部材実装の間の、有機基板の断面概略図である。 例示的な一実施形態に係る、複数の高さに部材が埋め込まれた有機基板の断面概略図である。
以下の説明および図面において、当業者が実施出来るように特定の実施形態を十分に説明する。他の実施形態には、構造的、論理的、電気的、プロセス的、および他の面の変更が包含され得る。いくつかの実施形態の部分および特徴が、他の実施形態に含まれ得る、または他の実施形態の部分および特徴と入れ替えられ得る。請求項に明記される実施形態は、それら請求項の利用可能な同等物の全てを網羅する。
図１は、複数の層を有する有機基板１００の一部の断面概略図である。この断面概略図は基板全体を示さないかもしれないが、この説明との関連性がある特定のセグメントまたはセクションを示す。完全な基板は、めっきスルーホール（ＰＴＨ）、ダイなどを用いて、図１に示されるよりさらに多くの特徴を有し得る。一実施形態において、基板１００には、最下層１１０、第２層１１５、第３層１２０、および第４層１２５が形成される。第４層１２５は、有機基板１００の成長の際に形成される最終層である。最下層１１０は、中央処理装置または他の処理要素の実装に用いられ得る。一実施形態において、最終層より下方の第３層１２０上に個別部材１３０が実装される。他の実施形態において、当該部材は、最下層に近く、または最下層自体などさらに下方の層に直接的に実装されてもよい。個別部材１３０の取り付けに続き、保護的な層または保護層１３５が追加され得る。
個別部材１３０と基板の層上の金属ランドとの間に確立される各電気接続に対応する標準的な表面実装プロセスにより、個別部材１３０が当該層上に実装され得る。一実施形態において、表面実装プロセスにはランド上に供給される半田ペースト（半田とフラックスとの混合物）が用いられる。個別部材１３０は当該ペースト上に載置され、リフロー（溶解）により適切な位置に位置付けされる。様々な実施形態において、個別部材は、コンデンサ、抵抗器、インダクタ、または他の部材であってもよい。そのような個別部材の高さは容易に低く出来ない。個別部材を基板１００に埋め込むことにより、結果として得られる、基板１００を含むパッケージのＺ高さプロファイルは、部材自体の高さを低くしようとして資源を費やすことなく、より低くなり得る。また部材を埋め込むことにより、寄生容量および寄生抵抗を含む寄生効果も低減し得る。
埋め込まれた個別部材を有する基板２００を形成する処理工程は、図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、および図２Ｅの概略断面図に示されている。図２Ａはコア層２１０を示す。一実施形態において、コア層２１０が基板のコアを形成し、コア層２１０はガラス繊維強化樹脂により形成されている。一実施形態において、基板全体が対称的に形成され得、セミアディティブ処理において、複数の層がコア層２１０の両側に追加され得る。一実施形態において、コア層２１０には、示されるように導体２１５、２２０が両側にパターン化形成される。また導体は、示されるように層間にも形成され得る。一実施形態において、導体として銅が用いられる。導体２１５は基板２００の取付側に形成され、部材が追加された場合に当該部材との間で確立される接続、並びに他のパターン化形成に対応する。
図２Ｂにおいて、基板２００の部材取付側に離型フィルム２２５が追加されている。一実施形態において、離型フィルム２２５はスクイズ加工により適用され得、これにより導体２１５とおよそ同じ厚さの層が形成されることになる。複数の異なる実施形態において、様々な離型フィルムが用いられ得る。それら様々な離形フィルムには、一般的なフォトレジスト、または乾燥塗膜などが含まれ、これらは適切なタイミングで剥がされ得る。離型フィルム２２５は、部材が実装されることになる層上に形成される。
図２Ｃは、示されるようにＳＲ層および表面仕上げが対称的に適用されるまでの、追加の対称な層２４０、２４５の積層を示す。一実施形態において、プラスチックおよびポリマーなどの有機材料、並びに、何らかの導電性パスのためのメタライズ層により基板の積層が行われる。
図２Ｄは、部材が埋め込まれることになる、基板２００の部材取付側の積み重ねられた層の除去を示す。導体２１５の高さまで開口２６０が形成され、また離型フィルム２２５も除去される。一実施形態において、積み重ねられた層は、レーザースクライビング加工または他の利用可能な方法により除去される。離型フィルム２２５はレジストであり得、一般的なエッチング処理により除去され得る。一実施形態において、離型フィルム２２５の残余物を一掃すべく、デスミア処理が実行され得る。一実施形態において、部材が実装されることになる層上に離型フィルムが形成される。一実施形態において、この層はコア層２１０より上方の一層として示されているが、部材が実装される場合に、基板２００の最上層からの当該部材のある程度の埋め込みが可能となるような、外方の層より下方のいずれの層であってもよい。
図２Ｅは、開口２６０に位置付けられた部材２６５を示す。部材２６５の位置付けを行う前に、部材のパッドのための有機被覆塗布（ＯＳＰ）による表面仕上げが実行され得、選択された取付箇所においてノズルまたは他の手段を用いて半田ペーストが供給され得る。その後部材２６５が取り付けられ、半田ペーストのリフローにより基板２００の層２４０へ部材２６５が固定される。
一実施形態において、部材は、基板２００の頂面に、または頂面より下方に埋め込まれる。他の複数の実施形態において、部材は、その頂部が基板の頂面より上方にありながらも、基板の頂面に取り付けられた場合に位置するであろう高さよりも低くなるように埋め込まれ得る。
図３は、例示的な一実施形態に係る、複数の高さに部材が埋め込まれた有機基板３００の断面概略図である。図３においては図面を単純化すべく、複数の高さにおける、また複数の高さ間における導体のパターン化形成は最小とされている。有機コア３０３は、複数の、自身を挟んで対称的な有機層３０５、３１０、３１５、３２０、３２５、３３０を有する。コア３０３の１以上の面の複数の異なる高さにおいて、複数の個別部材が接合されている。基板３００の上面において、導体３４０を介して層３１５に実装された部材３３５が示されている。導体３５０を介して層３０５に実装された部材３４５が示されている。単純化すべく２つの導体のみが示されている。基板３００の下面において、導体３６０を介して層３２０に実装された部材３５５が示されている。また、基板３００の下面において、層３３０に実装されたプロセッサ３７０も示されている。単純化すべく接点は省略されているが、プロセッサは、ボールグリッドアレー、表面実装プロセス、または何らかのタイプの半田付け接続により複数の導体に実装され得る。
［項目］
１．有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、
上記選択された層上で、パターン化形成された上記複数の導体間に離型層を形成する工程と、
上記選択された層および上記離型層上に追加層を形成する工程と、
上記追加層を貫通する開口を形成し、上記有機多層基板に窪みを形成する工程と、
上記離型層を除去する工程と、
上記窪み内で上記有機多層基板に部材を取り付ける工程と
を備える方法。
２．上記有機多層基板はポリマーコアを有し、
複数の対称な層が、上記ポリマーコアの頂部および底部に形成される、項目１に記載の方法。
３．上記追加層を形成する工程は、複数の追加層を形成する工程を有し、
上記開口を形成する工程は、複数の層を貫通し上記選択された層に至る窪みを形成する工程を有する、項目２に記載の方法。
４．上記部材はコンデンサである、項目１から３のいずれか１項に記載の方法。
５．上記部材は抵抗器である、項目１から４のいずれか１項に記載の方法。
６．上記部材はインダクタである、項目１から５のいずれか１項に記載の方法。
７．上記開口はレーザースクライビング加工により形成される、項目１から６のいずれか１項に記載の方法。
８．上記離型層はスクイズ加工により形成される、項目１から７のいずれか１項に記載の方法。
９．上記窪み内で上記有機多層基板に部材を取り付ける工程は、
上記選択された層上の上記パターン化形成された複数の導体上に半田ペーストをノズルを介して供給すること、
上記半田ペースト上に上記部材を載置すること、および、
上記半田ペーストをリフローし、上記パターン化形成された複数の導体へ上記部材を半田付けすること
により実行される、項目１から８のいずれか１項に記載の方法。
１０．有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、
上記選択された層上で、パターン化形成された上記複数の導体間に離型層を形成する工程と、
上記選択された層および上記離型層上に追加層を形成する工程と、
上記追加層を貫通する開口を形成し、上記有機多層基板に窪みを形成する工程と、
上記離型層を除去する工程と、
個別部材を、上記有機多層基板に埋め込むように上記選択された層へ表面実装する工程と
を備える方法。
１１．上記有機多層基板はガラス繊維強化樹脂コアを有し、
複数の対称な層が、上記ガラス繊維強化樹脂コアの頂部および底部に形成される、項目１０に記載の方法。
１２．上記追加層を形成する工程は、複数の追加有機層を形成する工程を有し、
上記開口を形成する工程は、複数の層を貫通し上記選択された層に至る窪みを形成する工程を有する、項目１１に記載の方法。
１３．上記個別部材は個別のコンデンサである、項目１０から１２のいずれか１項に記載の方法。
１４．上記個別部材は個別の抵抗器である、項目１０から１３のいずれか１項に記載の方法。
１５．上記個別部材は個別のインダクタである、項目１０から１４のいずれか１項に記載の方法。
１６．上記離型層はスクイズ加工により形成される、項目１０から１５のいずれか１項に記載の方法。
１７．有機多層基板と、
上記有機多層基板の窪み層上にパターン化形成された複数の導体と、
上記有機多層基板の最上層に埋め込まれるように上記窪み層に結合された個別部材と
を備える装置。
１８．上記有機多層基板の複数の層は、有機コアを挟んで対称に設けられている、項目１７に記載の装置。
１９．上記有機多層基板はポリマーコアを有し、
複数の対称な層が、上記ポリマーコアの頂部および底部に形成されている、項目１７または１８に記載の装置。
２０．上記部材は複数の層に亘り埋め込まれている、項目１９に記載の装置。
２１．上記部材はコンデンサである、項目１９または２０に記載の装置。
２２．上記部材は抵抗器である、項目１９から２１のいずれか１項に記載の装置。
２３．上記部材はインダクタである、項目１９から２２のいずれか１項に記載の装置。
少数の実施形態を詳細に説明していたが、他の修正を加えることが可能である。例えば、所望される結果を得るには図面に示したロジックフローは、示された特定の順番、または順序で必ずしも実施される必要はない。説明されたフローにおいて他の工程が設けられてもよく、若しくは、工程が省略されてもよい。また説明したシステムにおいて他の部材が追加されてもよく、若しくは省略されてもよい。ワイヤボンドにより基板に接続されたピングリッドアレイ、ランドグリッドアレイ、ダイなどのパッケージなど他の実施形態が以下の請求項の範囲に含まれ得る。
連邦規則法典第３７巻１．７２（ｂ）に従い、技術的開示の本質および主旨を読者が確認出来るようにするべく要約を提供する。請求項の範囲または意味を限定する、または解釈するのに用いられることがないものと理解した上で要約を提出する。以下の請求項は詳細な説明に組み込まれ、各請求項はそれ自体が独立した実施形態を表す。

Claims (23)

  1. 有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、
    前記選択された層上で、パターン化形成された前記複数の導体間に離型層を形成する工程と、
    前記選択された層および前記離型層上に追加層を形成する工程と、
    前記追加層を貫通する開口を形成し、前記有機多層基板に窪みを形成する工程と、
    前記離型層を除去する工程と、
    前記窪み内で前記有機多層基板に部材を取り付ける工程と
    を備える方法。
  2. 前記有機多層基板はポリマーコアを有し、
    複数の対称な層が、前記ポリマーコアの頂部および底部に形成される、請求項１に記載の方法。
  3. 前記追加層を形成する工程は、複数の追加層を形成する工程を有し、
    前記開口を形成する工程は、複数の層を貫通し前記選択された層に至る窪みを形成する工程を有する、請求項２に記載の方法。
  4. 前記部材はコンデンサである、請求項１から３のいずれか１項に記載の方法。
  5. 前記部材は抵抗器である、請求項１から３のいずれか１項に記載の方法。
  6. 前記部材はインダクタである、請求項１から３のいずれか１項に記載の方法。
  7. 前記開口はレーザースクライビング加工により形成される、請求項１から６のいずれか１項に記載の方法。
  8. 前記離型層はスクイズ加工により形成される、請求項１から７のいずれか１項に記載の方法。
  9. 前記窪み内で前記有機多層基板に部材を取り付ける工程は、
    前記選択された層上の前記パターン化形成された複数の導体上に半田ペーストをノズルを介して供給すること、
    前記半田ペースト上に前記部材を載置すること、および、
    前記半田ペーストをリフローし、前記パターン化形成された複数の導体へ前記部材を半田付けすること
    により実行される、請求項１から８のいずれか１項に記載の方法。
  10. 有機多層基板の選択された層上に複数の導体をパターン化形成する工程と、
    前記選択された層上で、パターン化形成された前記複数の導体間に離型層を形成する工程と、
    前記選択された層および前記離型層上に追加層を形成する工程と、
    前記追加層を貫通する開口を形成し、前記有機多層基板に窪みを形成する工程と、
    前記離型層を除去する工程と、
    個別部材を、前記有機多層基板に埋め込むように前記選択された層へ表面実装する工程と
    を備える方法。
  11. 前記有機多層基板はガラス繊維強化樹脂コアを有し、
    複数の対称な層が、前記ガラス繊維強化樹脂コアの頂部および底部に形成される、請求項１０に記載の方法。
  12. 前記追加層を形成する工程は、複数の追加有機層を形成する工程を有し、
    前記開口を形成する工程は、複数の層を貫通し前記選択された層に至る窪みを形成する工程を有する、請求項１１に記載の方法。
  13. 前記個別部材は個別のコンデンサである、請求項１０から１２のいずれか１項に記載の方法。
  14. 前記個別部材は個別の抵抗器である、請求項１０から１２のいずれか１項に記載の方法。
  15. 前記個別部材は個別のインダクタである、請求項１０から１２のいずれか１項に記載の方法。
  16. 前記離型層はスクイズ加工により形成される、請求項１０から１５のいずれか１項に記載の方法。
  17. 有機多層基板と、
    前記有機多層基板の窪み層上にパターン化形成された複数の導体と、
    前記有機多層基板の最上層に埋め込まれるように前記窪み層に結合された個別部材と
    を備える装置。
  18. 前記有機多層基板の複数の層は、有機コアを挟んで対称に設けられている、請求項１７に記載の装置。
  19. 前記有機多層基板はポリマーコアを有し、
    複数の対称な層が、前記ポリマーコアの頂部および底部に形成されている、請求項１７または１８に記載の装置。
  20. 前記部材は複数の層に亘り埋め込まれている、請求項１９に記載の装置。
  21. 前記部材はコンデンサである、請求項１９または２０に記載の装置。
  22. 前記部材は抵抗器である、請求項１９または２０に記載の装置。
  23. 前記部材はインダクタである、請求項１９または２０に記載の装置。
JP2013247608A 2012-12-11 2013-11-29 有機多層基板上で埋め込み実装する方法 Active JP5779834B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/711,092 US20140158414A1 (en) 2012-12-11 2012-12-11 Recessed discrete component mounting on organic substrate
US13/711,092 2012-12-11

Publications (2)

Publication Number Publication Date
JP2014116603A true JP2014116603A (ja) 2014-06-26
JP5779834B2 JP5779834B2 (ja) 2015-09-16

Family

ID=50000473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013247608A Active JP5779834B2 (ja) 2012-12-11 2013-11-29 有機多層基板上で埋め込み実装する方法

Country Status (7)

Country Link
US (1) US20140158414A1 (ja)
JP (1) JP5779834B2 (ja)
KR (3) KR20140075619A (ja)
CN (1) CN103871913B (ja)
GB (1) GB2510956B (ja)
SG (1) SG2013089552A (ja)
TW (1) TWI562332B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204209A1 (ja) * 2015-06-19 2016-12-22 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9282626B2 (en) * 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
CN105916290A (zh) * 2016-06-28 2016-08-31 广东欧珀移动通信有限公司 电子产品
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
US11395411B2 (en) 2018-03-12 2022-07-19 Jumatech Gmbh Method for producing a printed circuit board using a mould for conductor elements
FR3093270B1 (fr) 2019-02-25 2021-11-05 Safran Electronics & Defense Superposition de composants électroniques avec insertion dans des cavités
FR3093271B1 (fr) 2019-02-25 2021-11-05 Safran Electronics & Defense Carte électronique comprenant des composants dans des cavités et des plages de brasage partagées
FR3114215B1 (fr) 2020-09-15 2023-05-26 Safran Electronics & Defense Carte électronique comprenant des composants enterrés dans des cavités
FR3114214B1 (fr) 2020-09-15 2023-03-24 Safran Electronics & Defense Carte électronique comprenant des composants enterrés dans des cavités

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193198A (ja) * 1987-10-02 1989-04-12 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2004221378A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2007227420A (ja) * 2006-02-21 2007-09-06 Nippon Steel Chem Co Ltd 多層プリント配線板
JP2008177506A (ja) * 2007-01-22 2008-07-31 Fujifilm Corp 電子部品実装方法及びこれを用いた電子部品実装基板
JP2009289850A (ja) * 2008-05-28 2009-12-10 Sanyu Rec Co Ltd 金属芯入り多層基板の製造方法
JP2010219367A (ja) * 2009-03-18 2010-09-30 Sharp Corp 有機プリント基板の製造方法及び有機プリント基板、並びに、有機プリント基板を用いた高周波モジュール
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19535419A1 (de) * 1995-09-23 1997-03-27 Bosch Gmbh Robert Verfahren und Vorrichtung zur Ansteuerung eines Stellgliedes
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
US6459593B1 (en) * 2000-08-10 2002-10-01 Nortel Networks Limited Electronic circuit board
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TW579568B (en) * 2003-01-24 2004-03-11 Phoenix Prec Technology Corp Substrate with embedded passive components and method for fabricating the same
TW560230B (en) * 2003-03-28 2003-11-01 Phoenix Prec Technology Corp Core substrate with embedded resistors and method for fabricating the same
TWI220260B (en) * 2003-10-17 2004-08-11 Phoenix Prec Technology Corp Embedded capacitor structure of semiconductor package substrate and method for fabricating the same
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
AT11663U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Haftverhinderungsmaterial, verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
KR101484786B1 (ko) * 2008-12-08 2015-01-21 삼성전자주식회사 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
JPWO2010140214A1 (ja) * 2009-06-02 2012-11-15 ソニーケミカル＆インフォメーションデバイス株式会社 多層プリント配線板の製造方法
TW201108887A (en) * 2009-08-31 2011-03-01 Tripod Technology Corp Method for embedding electronic components into printed circuit board
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
CN102271463B (zh) * 2010-06-07 2013-03-20 富葵精密组件(深圳)有限公司 电路板制作方法
US9282626B2 (en) * 2010-10-20 2016-03-08 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
CN102548253B (zh) * 2010-12-28 2013-11-06 富葵精密组件(深圳)有限公司 多层电路板的制作方法
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
US8642384B2 (en) * 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0193198A (ja) * 1987-10-02 1989-04-12 Shinko Electric Ind Co Ltd 回路基板の製造方法
JP2004221378A (ja) * 2003-01-16 2004-08-05 Matsushita Electric Ind Co Ltd 電子部品の実装方法
JP2007227420A (ja) * 2006-02-21 2007-09-06 Nippon Steel Chem Co Ltd 多層プリント配線板
JP2008177506A (ja) * 2007-01-22 2008-07-31 Fujifilm Corp 電子部品実装方法及びこれを用いた電子部品実装基板
JP2009289850A (ja) * 2008-05-28 2009-12-10 Sanyu Rec Co Ltd 金属芯入り多層基板の製造方法
JP2010219367A (ja) * 2009-03-18 2010-09-30 Sharp Corp 有機プリント基板の製造方法及び有機プリント基板、並びに、有機プリント基板を用いた高周波モジュール
WO2011099820A2 (en) * 2010-02-12 2011-08-18 Lg Innotek Co., Ltd. Pcb with cavity and fabricating method thereof
JP2013520007A (ja) * 2010-02-12 2013-05-30 エルジー イノテック カンパニー リミテッド 印刷回路基板及びその製造方法
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
JP2012191204A (ja) * 2011-03-11 2012-10-04 Ibiden Co Ltd プリント配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016204209A1 (ja) * 2015-06-19 2016-12-22 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
KR20170132267A (ko) * 2015-06-19 2017-12-01 가부시키가이샤 무라타 세이사쿠쇼 적층 배선 기판 및 이것을 구비하는 프로브 카드
JPWO2016204209A1 (ja) * 2015-06-19 2018-04-05 株式会社村田製作所 積層配線基板およびこれを備えるプローブカード
KR102014111B1 (ko) * 2015-06-19 2019-08-26 가부시키가이샤 무라타 세이사쿠쇼 적층 배선 기판 및 이것을 구비하는 프로브 카드

Also Published As

Publication number Publication date
GB2510956B (en) 2016-03-09
TW201442206A (zh) 2014-11-01
KR20140075619A (ko) 2014-06-19
SG2013089552A (en) 2014-07-30
US20140158414A1 (en) 2014-06-12
GB2510956A (en) 2014-08-20
TWI562332B (en) 2016-12-11
KR101594004B1 (ko) 2016-02-16
KR20150073897A (ko) 2015-07-01
CN103871913A (zh) 2014-06-18
CN103871913B (zh) 2017-09-12
GB201321803D0 (en) 2014-01-22
KR20150113943A (ko) 2015-10-08
JP5779834B2 (ja) 2015-09-16

Similar Documents

Publication Publication Date Title
JP5779834B2 (ja) 有機多層基板上で埋め込み実装する方法
US9439282B2 (en) Method for manufacturing printed circuit board
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
US9472426B2 (en) Packaging substrate and method for manufacturing same
KR102333091B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US11553599B2 (en) Component carrier comprising pillars on a coreless substrate
US9578749B2 (en) Element embedded printed circuit board and method of manufacturing the same
TWI466610B (zh) 封裝結構及其製作方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
KR20090105661A (ko) 다층 인쇄회로기판 및 그 제조방법
KR20140008923A (ko) 코어리스 인쇄회로기판 및 그 제조 방법
TWI451826B (zh) 多層電路板及其製作方法
KR101140882B1 (ko) 범프를 구비한 인쇄회로기판 및 그 제조방법
KR101580472B1 (ko) 회로기판 제조방법
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
EP3269215B1 (en) Printed circuit board and method manufacturing the same
CN105282972B (zh) 器件内置型印刷电路板、半导体封装及其制造方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101149036B1 (ko) 임베디드 인쇄회로기판용 전자부품 결합 부재 및 이를 이용한 임베디드 인쇄회로기판 및 임베디드 인쇄회로기판 제조 방법
JP2011044523A (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
TWI594675B (zh) 電路板及其製作方法
TWI399149B (zh) 線路板及其製造方法
KR20170116266A (ko) 회로기판 제조방법
KR20150134699A (ko) 회로기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150626

R150 Certificate of patent or registration of utility model

Ref document number: 5779834

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250