JPWO2016204209A1 - 積層配線基板およびこれを備えるプローブカード - Google Patents

Abstract

セラミックで形成されたコア基板に樹脂部が積層されて成る積層配線基板において、樹脂部の主面に実装される部品用の実装電極の剥離を低減する。複数のプローブピン５ａ〜５ｅが接続される積層配線基板３ａは、複数のセラミック層８ａが積層されて成るコア基板８と、コア基板８の一方主面８０ａに設けられた部品実装用の実装電極１３と、複数の樹脂層９ａが積層されて成り、コア基板８の一方主面８０ａに積層された樹脂部９と、樹脂部９のコア基板８と反対側の主面９０ａに露出して設けられ、各プローブピン５ａ〜５ｅに接続される複数の接続電極１１ａ〜１１ｅとを備え、実装電極１３は、樹脂部９に形成された貫通孔１６を介して、一部が樹脂部９の主面９０ａに露出している。

Description

本発明は、複数のセラミック層が積層されて成るコア基板と、該コア基板の一方主面に積層された樹脂部とを備える積層配線基板およびこの積層配線基板を備えるプローブカードに関する。

近年の半導体素子の外部端子の高密度化に伴い、この種の半導体素子の電気検査が可能なプローブカード用の配線基板の開発が進められている。例えば、図５に示すように、特許文献１に記載の積層配線基板１００は、複数のセラミック層１０１ａが積層されて成るコア基板１０１と、複数の樹脂層１０２ａ（例えば、ポリイミド）が積層されて成る樹脂部１０２とを備える。ここで、積層配線基板１００の上面には、それぞれプローブピンと接続される複数の接続電極１０３が形成される。また、積層配線基板１００の下面には、各接続電極１０３それぞれに対応するように設けられた複数の外部電極１０４が、各接続電極１０３のピッチよりも広いピッチで配置される。そして、対応する接続電極１０３と外部電極１０４同士が、積層配線基板１００の内部に形成された配線電極１０５および層間接続導体１０６を介して接続されることで、積層配線基板１００に再配線構造が形成されている。

このような再配線構造では、各接続電極１０３が形成される積層配線基板１００の上部において、各外部電極１０４が形成される下部よりも配線電極１０５や層間接続導体１０６の密度を高くする必要がある。そのため、積層配線基板１００の上部は、微細な電極パターンの形成が可能なポリイミド等の薄膜で形成された複数の樹脂層１０２ａの積層体である樹脂部１０２で形成される。一方、配線電極１０５や層間接続導体１０６の高密度化が要求されない積層配線基板１００の下部は、剛性が樹脂積層体１０３よりも高く、研磨等により平坦性を確保し易いセラミック（コア基板）で形成されている。

特開２０１１−２２２９４５号公報（段落００２６〜００２８、図１等参照）

この種の積層配線基板１００に部品を実装する場合、樹脂部１０２の上面に部品用の実装電極が設けられるが、樹脂部１０２と実装電極とは密着強度が低いため、部品実装後の衝撃などで実装電極が樹脂部１０２から剥離するおそれがある。また、樹脂部１０２の樹脂は、実装電極を形成する金属よりも熱膨張率が高いため、プローブカードの検査時の熱変化によっても、実装電極の剥離のおそれがある。

本発明は、上記した課題に鑑みてなされたものであり、セラミックで形成されたコア基板に樹脂部が積層されて成る積層配線基板において、樹脂部の主面に実装される部品用の実装電極の剥離を低減することを目的とする。

上記した目的を達成するために、本発明の積層配線基板は、複数のプローブピンが接続される積層配線基板において、複数のセラミック層が積層されて成るコア基板と、前記コア基板の一方主面に積層され、貫通孔を有する樹脂部と、前記樹脂部の前記貫通孔に位置し、前記コア基板の前記一方主面上に設けられた部品実装用の実装電極と、前記樹脂部のうち前記コア基板に面する主面と反対側の主面である反対面に露出して設けられ、前記各プローブピンに接続される複数の接続電極とを備えることを特徴としている。

この構成によると、部品実装用の実装電極が、樹脂部を形成する樹脂よりも密着強度が高いコア基板（セラミック）上に設けられるため、実装電極の剥離を低減することができる。また、コア基板を形成するセラミックは、実装電極を形成する金属との熱膨張係数の差が、樹脂部を形成する樹脂よりも小さいため、積層配線基板の温度変化に起因する実装電極の剥離を低減することができる。また、実装電極は、樹脂部の貫通孔に配置されることで樹脂部の前記反対面に露出するため、実装電極の剥離を低減しつつ、樹脂部の前記反対面に部品を実装することができる。

また、前記貫通孔の周縁の前記樹脂部が、前記実装電極の周縁部を被覆していてもよい。このようにすると、実装電極のコア基板からの剥離の基点となる周縁部が、樹脂部で保護されるため、実装電極の剥離をさらに低減することができる。

また、前記実装電極は、ｘ（ｘは２以上の整数）層のパッド電極が積層されて成り、前記コア基板に接する前記パッド電極を第１層目として、第ｎ（ｎは２以上かつｘ以下の整数）層目の前記パッド電極は、前記樹脂部を平面視して、第ｎ−１層目の前記パッド電極よりも面積が小さく形成されて前記第ｎ−１層目の前記パッド電極に収まるように配設されていてもよい。

この構成によると、実装電極を構成する各パッド電極の面積は、コア基板に近づくにつれて大きくなるため、実装電極のコア基板との接続面の面積を容易に大きくでき、これにより、実装電極とコア基板の密着強度の向上を図ることができる。

また、前記樹脂部は、ｙ（ｙは前記パッド電極の層数ｘ以上の整数）層の樹脂層が積層されて成り、前記貫通孔は、前記各樹脂層それぞれに設けられた層貫通孔が連結されて成り、前記コア基板に接する前記樹脂層を第１層目として、第ｍ（ｍは２以上かつｘ＋１以下の整数）層目の前記樹脂層は、該樹脂層のうち前記層貫通孔の周縁部が、第ｍ−１層目の前記パッド電極の周縁部を被覆するようにして、第ｍ−１層目の前記樹脂層に積層されるようにしてもよい。

この構成によると、実装電極を構成する各パッド電極の周縁部が、いずれも樹脂部を構成する樹脂層により被覆されるため、実装電極のコア基板からの剥離を確実に低減することができる。

また、上述の積層配線基板が、半導体素子の電気検査を行うプローブカードに使用されるものであってもよい。この場合、熱膨張係数の差が小さいコア基板上に実装電極を設ける本発明の積層配線基板は、電気検査時に熱にさらされるプローブカードに使用する配線基板として好適である。

本発明によれば、部品実装用の実装電極が、樹脂部を形成する樹脂よりも密着強度が高いコア基板（セラミック）上に設けられるため、実装電極の剥離を低減することができる。また、コア基板を形成するセラミックは、実装電極を形成する金属との熱膨張係数の差が、樹脂部を形成する樹脂よりも小さいため、積層配線基板の温度変化に起因する実装電極の剥離を低減することができる。また、実装電極は、樹脂部の前記反対面に露出するため、実装電極の剥離を低減しつつ、樹脂部の前記反対面に部品を実装することができる。

本発明の第１実施形態にかかるプローブカードの断面図である。 図１の積層配線基板の断面図である。 本発明の第２実施形態にかかる積層配線基板の断面図である。 本発明の第３実施形態にかかる積層配線基板の部分断面図である。 従来の積層配線基板の断面図である。

＜第１実施形態＞
本発明の第１実施形態にかかるプローブカード１について、図１および図２を参照して説明する。なお、図１はプローブカード１の断面図、図２は図１の積層配線基板３ａの断面図である。なお、図１では、積層配線基板３ａに形成される配線電極およびビア導体の一部を図示省略している。

この実施形態にかかるプローブカード１は、図１に示すように、マザー基板２と、該マザー基板２の一方主面２ａに実装された積層配線基板３ａと、それぞれ積層配線基板３ａに接続される複数のプローブピン５ａ〜５ｅと、各プローブピン５ａ〜５ｅを支持するプローブヘッド４とを備え、例えば、半導体素子などの被検査物の電気検査に使用されるものである。

マザー基板２は、一方主面２ａに積層配線基板３ａを実装するための複数の実装電極６が形成されるとともに、他方主面２ｂに外部接続用の複数の外部電極７ａ〜７ｅが形成される。ここで、各実装電極６は、マザー基板の内部に形成された配線電極３０やビア導体３１により所定の外部電極７ａ〜７ｅに接続される。マザー基板２は、例えば、ガラスエポキシ樹脂などで形成されている。

積層配線基板３ａは、マザー基板２側に配置されたコア基板８と、該コア基板８の一方主面８０ａに積層された樹脂部９とを備える。このとき、コア基板８は、例えば、ホウケイ酸系ガラスを含有するセラミック（例えば、アルミナ）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）、高温焼成セラミック（ＨＴＣＣ）など、種々のセラミックで形成することができる。

例えば、低温同時焼成セラミック（ＬＴＣＣ）の材料としては、ＣａＯ−ＳｉＯ₂−Ａｌ₂ Ｏ₃ −Ｂ₂ Ｏ₃ 系ガラス５０〜６５重量％（好ましくは６０重量％）とアルミナ５０〜３５重量％（好ましくは４０重量％）との混合物を用いる。ＬＴＣＣグリーンシートの焼成時には、上記ＬＴＣＣグリーンシートの圧着体の両面に、該グリーンシートより焼結温度が高いダミーグリーンシート（アルミナ等の拘束層シート）を、加熱圧着した圧着体を、ＬＴＣＣの焼結温度である８００〜１０００℃（好ましくは９００℃）で、ＬＴＣＣ基板を無収縮焼成する。この際、内層の導体パターン（例えば、配線電極１４）としてＣｕを用いた場合には、酸化防止のため還元雰囲気中で焼成する必要があるが、Ａｇ、Ａｇ／Ｐｄ、Ａｕ、Ａｇ／Ｐｔを用いた場合には、酸化雰囲気（空気）中で焼成することが可能である。この焼成中は、ＬＴＣＣグリーンシートの圧着時の加圧力より小さい圧力（例えば２〜２０Ｋｇｆ／ｃｍ² ）で上記基板を加圧しながら焼成する。これにより、焼成時に基板表面が内層導体パターン部分で凸変形することが防がれ、基板表面の平坦度が確保されると共に、焼成時の基板の反りや剥離（デラミネーション）も防止される。

樹脂部９は、例えば、ポリイミドなどの樹脂で形成される。なお、この実施形態では、コア基板８および樹脂部９は、それぞれ多層構造で形成されている。

各プローブピン５ａ〜５ｅを保持するプローブヘッド４は、所定間隔で略平行に配置された２枚の保持板４ａと、両保持板４ａの間に配置されたスペーサ４ｂとで形成され、マザー基板２に固定されたカバー体２１に固定配置される。

積層配線基板３ａについて、図２を参照して具体的に説明すると、コア基板８は、複数のセラミック層８ａの積層体から成る。ここで、コア基板８の樹脂部９と反対側の主面８０ｂには、マザー基板２に実装するための複数の外部接続電極１０ａ〜１０ｅが形成され、これらの各外部接続電極１０ａ〜１０ｅがマザー基板２に形成された所定の実装電極６にそれぞれ半田で接続される。

コア基板８の樹脂部９側の一方主面８０ａには、部品１２を実装するための実装電極１３が形成される。また、各セラミック層８ａには、各種配線電極１４および複数のビア導体１５が形成される。なお、各外部接続電極１０ａ〜１０ｅ、各配線電極１４、各ビア導体１５および実装電極１３は、例えば、Ｃｕ、Ａｇ、Ａｌ等の金属のいずれかで形成される。ここで、各外部接続電極１０ａ〜１０ｅ、各配線電極１４および実装電極１３は、例えば、上記金属（Ｃｕ、Ａｇ、Ａｌ等）を含有する導電性ペーストを用いたスクリーン印刷により形成することができる。また、各外部接続電極１０ａ〜１０ａおよび実装電極１３は、上述の金属で形成された下地電極に、Ｎｉ／Ａｕめっきで形成された表面電極を積層する構成であってもよい。

樹脂部９は、複数の樹脂層９ａの積層体から成り、コア基板８の一方主面８０ａに積層される。ここで、樹脂部９のコア基板８と反対側の主面９０ａ（本発明の「樹脂部の反対面」に相当）には、それぞれプローブピン５ａ〜５ｅが接続される複数の接続電極１１ａ〜１１ｅが形成される。この実施形態では、接続電極１１ａが電源供給用のプローブピン５ａに接続され、接続電極１１ｂおよび接続電極１１ｅが、いずれも接地用のプローブピン５ｂ，５ｅに接続され、接続電極１１ｃおよび接続電極１１ｄがいずれも信号送受信用のプローブピン５ｃ，５ｄに接続される。なお、各接続電極１１ａ〜１１ｅは、例えば、Ｃｕ等で形成された下地電極と、該下地電極上にＮｉ／Ａｕめっきが施されて成る表面電極とでそれぞれ形成することができる。

各樹脂層９ａには、各種配線電極１７および複数のビア導体１８が形成される。この場合、各配線電極１７は、例えば、樹脂層９ａの主面に、下地電極としてのＴｉ膜をスパッタ等により成膜し、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜する。そして、Ｃｕ膜上に、電解または無電解めっきにより、同じくＣｕ膜を成膜することで形成することができる。また、各樹脂層９ａに形成される配線電極１７は、フォトリソグラフィ加工により微細パターンに形成される。なお、コア基板８に形成された配線電極１４は、スクリーン印刷などで形成されるため厚膜パターンとなるのに対して、樹脂部９に形成された配線電極１７は、スパッタ等で成膜されるため薄膜パターンとなる。また、樹脂部９に形成された配線電極１７は、上記したようにフォトリソグラフィ加工で細線化される。

各接続電極１１ａ〜１１ｅは、マザー基板２の他方主面に形成された所定の外部電極７ａ〜７ｅにそれぞれ電気的に接続される。具体的には、図１および図２に示すように、各接続電極１１ａ〜１１ｅは、それぞれ、樹脂部９に形成された配線電極１７およびビア導体１８、コア基板８に形成された配線電極１４およびビア導体１５、マザー基板２に形成された配線電極３０およびビア導体３１等を介して所定の外部電極７ａ〜７ｅに接続される。

また、樹脂部９には、コア基板８の平面視（コア基板８の一方主面８０ａと垂直な方向から見た平面視）で実装電極１３に重なる位置に、当該樹脂部９を厚み方向で貫通する貫通孔１６が形成される。そして、当該貫通孔１６を介して、実装電極１３の一部が樹脂部９の主面９０ａに露出するように構成されている。ここで、実装電極１３の周縁部は、貫通孔１６の周縁の樹脂部９で被覆される。このように、樹脂部９に貫通孔を設けて実装電極１３を樹脂部９の主面９０ａに露出させることで、コア基板８上の実装電極１３と、樹脂部９の主面９０ａに配設された部品１２との接続を可能にしている。なお、貫通孔１６は、例えば、レーザ加工などで形成することができる。

部品１２は、例えば、チップコンデンサ、チップインダクタ、チップ抵抗、ヒューズチップで構成することができる。この実施形態では、部品１２が、接続電極１１ａと外部接続電極１０ｂとを接続する電源ラインとグランド（接地）ラインとの間に接続されたバイパスコンデンサ（チップコンデンサ）で構成されている。

したがって、上記した実施形態によれば、部品実装用の実装電極１３が、樹脂部９を形成する樹脂よりも密着強度が高いコア基板８（セラミック）上に設けられるため、実装電極１３の剥離を低減することができる。

また、半導体素子などの電気検査に使用されるプローブカードでは、検査時に高温で使用されるため、実装電極１３と、該実装電極１３が形成される部材との熱膨張係数の差が実装電極１３の剥離に影響する。ここで、コア基板８を形成するセラミックの熱膨張係数は５．５ｐｐｍ／℃、樹脂部９を形成する樹脂がポリイミド場合の樹脂部９の熱膨張係数は５０ｐｐｍ／℃、実装電極１３を形成する金属がＣｕの場合の実装電極１３の熱膨張率は１６．８ｐｐｍ／℃である。この構成によると、コア基板８は、実装電極１３との熱膨張係数の差が、樹脂部９よりも小さいため、コア基板８上に実装電極１３を形成することで、積層配線基板３ａの温度変化に起因する実装電極１３の剥離を低減することができる。

また、バイパスコンデンサ（部品１２）により、プローブカード１の電気検査時に半導体素子などから発生する高周波ノイズが電源ラインに混入するのを防止する場合、半導体素子に近い位置にバイパスコンデンサを配置すると効率が良い。このような場合は、樹脂部９の主面９０上に部品１２の実装用の実装電極を形成するのが一般的であるが、上述のように、樹脂部９と実装電極１３の密着強度は低いため、実装電極１３の剥離のリスクが高まる。一方、この構成によると、部品１２を樹脂部９の主面９０ａに配置しつつ、実装電極１３をコア基板８上に形成することができるため、部品１２のバイパスコンデンサとしての機能を向上させつつ、実装電極１３の剥離を低減することができる。

貫通孔１６の周縁の樹脂部９により、実装電極１３の周縁部が被覆されるため、実装電極１３のコア基板８からの剥離の基点となる周縁部が、樹脂部９で保護されるため、実装電極１３の剥離をさらに低減することができる。

＜第２実施形態＞
本発明の第２実施形態にかかる積層配線基板３ｂについて、図３を参照して説明する。なお、図３は積層配線基板３ｂの断面図である。

この実施形態にかかる積層配線基板３ｂが、図１および図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図３に示すように、樹脂部９が１層の樹脂層９ａで構成されていることと、コア基板８の配線構造が異なることである。その他の構成は、第１実施形態の積層配線基板３ａと同じであるため、同一符号を付すことにより説明を省略する。

この場合、コア基板８の一方主面８０ａには、部品１２の実装用の実装電極１３に加え、第１実施形態の積層配線基板３ａで樹脂部９に形成されていた各接続電極１１ａ〜１１ｅが形成される。樹脂部９には、実装電極１３を露出させるための貫通孔１６が設けられ、当該貫通孔１６の周縁の樹脂部９により実装電極１３の周縁部が被覆される。また、各接続電極１１ａ〜１１ｅも実装電極１３と同様に周縁部が樹脂部９により被覆される。
なお、樹脂部９には、第１実施形態の積層配線基板３ａの樹脂部９に形成されていた配線電極１７およびビア導体１８が形成されておらず、これに伴って、コア基板８に形成された各配線電極１４とビア導体１５による配線構造が変更されている。

この構成によると、第１実施形態の積層配線基板３ａと同様の効果が得られる。また、各接続電極１１ａ〜１１ｅが、コア基板８上に形成されるため、各接続電極１１ａ〜１１ｅの剥離を低減することができる。

＜第３実施形態＞
本発明の第３実施形態にかかる積層配線基板３ｃについて、図４を参照して説明する。なお、図４は積層配線基板３ｃの部分断面図であって、積層配線基板３ｃの部品１２の周辺部を示している。

この実施形態にかかる積層配線基板３ｃが、図１および図２を参照して説明した第１実施形態の積層配線基板３ａと異なるところは、図４に示すように、実装電極１３および貫通孔１６それぞれの構成が異なることである。その他の構成は、第１実施形態の積層配線基板３ａと同じであるため、同一符号を付すことにより説明を省略する。

この場合、実装電極１３は、複数層（この実施形態では３層）のパッド電極１３ａ〜１３ｃが積層されて成る。また、実装電極１３のコア基板８から最も離れたパッド電極１３ｃには、めっき処理などで表面電極１９が積層される。この場合、コア基板８に接するパッド電極１３ａを第１層目、パッド電極１３ａに積層されるパッド電極１３ｂを第２層目、パッド電極１３ｂに積層されるパッド電極１３ｃを第３層目とした場合、第２層目のパッド電極１３ｂは、平面視の面積が第１層目のパッド電極１３ａよりも小さく形成されて、第１層目のパッド電極１３ａに収まるように配設される。第３層目のパッド電極１３ｃも同様に、平面視の面積が第２層目のパッド電極１３ｂよりも小さく形成されて、第２層目のパッド電極１３ｂに収まるように配設される。表面電極１９は、平面視の面積が、第３層目のパッド電極１３ｃと略同じに形成される。

樹脂部９に設けられる貫通孔１６は、各樹脂層９ａそれぞれに設けられた層貫通孔１６ａ〜１６ｄが連結されて成る。具体的に説明すると、樹脂部９において、コア基板８に接する樹脂層９ａを第１層目、この樹脂層９ａに積層される樹脂層９ａを第２層目、第２層目の樹脂層９ａに積層される樹脂層９ａを第３層目、第３層目に積層される樹脂層９ａを第４層目とした場合、第１層目の樹脂層９ａには、第１層目のパッド電極１３ａよりも開口面積が大きい層貫通孔１６ａが設けられ、該層貫通孔１６ａに第１層目のパッド電極１３ａが配設される。この構成を形成するために、例えば、第１層目の樹脂層９ａにフォトリソグラフィ技術を用いて層貫通孔１６ａを形成し、該層貫通孔１６ａ内にＣｕめっきで第１層目のパッド電極１３ａを形成する。

第２層目の樹脂層９ａには、第１層目の樹脂層９ａと同様に、平面視で第２層目のパッド電極１３ｂよりも開口面積が大きい層貫通孔１６ｂが設けられ、該層貫通孔１６ｂに第２層目のパッド電極１３ｂが配設される。このとき、層貫通孔１６ｂの開口面積は、第２層目のパッド電極１３ｂを配設でき、かつ、平面視で第２層目の樹脂層９ａの当該層貫通孔１６ｂの周縁部が第１層目のパッド電極１３ａの周縁部を被覆するような大きさで形成する。第２層目の層貫通孔１６ｂ、パッド電極１３ｂも、第１層目の層貫通孔１６ａおよびパッド電極１３ａと同じ要領で形成することができる。

そして、第３層目の樹脂層９ａの層貫通孔１６ｃおよびパッド電極１３ｃも、第１、第２層目の層貫通孔１６ａ，１６ｂ、パッド電極１３ａ，１３ｂと同じ要領で形成する。ここで、第３層目のパッド電極１３ｃの表面（第３層目の層貫通孔１６ｃからの露出面）に、さらに表面電極１９を形成する。表面電極１９は、Ｎｉ／Ａｕめっきにより形成される。

最後に、第４層目の樹脂層９ａの平面視で第３層目のパッド電極１３ｃと重なる領域に層貫通孔１６ｄを形成する。このとき、層貫通孔１６ｄの開口面積は、第４層目の樹脂層９ａの層貫通孔１６ｄの周縁部が、第３層目のパッド電極１３ｃの周縁部を被覆するような大きさで形成する。

なお、各パッド電極１３ａ〜１３ｃは、いずれも同じ樹脂層９ａに形成されるビア導体１８と同時に形成することができるため、パッド電極１３ａ〜１３ｃの形成に新たな工程は不要である。また、この実施形態では、樹脂部９の層数（４層）が、実装電極１３の層数（３層）よりも多い場合について説明したが、これらの層数が同じであってもよい。

また、樹脂部９の各樹脂層９ａや実装電極１３の各パッド電極１３ａ〜１３ｃそれぞれの層数は、適宜変更することができる。ここで、実装電極の層数がｘ（ｘは２以上の整数）で、コア基板８に接するパッド電極１３ａを第１層目とした場合は、第ｎ（ｎは２以上かつｘ以下の整数）層目のパッド電極が、樹脂部９を平面視して、第ｎ−１層目のパッド電極よりも面積が小さく形成されて第ｎ−１層目のパッド電極に収まるように配設されていればよい。また、このときの樹脂部については、樹脂層の層数がｙ（前記パッド電極の層数ｘ以上の整数）で、コア基板８に接する樹脂層を第１層目とした場合、第ｍ（ｍは２以上かつｘ＋１以下の整数）層目の樹脂層は、該樹脂層のうち層貫通孔の周縁部が、第ｍ−１層目のパッド電極の周縁部を被覆するようにして、第ｍ−１層目の樹脂層に積層されるとよい。

この構成によると、実装電極１３を構成する各パッド電極１３ａ〜１３ｃの面積（平面視での面積）は、コア基板８に近づくにつれて大きくなるため、実装電極１３のコア基板８との接続面の面積を容易に大きくすることができ、これにより、実装電極１３とコア基板８の密着強度の向上を図ることができる。また、最上層のパッド電極１３ｃの面積を小さくできることで、樹脂部９の主面９０ａの空きスペースを広げることができるため、樹脂部９の主面９０ａの設計自由度を向上することができる。

また、実装電極１３を構成する各パッド電極１３ａ〜１３ｃの周縁部が、いずれも当該パッド電極１３ａ〜１３ｃの１つ上の樹脂層９ａにより被覆されるため、実装電極１３のコア基板８からの剥離を確実に低減することができる。

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態では、部品１２がバイパスコンデンサである場合について説明したが、電源ラインにノイズが混入するのを防止する他の方法として、部品１２をチップインダクタで構成してもよい。この場合、チップインダクタを電源ラインに直列接続するとよい。

また、各セラミック層８ａおよび各樹脂層９ａの層数それぞれは、適宜、変更することができる。

産業の利用可能性

本発明は、複数のセラミック層が積層されて成るコア基板と、該コア基板の一方主面に積層された樹脂部とを備える種々の積層配線基板およびこれを備えるプローブカードに適用することができる。

１ プローブカード
３ａ〜３ｃ 積層配線基板
８ コア基板
８ａ セラミック層
９ 樹脂部
９ａ 樹脂層
１１ａ〜１１ｅ 接続電極
１３ 実装電極
１３ａ〜１３ｃ パッド電極
１６ 貫通孔
１６ａ〜１６ｄ 層貫通孔
８０ａ コア基板の一方主面
９０ａ 樹脂部の主面（反対面）

また、バイパスコンデンサ（部品１２）により、プローブカード１の電気検査時に半導体素子などから発生する高周波ノイズが電源ラインに混入するのを防止する場合、半導体素子に近い位置にバイパスコンデンサを配置すると効率が良い。このような場合は、樹脂部９の主面９０ａ上に部品１２の実装用の実装電極を形成するのが一般的であるが、上述のように、樹脂部９と実装電極１３の密着強度は低いため、実装電極１３の剥離のリスクが高まる。一方、この構成によると、部品１２を樹脂部９の主面９０ａに配置しつつ、実装電極１３をコア基板８上に形成することができるため、部品１２のバイパスコンデンサとしての機能を向上させつつ、実装電極１３の剥離を低減することができる。

Claims (5)

1. 複数のプローブピンが接続される積層配線基板において、
   複数のセラミック層が積層されて成るコア基板と、
   前記コア基板の一方主面に積層され、貫通孔を有する樹脂部と、
   前記樹脂部の前記貫通孔に位置し、前記コア基板の前記一方主面上に設けられた部品実装用の実装電極と、
   前記樹脂部のうち前記コア基板に面する主面と反対側の主面である反対面に露出して設けられ、前記各プローブピンに接続される複数の接続電極と
   を備えることを特徴とする積層配線基板。
2. 前記貫通孔の周縁の前記樹脂部が、前記実装電極の周縁部を被覆していることを特徴とする請求項１に記載の積層配線基板。
3. 前記実装電極は、ｘ（ｘは２以上の整数）層のパッド電極が積層されて成り、
   前記コア基板に接する前記パッド電極を第１層目として、第ｎ（ｎは２以上かつｘ以下の整数）層目の前記パッド電極は、前記樹脂部を平面視して、第ｎ−１層目の前記パッド電極よりも面積が小さく形成されて前記第ｎ−１層目の前記パッド電極に収まるように配設されることを特徴とする請求項１または２に記載の積層配線基板。
4. 前記樹脂部は、ｙ（ｙは前記パッド電極の層数ｘ以上の整数）層の樹脂層が積層されて成り、
   前記貫通孔は、前記各樹脂層それぞれに設けられた層貫通孔が連結されて成り、
   前記コア基板に接する前記樹脂層を第１層目として、第ｍ（ｍは２以上かつｘ＋１以下の整数）層目の前記樹脂層は、該樹脂層のうち前記層貫通孔の周縁部が、第ｍ−１層目の前記パッド電極の周縁部を被覆するようにして、第ｍ−１層目の前記樹脂層に積層されることを特徴とする請求項３に記載の積層配線基板。
5. 請求項１ないし４のいずれかに記載の積層配線基板を備え、半導体素子の電気検査を行うことを特徴とするプローブカード。

Images