JP2005197422A - 半導体装置及び電子装置 - Google Patents
半導体装置及び電子装置 Download PDFInfo
- Publication number
- JP2005197422A JP2005197422A JP2004001631A JP2004001631A JP2005197422A JP 2005197422 A JP2005197422 A JP 2005197422A JP 2004001631 A JP2004001631 A JP 2004001631A JP 2004001631 A JP2004001631 A JP 2004001631A JP 2005197422 A JP2005197422 A JP 2005197422A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- plating film
- conductor layer
- module substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Abstract
【課題】 リフロー時に短絡不良を起こさず、落下衝撃で損傷し難い半導体装置の提供。【解決手段】 上面に素子搭載部や導体層を有し、下面に外部電極端子を有する低温焼成基板と、前記基板の上面に搭載される能動素子や受動素子と、前記能動素子や受動素子の電極と前記基板に設けた導体層を電気的に接続する接続手段と、前記基板の上面を覆い能動素子や受動素子等を覆う高弾性率樹脂(エポキシ樹脂)からなる封止体とを有し、前記基板の上下面に選択的に設けられる導体層と、導体層上に形成される上層がAuメッキ膜からなるメッキ膜と、メッキ膜を選択的に露出するように基板の上下面に選択的に形成される開口部を有するソルダーレジスト膜と有する。チップ部品の電極は開口部に露出するAuメッキ膜上に半田で接続されている。半導体装置の実装基板へのリフロー実装において、封止体内の再溶融した半田はAuメッキ膜とソルダーレジスト膜の間に浸入しチップ部品の両端の電極ショートが防止できる。
【選択図】 図1
【選択図】 図1
Description
本発明は混成集積回路装置(ハイブリッドIC)等の半導体装置及びその半導体装置を組み込んだ電子装置に係わり、例えば携帯電話機に組み込む半導体装置の製造に適用して有効な技術に関する。
混成集積回路装置等の半導体装置の製造方法の一つとして、例えば、多数個取りされるパッケージ用ベース基板の単位区画にベアーチップや他の部品を搭載し、その後前記ベアーチップや他の部品を絶縁性の樹脂で覆って封止樹脂を形成し、ついで前記パッケージ用ベース基板を樹脂と共に切断して前記単位区画部分による半導体装置を製造する技術が知られている(例えば、特許文献1参照)。
一方、モジュール基板の一面に半導体チップやチップ部品を搭載し、半導体チップやチップ部品を覆うように絶縁性の樹脂で覆って封止部(封止体)を形成した表面実装型の半導体装置が知られている。この場合、チップ部品を半田接続によってモジュール基板に固定し、高弾性樹脂で封止部を形成した半導体装置では、半導体装置を実装基板に半田リフローによって接続する際、封止部内の半田接続部分の半田が再溶融し、短絡などの不具合が発生する。前記短絡は、例えば半田が再溶融すると、その溶融膨張圧力が、チップ部品と封止部を形成する樹脂(レジン)の界面またはレジンとモジュール基板の界面を剥離させ、そこに半田が流れ込み、チップ部品の両端の電極端子が半田で繋がることによって発生する。
そこで、高弾性樹脂に代えて、低弾性率の樹脂(例えば、150℃以上の温度において200MPa以下の弾性率の樹脂:例えば、シリコーン樹脂)で封止部を形成する半導体装置が提案されている。この半導体装置では、実装リフローの際に封止部内の半田が再溶融しても、その溶融膨張による圧力を低弾性樹脂によって緩和するため短絡が防止できる(例えば、特許文献2参照)。
また、特許文献2には、多数個取り基板の一面に印刷方式で樹脂を塗布し、ベークによってレジン硬化を行って一括封止部を形成した後、一括封止部を含み多数個取り基板を1次分割して半導体装置を製造することが記載されている。樹脂としては、シリコーン樹脂または低弾性エポキシ樹脂が用いられる。分割は1列分割(1次分割)と個片化(2次分割)の2回が行われ、これによりモジュール(半導体装置)が製造される。
一方、携帯電話機に組み込まれる半導体装置は高周波域での使用になる。フィルター高周波回路を含む半導体装置(混成集積回路装置)では、その製造時基板にフィルター配線を焼成にて形成する。この場合、フィルター配線形成のために、銅(Cu)や銀(Ag)等のインピーダンスの低い材料が使用される。CuやAgはその融点が低いため、低温焼成によって基板を製造する必要がある。そこで、基板は、セラミックからなる低温焼成基板(低温焼成多層配線基板)が使用されている(例えば、特許文献3参照)。
表面実装型で樹脂封止構造の半導体装置は、前述のように半田実装(リフロー)時、封止体内の半田溶融によるショート不良の課題がある。また、環境保護の目的で鉛を含まない半田(所謂鉛フリー半田)が使用される傾向にあるが、この鉛フリー半田のリフロー温度は高く、封止体内部での半田再溶融を抑止し難くなる。
ここで、本発明に先立って検討した高周波増幅装置を含む高周波モジュール(RFモジュール:半導体装置)におけるリフロー実装時の半田再溶融によるショート不良発生について説明する。図10は本発明に先立って検討した半導体装置(高周波モジュール)95の一部の模式的断面図である。モジュール基板80の第1の面(上面)80aの表層部分には導体層81が所定距離離れて形成されている。ここで、図10に示す一対の導体層81を導体層81a,81bとする。導体層81a,81bの近接する先端部分を除いて導体層81a,81b及びモジュール基板80は絶縁性のオーバコートガラス84で覆われている。露出する導体層81a,81bには、図10に示すように、両端にそれぞれ電極91を有するチップ部品90がPbSnからなる半田92によって電気的かつ機械的に接続されている。
半田92による接続性を良好とするために、露出する導体層81a,81bの表面はメッキ膜85で覆われている。このメッキ膜85は、図11のモジュール基板80の断面図で示すように、例えば、下地となるNiメッキ膜85aと、この上に形成されるAuメッキ膜85bとからなっている。モジュール基板80は、その断面構造は詳細に示してないが、実際の基板は、数層から十数層に亘ってセラミックのシートが重ねられている。そして、各層間及び最上層の表面や最下層の表面に配線や部品搭載用のパッド、電極固定用のパッド、さらには外部電極端子等を構成する導体層が形成されている。また、各セラミックシートには導体が貫通して設けられ、上下の導体層は電気的に接続され、モジュール基板全体で三次元的な配線が形成される構造になっている。
図10に示すように、モジュール基板80の第1の面(上面)80a側には高弾性エポキシ樹脂によって封止体86が形成されている。チップ部品90は封止体86によって完全に覆われている。また、モジュール基板80は、図11に示すように、第1の面(上面)80aの反対面となる第2の面(下面)80bの表層部分に所定パターンからなる導体層82が設けられている。この導体層82は外部電極端子99を形成するため、周囲はモジュール基板80の下面80bを覆う絶縁性のオーバコートガラス87で覆われている。オーバコートガラス87から露出する導体層82の表面には、第1の面(上面)80aと同様にメッキ膜88で覆われている。メッキ膜88は、下地となるNiメッキ膜88aと、この上に形成されるAuメッキ膜88bとからなっている。外部電極端子99は狭義にはオーバコートガラス87から露出する導体層82部分を指し、広義には前記導体層82部分とこれに重なるメッキ膜88を指す。
このような構造では、図12に示すように、半導体装置95を実装基板100に半田96のリフローによって実装した場合、図10に示すように、封止体86内のチップ部品90の電極91を固定している半田92が再溶融し、この溶けた半田(再溶融した半田)97によって一対の電極91がショートしてしまう現象が発生することがある。
即ち、実装時の半田リフローの際、リフローの熱によって封止体86内の半田92が溶融する。溶融することによって半田92は膨張し、この膨張によって、封止体86を形成する高弾性樹脂であるレジン(エポキシ樹脂)とチップ部品90やオーバコートガラス84との間には隙間が発生する。溶けた半田97はこの隙間に入り込み、結果的には図10に示すように、一対の電極91を連結させ、ショート現象が発生する。
このような半田再溶融に伴うショート不良の発生を防止するために、従来、封止体を形成する樹脂として、弾性率の比較的小さいシリコーン樹脂を採用することで対策している。
一方、携帯電話機用の高周波モジュールは、セラミック基板を使用していることから落下衝撃による割れ対策の課題も大きい。アンテナスイッチを内蔵する高周波モジュール等においては、インピーダンスの低い材料を使用する必要があり、強度の高いアルミナ基板を使用することができず、衝撃に強くない低温焼成基板(焼成温度が800〜900℃程度)を使用せざるをえない。低温焼成基板をモジュール基板として製造した半導体装置を携帯電話機に組み込んだ場合、携帯電話機の落下時、半導体装置の構成部品の一つであるモジュール基板が破損し、半導体装置が損傷してしまうこともある。
携帯電話機では、その耐衝撃性を確認するため、例えば、1.8mの高さから姿勢を変えて数十回、鉄板上やコンクリートブロック上に落下させる落下試験が行われている。
図12は既に説明したように、携帯電話機の実装基板100に低温焼成基板有する半導体装置95実装した状態を示すものであり、落下試験によってモジュール基板80にクラック98が発生した状態を示すものである。図13はクラック98が入った半導体装置95のみを示す図である。図14はモジュール基板80の端部分を示す拡大模式図であり、モジュール基板80の下面の外部電極端子99が実装基板100のランド101に半田96を介して接続された状態を示すものである。
落下時の衝撃によって、実装基板100と、この実装基板100に搭載された半導体装置95との間には剪断力が作用し、外部電極端子90とランド101を接続する半田96の部分に剪断応力が作用する。この結果、図14に示すように、外部電極端子90の表面を被うメッキ膜88の内側の端部分からモジュール基板80の端に掛けてクラック98が発生する。クラック98はオーバコートガラス84の縁に接触する段差部分が割れ起点Aとなってクラック98が発生する。このクラック98の発生により外部電極端子99が損傷し、断線不良が発生してしまう。
そこで、本発明者は、落下時の衝撃で低温焼成基板が損傷しないように封止体を弾性率が高い樹脂で形成し、高弾性率樹脂の使用によって発生し易いリフロー実装時の半田再溶融によるショート不良を、チップ部品固定部の構造の改良によって抑止することを思いたち本発明をなした。即ち、本発明は、半田再溶融が発生しても、ショート不良を発生させることのない領域に溶けた半田を流入させ、ショート不良発生を抑止するものである。
本発明の一つの目的は、低温焼成基板を用い、封止体を高弾性率樹脂で形成した半導体装置において、リフロー半導体装置実装時の封止体内半田の再溶融に伴うショート不良を防止できる半導体装置を提供することにある。
本発明の一つの目的は、低温焼成基板を用い、封止体を高弾性率樹脂で形成した半導体装置において、リフロー半導体装置実装時の封止体内半田の再溶融に伴うショート不良を防止できる耐衝撃性が良好な半導体装置を提供することにある。
本発明の一つの目的は、組み込んだ半導体装置の実装の信頼性が高く、かつ落下衝撃に対しても損傷し難い携帯電話機等の電子装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)本発明の半導体装置は、
上面に素子搭載部や導体層を有し、前記上面の反対面になる下面に外部電極端子を有する配線基板構造のモジュール基板と、
前記モジュール基板の上面に搭載される能動素子や受動素子と、
前記能動素子や受動素子の電極と、前記モジュール基板に設けた導体層を電気的に接続する接続手段と、
前記モジュール基板の上面に形成され、前記能動素子,前記受動素子及び前記接続手段を覆う弾性率が10,000Pa以上の樹脂で形成される封止体とを有し、
前記モジュール基板の上面においては、前記モジュール基板の上面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の上面に選択的に形成されるソルダーレジスト膜とを有し、前記能動素子の電極は前記ソルダーレジスト膜の開口部に露出する前記メッキ膜上に半田を介して接続され、
前記モジュール基板の下面においては、前記モジュール基板の下面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の下面に選択的に形成される絶縁膜とを有し、前記露出したメッキ膜の部分が外部電極端子を形成することを特徴とする。
(1)本発明の半導体装置は、
上面に素子搭載部や導体層を有し、前記上面の反対面になる下面に外部電極端子を有する配線基板構造のモジュール基板と、
前記モジュール基板の上面に搭載される能動素子や受動素子と、
前記能動素子や受動素子の電極と、前記モジュール基板に設けた導体層を電気的に接続する接続手段と、
前記モジュール基板の上面に形成され、前記能動素子,前記受動素子及び前記接続手段を覆う弾性率が10,000Pa以上の樹脂で形成される封止体とを有し、
前記モジュール基板の上面においては、前記モジュール基板の上面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の上面に選択的に形成されるソルダーレジスト膜とを有し、前記能動素子の電極は前記ソルダーレジスト膜の開口部に露出する前記メッキ膜上に半田を介して接続され、
前記モジュール基板の下面においては、前記モジュール基板の下面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の下面に選択的に形成される絶縁膜とを有し、前記露出したメッキ膜の部分が外部電極端子を形成することを特徴とする。
前記モジュール基板は低温焼成基板からなるセラミック基板であり、前記樹脂はエポキシ樹脂である。前記モジュール基板の上面及び下面の前記導体層の表面に形成する前記メッキ膜は、下層のNiメッキ膜と、このNiメッキ膜上に形成されるAuメッキ膜とからなり、Auメッキ膜上に前記ソルダーレジスト膜が形成されている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
上記(1)の手段によれば、(a)チップ部品の両端の電極は、ソルダーレジスト膜の開口部に露出する表面にNi/Auメッキ膜を有する導体層に半田を介して接続されている。従って、半導体装置を実装基板にリフローによって接続する際、封止体内の半田がリフロー時の熱によって再溶融して膨張する。従来製品の場合は、この半田の膨張によってチップ部品の周面やオーバコートガラスと封止用レジンの界面に隙間が発生し、かつこの隙間に溶けだした半田が浸入してショート不良に至る現象が発生する。しかし、本発明においては、Auメッキ膜とソルダーレジスト膜の接続力(接着力)が低いことと、半田接続部分ではソルダーレジスト膜が開口していることから、再溶融による半田の膨張力はソルダーレジスト膜の開口部の縁からの剥離となり、ソルダーレジスト膜とAuメッキ膜との間に隙間が発生し、溶けだした半田はこの隙間に浸入する。また、Auは容易に半田に溶け込むのでわずかな圧力でも、またわずかな隙間でも容易に半田が浸入する。これによって、再溶融した半田の膨張力は解消し、従来のようなショート不良は発生しなくなる。なお、半田が導体層とメッキ膜との間に流入しても電気的な損傷は発生しない。
上記(1)の手段によれば、(a)チップ部品の両端の電極は、ソルダーレジスト膜の開口部に露出する表面にNi/Auメッキ膜を有する導体層に半田を介して接続されている。従って、半導体装置を実装基板にリフローによって接続する際、封止体内の半田がリフロー時の熱によって再溶融して膨張する。従来製品の場合は、この半田の膨張によってチップ部品の周面やオーバコートガラスと封止用レジンの界面に隙間が発生し、かつこの隙間に溶けだした半田が浸入してショート不良に至る現象が発生する。しかし、本発明においては、Auメッキ膜とソルダーレジスト膜の接続力(接着力)が低いことと、半田接続部分ではソルダーレジスト膜が開口していることから、再溶融による半田の膨張力はソルダーレジスト膜の開口部の縁からの剥離となり、ソルダーレジスト膜とAuメッキ膜との間に隙間が発生し、溶けだした半田はこの隙間に浸入する。また、Auは容易に半田に溶け込むのでわずかな圧力でも、またわずかな隙間でも容易に半田が浸入する。これによって、再溶融した半田の膨張力は解消し、従来のようなショート不良は発生しなくなる。なお、半田が導体層とメッキ膜との間に流入しても電気的な損傷は発生しない。
(b)実装基板に実装された半導体装置に落下衝撃が加わり、半導体装置と実装基板との間に剪断力が加わった場合、強度が高くない低温焼成基板であっても高弾性率樹脂で覆われて補強されていること、また、実装基板のランドと外部電極端子を接続する半田の接続部分は平坦な導体層に接続される構造であり、また、導体層表面には硬いNiメッキ膜が存在することからクラックが入り難くなり、導体層の断線等の損傷を受け難くなっている。モジュール基板の下面の構造についてさらに説明を加えると、モジュール基板の下面では表面に硬いNiメッキ膜を有する導体層を覆うようにソルダーレジスト膜が設けられ、このソルダーレジスト膜の一部が開口されて開口部に導体層(表面にメッキ膜を有する)が位置することになる。従って、開口部の導体層に接続された半田の周縁に対応する導体層部分が最も応力が高くなり、この部分からクラックが入り易くなる。しかし、この部分は平坦な導体層部分であり、かつ強度部材となる硬いNiメッキ膜が存在することから、応力集中が起き難くなり、従来のようなクラックの発生が起き難くなる。本発明の半導体装置は低温焼成基板を使用していても耐衝撃性の高い製品となる。
(c)半導体装置のモジュール基板は強度が高くない低温焼成基板であるが、強度の高い高弾性率のエポキシ樹脂でモジュール基板全体を覆うことから、半導体装置を携帯電話機に組み込んだ後に行う落下試験においては、落下衝撃によってもモジュール基板にクラックが発生することがなく、耐落下衝撃性の良好な携帯電話機(電子装置)を提供することができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1は、携帯電話機(電子装置)に組み込む半導体装置(混成集積回路装置)に本発明を適用した例について説明する。図1乃至図9は本発明の実施例1である半導体装置に係わる図である。
本実施例1の半導体装置(混成集積回路装置)1は、外観的には、図4に示すように、四角形状の低温焼成積層基板からなる基板(モジュール基板)2と、このモジュール基板2の上面を被う絶縁性の樹脂(レジン)からなる封止体3とからなっている。半導体装置1の裏面には、図6に示すように、外部電極端子4が複数設けられている。図6は半導体装置1の裏面を示す図であり、大小の四角形部分が外部電極端子4である。半導体装置1は、縦10mm、横8mm、高さ1.5mm程度となっている。
モジュール基板2は低温焼成基板(低温焼成アルミナセラミック基板)であり、図5に示すように積層構造の基板である。モジュール基板2の上面,中層及び下面にそれぞれ導体層7a,7b,7cが設けられている。また、モジュール基板2の各積層(シート)を貫いて導体層7a,7b,7cのいずれかの層を電気的に接続する導体7dが設けられている。さらに、モジュール基板2の上面には所定箇所に窪み8が設けられている。これら窪み8の底にも素子搭載用の導体層7eが設けられている。実際の基板は、数層から十数層に亘ってセラミックのシートが重ねられている。そして、各層間及び最上層の表面や最下層の表面に導体層を設け、かつシートを貫通する導体を設けてモジュール基板全体で三次元的な配線が形成される構造になっている。
モジュール基板2の下面には、図1、図5及び図6に示すように、四角形状の1個の導体層7cで形成されている。四角形状の1個の導体層7cはその縁をソルダーレジストからなる絶縁膜5で被われている。絶縁膜5は1個の導体層7cの縁をその全周に亘って0.1mm以上の幅で覆っている。また、外部電極端子を形成する導体層7cの表面にはメッキ膜15が形成されている。メッキ膜15は、例えば、下層の第1メッキ膜15aと、この第1メッキ膜15a上に形成される第2メッキ膜15bとからなっている。例えば、導体層7cは、AgにPtを含むペーストを印刷し、かつ焼成して形成したものである。第1メッキ膜15aはNiであり、第2メッキ膜15bはAuである。
電源端子や信号端子を形成する外部電極端子4が、モジュール基板2の縁に沿って、途中途切れるが一列に配列されている。また、図6に示すように、モジュール基板2の内側には外部電極端子となるグランド電極4fが複数設けられている。このグランド電極4fはモジュール基板2の下面に広い面積に亘って形成した導体層7cを絶縁膜5によって小分けに露出させてグランド電極4fとしたものである。グランド電極4fはモジュール基板2の縁にも部分的に設けられている。図6において、点線枠で囲まれた領域の外部電極端子4はグランド電極4fである。
モジュール基板2の上面及び窪み8の底面に形成される導体層7a,7cの表面にもメッキ膜25が形成されている(図1、3参照、図5、8では省略)。メッキ膜25は、図1に示すように、例えば、下層の第1メッキ膜25aと、この第1メッキ膜25a上に形成される第2メッキ膜25bとからなっている。例えば、第1メッキ膜25aはNiであり、第2メッキ膜25bはAuである。モジュール基板2の上面に設けられる導体層7aもチップ部品搭載やワイヤボンディングのため、一部露出されるが、全体はソルダーレジスト膜からなる絶縁膜26で覆われている(図1、3参照、図5、8では省略)。
ここで、図7のフローチャートを参照しながらモジュール基板2の製造について簡単に説明する。最初に低温焼成用の未焼成のセラミックシートを所定枚数用意する。これらシートには所定箇所に穴をあけるとともに、導体層や穴を埋める導体を形成するための導体印刷を行う(S01)。つぎに、各シートを仮積層する(S02)。この仮積層では各層を積層する毎に圧着を行う。つぎに、各シートを本積層する(S03)。この本積層では全層一括して高い圧力で圧着を行う。つぎに、積層された各シートを加熱・加圧状態で焼成を行い一体化する(S04)。つぎに、焼成された基板の上下面に露出する導体層の表面にメッキ膜(Au/Niメッキ膜)を形成する(S05)。つぎに、基板の上下面に所定パターンにソルダーレジストを塗布しかつ硬化処理する(S06)。
このソルダーレジスト膜の選択的形成によって、ソルダーレジスト膜には開口部が形成される。そして、この開口部には表面がメッキ膜で覆われた導体層が露出することになる。これら露出する導体層部分は、基板の上面においては部品搭載用のパッド、チップ部品の電極を接続するためのパッド、ワイヤを接続するためのパッドを構成し、下面においては外部電極端子を構成することになる。
以上の工程の後基板が完成する。この基板は、単一の半導体装置1を形成する矩形の製品形成部が1枚の基板面に縦横に配列される構成となっている。従って、半導体装置の製造の最終段階で基板を縦横に切断することによって複数の半導体装置を製造することができる。
上記のようなモジュール基板2において、図5に示すように、窪み8の底面の前記導体層7e上には図示しない接着材を介して半導体チップ9(能動部品:能動素子)が固定(搭載)されている。そして、半導体チップ9の上面の電極とモジュール基板2の上面の所定の導体層7aは導電性のワイヤ10で電気的に接続されている。
また、図1及び図2に示すように、モジュール基板2の上面には先端を所定間隔離して向き合う一対の導体層7aが設けられている。これら導体層7aは絶縁膜26で選択的に覆われている。そして、図2(b)に示すように、一対の導体層7aのそれぞれは絶縁膜26の開口部17a,17b内に露出するようになっている。この露出した導体層7aの表面にはメッキ膜(25b)が形成されている。図2(a)及び(b)に示すように、絶縁膜26を開口して設けた開口部17a,17bは、チップ部品11の両端の電極12に対応し、例えば、電極よりも大きく形成されている。チップ部品11を搭載(固定)する帯状の導体層7aは開口部の幅よりも大きい寸法になっている。
このような構造において、図1に示すように、チップ部品11の両端の電極12が半田13によってそれぞれ開口部17a,17b内に露出する導体層7a部分に電気的に接続されている。半田13は、例えば、固相線245℃のSn90%,Sb10%からなる半田が使用されている。チップ部品11は、チップ抵抗,チップコンデンサ,チップインダクタ等の受動部品(受動素子)である。
モジュール基板2の上面には封止体3が設けられている。封止体3は、トランスファモールディング法によって形成され、モジュール基板2の上面全域に同じ厚さに設けられている。レジンとしては、機械的強度が低い低温焼成基板を補強するために、高弾性率レジンが用いられる。このため、レジンとしては、例えば、弾性率が10,000MPa以上の樹脂であればよい。このようなレジンの一つとしてエポキシ樹脂がある。本実施例1の半導体装置1は、エポキシ樹脂で封止体3を形成している。封止体3を形成するレジンとしては、作業性が良好で、熱膨張率が20ppm未満程度でとなるモジュール信頼性に悪影響を与えない樹脂であれば他のものでもよい。熱膨張率を20ppm未満程度とすることによって、半導体装置1の製造時に受ける熱によるレジンの膨張・収縮によって封止体内のワイヤ(金線)が断線しなくなる。
図8は半導体装置1の実装状態を示す模式的断面図である。実装基板40の上面には、半導体装置1の外部電極端子4に対応して導体からなるランド41が設けられている。ランド41の表面には図示しないがメッキ膜が設けられている。半導体装置1は、外部電極端子4が半田45を介してランド41に機械的かつ電気的に接続されている。半田45は、例えば、鉛を含まない所謂鉛フリー半田である。実装基板40は、例えば、携帯電話機の実装基板である。
本実施例1の半導体装置1は、具体的には高周波電力増幅装置やデュプレクサー等を含む混成集積回路装置1である。そこで、本実施例による半導体装置1(高周波電力増幅装置)を組み込んだ携帯電話機(無線通信機)について説明する。図9はデュアルバンド無線通信機の一部を示すブロック図である。このブロック図は、無線通信システムにおけるGSM方式用の増幅系と、DCS方式用の増幅系を有する高周波電力増幅装置と、これら二つの通信システムが利用できるデュアルバンド方式の携帯電話機の一部を示すブロック図である。
図9のブロック図は、高周波信号処理IC50からアンテナ59までの部分を示すものである。同図に示すように、高周波信号処理IC50からのGSM用の信号はGSM用の増幅器(PA)51に送られ、増幅器51の出力はカプラー52によって検出され、この検出信号は自動出力制御回路(APC回路)53にフィードバックされる。APC回路53は上記検出信号を基に動作して増幅器51を制御する。また、同様に高周波信号処理IC50からのDCS用の信号はDCS用の増幅器(PA)54に送られ、増幅器54の出力はカプラー55によって検出され、この検出信号は自動出力制御回路(APC回路)53にフィードバックされる。APC回路53は上記検出信号を基に動作して増幅器54を制御する。
GSM用の増幅器51の出力は、出力端子Pout1からフィルター56に送られ、GSM用の送信受信切替スイッチ57を通ってデュプレクサー58に入力される。デュプレクサー58の出力端子にはアンテナ59が接続されている。同様にDCS用の増幅器54の出力は、出力端子Pout2からフィルター60に送られ,DCS用の送信受信切替スイッチ61を通ってデュプレクサー58に入力される。
送信受信切替スイッチ57,61は、制御端子Ctr1,Ctr2から制御信号を受けて切り替わり、アンテナ59で受信した受信信号を受信端子RX1,RX2に送り出す。これら信号はフィルター62,63及び低雑音アンプ(LNA)65,66を通って高周波信号処理IC50に送られる。この無線通信機によってGSM通信及びDCS通信が可能になる。
本実施例の半導体装置1は、図9に示すように、増幅器(PA)51,54、カプラー52,55、フィルター56,60、送信受信切替スイッチ57,61、デュプレクサー58を一体とした構造になっている。
本実施例1の半導体装置及び電子装置によれば以下の効果を有する。
(1)本実施例1の半導体装置1は、実装基板40にリフローによって実装した場合、実装時の熱によって封止体3内の半田13が再溶融しても、図3に示すように、チップ部品11の両端の電極12が、再溶融して溶けだした半田27でショート不良を起こすことがない。
即ち、ソルダーレジスト膜26とこれに接触する金メッキ膜25bとの密着性(接続力)が低く、封止体3を形成するエポキシ樹脂とチップ部品11との接続力及びエポキシ樹脂とソルダーレジスト膜26との接続力よりも小さい。このため、リフロー時の温度で半田13が再溶融しても、再溶融時の膨張力によって金メッキ膜25bとソルダーレジスト膜26の開口部縁との間で剥離が発生し、順次隙間が発生する。溶けだした半田27は、図2に示すように前記隙間に浸入する。また、Auは容易に半田に溶け込むのでわずかな圧力でも、またわずかな隙間でも容易に半田が浸入する。この結果、チップ部品11の一対の電極12間の周面とエポキシ樹脂界面や、一対の半田13間のソルダーレジスト膜26とエポキシ樹脂界面に隙間が発生しなくなり、溶けだした半田27に起因するショート不良は抑止される。なお、導電体である金メッキ膜25b上に溶けだした半田27が重なっても電気特性的には何ら支障がない。
(2)本実施例1の半導体装置1は耐衝撃性が高い。即ち、実装基板40に実装された半導体装置1に落下衝撃が加わり、半導体装置1と実装基板40との間に剪断力が加わった場合、強度が高くない低温焼成基板(モジュール基板2)であっても、高弾性率樹脂(封止体3を形成する樹脂)で覆われて補強されていること、実装基板40のランド41と外部電極端子4を接続する半田45の接続部分は平坦な導体層7cに接続される構造であること、導体層7cの表面には硬いNiメッキ膜15aが存在することからクラックが入り難くなり、導体層7cの断線等が発生し難くなる。モジュール基板2の下面の構造についてさらに説明を加えると、モジュール基板2の下面では表面に硬いNiメッキ膜15aを有する導体層7cを覆うようにソルダーレジスト膜5が設けられ、このソルダーレジスト膜5の一部が開口されて開口部に導体層7c(表面にメッキ膜15を有する)が位置することになる。従って、開口部の導体層7cに接続された半田45の周縁に対応する導体層部分が最も応力が高くなり、この部分からクラックが入り易くなる。しかし、この部分は平坦な導体層部分であり、かつ強度部材となる硬いNiメッキ膜15aが存在することから、応力集中が起き難くなり、従来のようなクラックの発生が起き難くなる。本実施例の半導体装置1は低温焼成基板を使用していても耐衝撃性の高い製品となる。
(c)半導体装置1のモジュール基板2は強度が高くない低温焼成基板であるが、強度の高い高弾性率のエポキシ樹脂でモジュール基板全体を覆うことから、半導体装置1を携帯電話機に組み込んだ後に行う落下試験においては、落下衝撃によってもモジュール基板2にクラックが発生することがなく、耐落下衝撃性の良好な携帯電話機(電子装置)を提供することができる。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。本発明はLGA(リード・グリッド・ーレイ)構造の半導体装置にも同様に適用でき、前記実施例同様の効果を得ることができる。
1…半導体装置(混成集積回路装置)、2…基板(モジュール基板)、3…封止体、4…外部電極端子、4f…グランド電極、5…絶縁膜(ソルダーレジスト膜)、7a,7b,7c,7e…導体層、7d…導体、8…窪み、9…半導体チップ、10…ワイヤ、11…チップ部品、12…電極、13…半田、15…メッキ膜、15a…第1メッキ膜(Niメッキ膜)、15b…第2メッキ膜(Auメッキ膜)、17a,17b…開口部、25…メッキ膜、25a…第1メッキ膜(Niメッキ膜)、25b…第2メッキ膜(Auメッキ膜)、26…絶縁膜、40…実装基板、41…ランド、45…半田、50…高周波信号処理IC、51,54…増幅器(PA)、52,55…カプラー、53…自動出力制御回路(APC回路)、56,60,62,63…フィルター、57,61…送信受信切替スイッチ、58…デュプレクサー、59…アンテナ、65,66…低雑音アンプ(LNA)、80…モジュール基板、80a…第1の面(上面)、80b…第2の面(下面)、81,81a,81b,82…導体層、84…オーバコートガラス、85…メッキ膜、85a…Niメッキ膜、85b…Auメッキ膜、86…封止体、87…オーバコートガラス、88…メッキ膜、88a…Niメッキ膜、88b…Auメッキ膜、90…チップ部品、91…電極、92…半田、95…半導体装置、96…半田、97…溶けた半田、98…クラック、99…外部電極端子、100…実装基板、101…ランド。
Claims (5)
- 上面に素子搭載部や導体層を有し、前記上面の反対面になる下面に外部電極端子を有する配線基板構造のモジュール基板と、
前記モジュール基板の上面に搭載される能動素子や受動素子と、
前記能動素子や受動素子の電極と、前記モジュール基板に設けた導体層を電気的に接続する接続手段と、
前記モジュール基板の上面に形成され、前記能動素子,前記受動素子及び前記接続手段を覆う弾性率が10,000Pa以上の樹脂で形成される封止体とを有し、
前記モジュール基板の上面においては、前記モジュール基板の上面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の上面に選択的に形成されるソルダーレジスト膜とを有し、前記能動素子の電極は前記ソルダーレジスト膜の開口部に露出する前記メッキ膜上に半田を介して接続され、
前記モジュール基板の下面においては、前記モジュール基板の下面に選択的に設けられる導体層と、前記導体層上に形成されるメッキ膜と、前記メッキ膜を選択的に露出するように前記モジュール基板の下面に選択的に形成される絶縁膜とを有し、前記露出したメッキ膜の部分が外部電極端子を形成することを特徴とする半導体装置。 - 前記モジュール基板は低温焼成基板からなるセラミック基板であることを特徴とする請求項1に記載の半導体装置。
- 前記モジュール基板の上面及び下面の前記導体層の表面に形成する前記メッキ膜は、下層のNiメッキ膜と、このNiメッキ膜上に形成されるAuメッキ膜とからなり、
前記封止体はエポキシ樹脂であることを特徴とする請求項1に記載の半導体装置。 - 下面に外部電極端子を有する半導体装置と、
前記半導体装置の前記外部電極端子に対応するランドを有する実装基板とを有し、
前記半導体装置の前記外部電極端子は導電性の接着材又は半田によって前記ランドに電気的に接続されてなる電子装置であって、
前記半導体装置は請求項1の半導体装置であることを特徴とする電子装置。 - 前記半導体装置は高周波増幅回路装置を含む高周波モジュールであり、前記電子装置は携帯電話機であることを特徴とする請求項4に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001631A JP2005197422A (ja) | 2004-01-07 | 2004-01-07 | 半導体装置及び電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004001631A JP2005197422A (ja) | 2004-01-07 | 2004-01-07 | 半導体装置及び電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005197422A true JP2005197422A (ja) | 2005-07-21 |
Family
ID=34817090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004001631A Pending JP2005197422A (ja) | 2004-01-07 | 2004-01-07 | 半導体装置及び電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005197422A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8023277B2 (en) | 2006-03-02 | 2011-09-20 | Panasonic Corporation | Electronic component integrated module |
JP2011216916A (ja) * | 2011-08-01 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2013026234A (ja) * | 2011-07-14 | 2013-02-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2014116383A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 電子部品 |
US10999927B2 (en) | 2016-11-11 | 2021-05-04 | Murata Manufacturing Co., Ltd. | Ceramic substrate and method for manufacturing ceramic substrate |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244376A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 半導体装置 |
WO2003021664A1 (fr) * | 2001-08-31 | 2003-03-13 | Hitachi, Ltd. | Dispositif semiconducteur, corps structurel et dispositif electronique |
JP2003110083A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
2004
- 2004-01-07 JP JP2004001631A patent/JP2005197422A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244376A (ja) * | 2000-02-28 | 2001-09-07 | Hitachi Ltd | 半導体装置 |
WO2003021664A1 (fr) * | 2001-08-31 | 2003-03-13 | Hitachi, Ltd. | Dispositif semiconducteur, corps structurel et dispositif electronique |
JP2003110083A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8023277B2 (en) | 2006-03-02 | 2011-09-20 | Panasonic Corporation | Electronic component integrated module |
JP2013026234A (ja) * | 2011-07-14 | 2013-02-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2011216916A (ja) * | 2011-08-01 | 2011-10-27 | Fujitsu Semiconductor Ltd | 半導体装置 |
JP2014116383A (ja) * | 2012-12-07 | 2014-06-26 | Murata Mfg Co Ltd | 電子部品 |
US10999927B2 (en) | 2016-11-11 | 2021-05-04 | Murata Manufacturing Co., Ltd. | Ceramic substrate and method for manufacturing ceramic substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100231276B1 (ko) | 반도체패키지의 구조 및 제조방법 | |
JP4524454B2 (ja) | 電子装置およびその製造方法 | |
US8841759B2 (en) | Semiconductor package and manufacturing method thereof | |
WO2001026147A1 (fr) | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
CN109244045B (zh) | 一种厚膜基板小型化金属管壳封装结构 | |
JP6791719B2 (ja) | 電子部品搭載用基板、電子装置および電子モジュール | |
JP6140834B2 (ja) | 配線基板および電子装置 | |
JP4907178B2 (ja) | 半導体装置およびそれを備えた電子機器 | |
US6437436B2 (en) | Integrated circuit chip package with test points | |
JP3660663B2 (ja) | チップパッケージの製造方法 | |
CN109075133B (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
JP2007234663A (ja) | 配線基板及びそれを用いた電子装置 | |
JP2005197422A (ja) | 半導体装置及び電子装置 | |
US7193862B2 (en) | Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device | |
JP2006270082A (ja) | 配線基板及びそれを用いた電子装置 | |
WO2021033418A1 (ja) | 高周波モジュール | |
JP6166194B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP4055687B2 (ja) | 半導体装置及び電子装置 | |
WO2005101493A2 (en) | Improved bonding arrangement and method for ltcc circuitry | |
JP4349881B2 (ja) | 半導体素子収納用パッケージおよびこれを用いた半導体装置 | |
JP3466398B2 (ja) | 配線基板とその製造方法 | |
JP6224473B2 (ja) | 配線基板、電子装置および電子モジュール | |
JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
US8304895B2 (en) | Semiconductor package and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |