JP4055687B2 - 半導体装置及び電子装置 - Google Patents

半導体装置及び電子装置 Download PDF

Info

Publication number
JP4055687B2
JP4055687B2 JP2003333756A JP2003333756A JP4055687B2 JP 4055687 B2 JP4055687 B2 JP 4055687B2 JP 2003333756 A JP2003333756 A JP 2003333756A JP 2003333756 A JP2003333756 A JP 2003333756A JP 4055687 B2 JP4055687 B2 JP 4055687B2
Authority
JP
Japan
Prior art keywords
external electrode
electrode terminal
substrate
semiconductor device
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003333756A
Other languages
English (en)
Other versions
JP2005101321A (ja
Inventor
生朗 赤澤
直樹 黒田
博之 伊藤
健児 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2003333756A priority Critical patent/JP4055687B2/ja
Publication of JP2005101321A publication Critical patent/JP2005101321A/ja
Application granted granted Critical
Publication of JP4055687B2 publication Critical patent/JP4055687B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)

Description

本発明は混成集積回路装置(ハイブリッドIC)等の半導体装置及びその半導体装置を組み込んだ電子装置に係わり、例えば、携帯電話機に適用して有効な技術に関する。
携帯電話機の実装基板に搭載する半導体装置として、送信部に用いる高周波電力増幅装置等の半導体装置が知られている。この半導体装置は、例えば、基板(モジュール基板)の上面に、トランジスタ等の能動部品(能動素子)や、抵抗,コンデンサ等の受動部品(受動素子)を搭載した構造になっている。モジュール基板はセラミックからなる低温焼成基板(低温焼成多層配線基板)で形成されている。また、モジュール基板の裏面には複数の電極端子(外部電極端子)が設けられている(例えば、特許文献1参照)。
特開平9−116091号公報
携帯電話機(携帯端末)は、小型軽量であり携帯性に優れているが、不注意で落とすことも多い。そして、この落下時の衝撃によって故障してしまうことも多い。そこで、携帯電話機及びこの携帯電話機に組み込む部品に対して耐衝撃性が高いものが求められている。
耐衝撃性を確認するため、例えば、1.8mの高さから携帯電話機を姿勢を変えて数十回、鉄板上やコンクリートブロック上に落下させる落下試験が行われている。
本発明者においては、携帯電話機に組み込む半導体装置の耐衝撃性の向上を図るべく部品の見直しを行った。この結果、焼成温度が800〜900℃程度の低温焼成基板(低温焼成セラミック基板)を基板(モジュール基板)として使用した半導体装置においては、落下時の衝撃で、携帯電話機の実装基板に固定(搭載)した半導体装置のモジュール基板にクラックが発生し、断線不良が発生することがあることを確認した。
フィルター高周波回路を含む半導体装置では、基板にフィルター配線を焼成にて形成する。この場合、フィルター配線形成のために、銅(Cu)や銀(Ag)等のインピーダンスの低い材料が使用される。しかし、CuやAgはその融点が低いため、低温焼成によって基板を製造する必要がある。
図11は携帯電話機の実装基板80の上面に実装した低温焼成基板を用いた半導体装置(高周波電力増幅装置)81を示すものである。また、同図は落下試験によって発生したクラック82を示すものである。図12はクラック82が入った半導体装置81のみを示す図である。
半導体装置81は、図12に示すように、低温焼成基板(低温焼成セラミック基板)からなる基板(モジュール基板)85と、このモジュール基板85の主面側を被う封止体、例えば、金属製のキャップ86とからなっている。クラック82はモジュール基板85の端部の外部電極端子87部分に発生しやすいことが判明した。
半導体装置81は、図12に示すように、例えば、基板(モジュール基板)85と、このモジュール基板85の主面側を被う金属製のキャップ86とからなっている。基板85は低温焼成基板で形成されている。クラック82はモジュール基板85の端部の外部電極端子87部分に発生しやすいことが判明した。なお、半導体装置81としては、キャップの代わりに樹脂で形成した封止体で基板表面を被う構造もある。この場合でも、クラックは同様の位置に発生する。
図13はモジュール基板85の端部における外部電極端子87と、実装基板80との接続状態(実装状態)を示す拡大断面図である。モジュール基板85の下面(実装される面側)には導体層によって外部電極端子87が形成されている。外部電極端子87は、例えば、矩形状に形成され、モジュール基板85の裏面に複数配置されている。この外部電極端子87の周囲は絶縁性の保護膜88で被われている。保護膜88は、例えば、アルミナコート膜である。保護膜88に被われない外部電極端子87の表面にはメッキ膜89が設けられている。メッキ膜、例えば、第1メッキ膜89aと、この第1メッキ膜89a上に形成される第2メッキ膜89bが設けられている。外部電極端子87は、銀(Ag)に白金(Pt)を含むペーストを印刷し、かつ焼成することによって形成される。また、第1メッキ膜89aはニッケル(Ni)メッキ膜、第2メッキ膜89bは金(Au)メッキ膜である。
実装基板80の上面には前記外部電極端子87に対応してランド91が設けられている。対面する外部電極端子87とランド91は接着材92によって電気的に接続されている。接着材92は、例えば、PbSn半田が使用される。
落下時の衝撃によって、実装基板80とこの実装基板80に搭載された半導体装置81との間には剪断力が作用し、外部電極端子87とランド91を接続する接着材92の部分に剪断応力が作用する。この結果、図13に示すように、外部電極端子87の表面を被う第1メッキ膜89a及び第2メッキ膜89bの内側の端部分からモジュール基板85の端に掛けてクラック82が発生する。このクラック82の発生により外部電極端子87が損傷し、断線不良が発生してしまう。
本発明の目的は、耐衝撃性の高い半導体装置を提供することにある。
本発明の他の目的は、耐衝撃性の高い電子装置を提供することにある。
本発明の他の目的は、耐衝撃性の高い携帯電話機を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体装置は、
第1の面(上面)に素子搭載部や導体層を有し、第1の面と反対の面である第2の面(下面)に外部電極端子を有する低温焼成セラミックからなる基板(低温焼成基板)と、
前記基板の上面に搭載される回路素子(能動素子や受動素子)と、
前記回路素子の電極と、前記基板に設けた導体層を電気的に接続する接続手段とを有し、
前記外部電極端子はその周縁部分を絶縁性の保護膜で被われ、かつ前記保護膜で被われない表面はメッキ膜で被われ、
前記外部電極端子の周縁部分の厚さは、前記周縁部分の内側部分の厚さよりも厚くなっていることを特徴とする。
前記外部電極端子の周縁部分は16〜25μmの厚さで、かつその厚い部分の幅は50〜80μmであり、前記周縁部分の内側の薄い部分の厚さは5〜16μmである。また、前記外部電極端子はAg−Ptからなり、前記外部電極端子を被うメッキ膜は、下層のNiメッキ膜と、このNiメッキ膜上に形成されるAuメッキ膜とからなっている。
このような半導体装置は、実装基板に搭載される。実装基板の上面には、半導体装置の外部電極端子に対応するランドが設けられ、半導体装置の外部電極端子とランドは導電性の接着材によって電気的に接続されている。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)半導体装置の外部電極端子は、クラックが発生し易い周縁部分が厚く形成されて機械的強度が高くなっている。この結果、実装基板に半導体装置を搭載した電子装置の落下試験を行った場合、落下時の衝撃で外部電極端子部分にクラックが入り難くなり、電子装置の耐衝撃性が高くなり、実装の信頼性が高くなる。従って、携帯電話機の実装基板に本発明による耐衝撃性の高い半導体装置を組み込めば、携帯電話機等の耐衝撃性も高いものとなる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例1は、携帯電話機(電子装置)に組み込む半導体装置(混成集積回路装置)に本発明を適用した例について説明する。図1乃至図6は本発明の実施例1である半導体装置に係わる図であり、図7及び図8は図11に示す携帯電話機の落下試験によるデータを示す表及びグラフである。
本実施例1の半導体装置(混成集積回路装置)1は、外観的には、図2に示すように、四角形状の低温焼成積層基板からなる基板(モジュール基板)2と、このモジュール基板2の上面を被う絶縁性の樹脂(レジン)からなる封止体3とからなっている。レジンとしては、例えば、シリコンレジンが使用されている。封止体3は、トランスファモールディング法によって形成され、モジュール基板2の上面全域に同じ厚さに設けられている。なお、封止体3の代わりに金属製のキャップでモジュール基板2の表面を被う構造でもよい。
また、封止体3の裏面には、図3に示すように、外部電極端子4が複数設けられている。図4は半導体装置1の裏面を示す図であり、大小の四角形部分が外部電極端子4である。外部電極端子4の縁は封止体3の裏面に設けた絶縁膜5によって被われている。そして、絶縁膜5に被われない部分が接続に寄与する実質的な外部電極端子部分となる。図4において、点線枠で囲まれた領域の外部電極端子4はグランド電極である。絶縁膜5は、例えば、アルミナコート膜である。
半導体装置1の厚さは1.6mm程度である。例えば、モジュール基板2の厚さは0.65mm程度であり、封止体3を含めた厚さは1.6mm程度である。
モジュール基板2は低温焼成基板(低温焼成アルミナセラミック基板)であり、図3に示すように積層構造の基板である。モジュール基板2の上面,中層及び下面にそれぞれ導体層7a,7b,7cが設けられている。また、モジュール基板2の各積層を貫いて導体層7a,7b,7cのいずれかの層を電気的に接続する導体7dが設けられている。さらに、モジュール基板2の上面には所定箇所に窪み8が設けられている。これら窪み8の底にも素子搭載用の導体層7eが設けられている。そして、この導体層7e上には図示しない接着材を介して半導体チップ9(能動部品:能動素子)が固定(搭載)されている。半導体チップ9の上面の電極とモジュール基板2の上面の所定の導体層7aは導電性のワイヤ10で電気的に接続されている。また、モジュール基板2の上面には一対の導体層7aが設けられ、これら一対の導体層7aにはチップ型電子部品11の電極部分が半田等の接着材12を介して電気的に接続されている。チップ型電子部品11は、チップ抵抗,チップコンデンサ,チップインダクタ等の受動部品(受動素子)である。即ち、モジュール基板2の上面には能動素子や受動素子等の回路素子が搭載されている。
一方、モジュール基板2の下面には選択的に絶縁膜5が設けられている。この絶縁膜5は部分的に各導体層7cを被う。モジュール基板2の縁に沿って、電源端子,信号端子等を形成する外部電極端子が、途中途切れるが一列に配列されている。これらの外部電極端子は、図1及び図5に示すように、四角形状の1個の導体層7cで形成されている。四角形状の1個の導体層7cはその縁を絶縁膜5で被われている。
また、モジュール基板2の内側から部分的には縁にまで、これも外部電極端子となるグランド電極4fが複数設けられている。このグランド電極4fはモジュール基板2の下面に広い面積に亘って形成した導体層7cを絶縁膜5によって小分けに露出させてグランド電極4fとしたものである(図3、図4参照)。また、絶縁膜5から露出する外部電極端子4の表面にはメッキ膜15が形成されている。
図1はモジュール基板2の端の単一構造の外部電極端子4(導体層7c)部分の模式的拡大断面図である。この部分が落下試験においてクラックが入りやすい部分である。この単一構造の四角形状の外部電極端子4は、グランド電極とは異なり、前述の電源端子,信号端子等となり、クラックの発生を抑止したい外部電極端子である。
本実施例では、単一構造の外部電極端子4は、図1に示すような構造になっている。即ち、外部電極端子4(導体層7c)は、特に限定はされないが、図1及び図5に示す一辺がaなる正方形になっている。なお、図1では導体層7cに接続される導体7dは省略してある。また、図5では点々を施した領域が絶縁膜5が設けられる領域である。
外部電極端子4の表面に設けられるメッキ膜15は、下層の第1メッキ膜15aと、この第1メッキ膜15a上に形成される第2メッキ膜15bとからなっている。例えば、導体層7cは、AgにPtを含むペーストを印刷し、かつ焼成して形成したものである。第1メッキ膜15aはAuであり、第2メッキ膜15bはNiである。この構造はグランド電極4fも同様である。
本実施例では、外部電極端子4の厚さは周縁が厚く(厚肉部21)、内側は薄く(薄肉部22)なっている。即ち、厚肉部21は、四角形状の外部電極端子4(導体層7c)の縁に沿って所定の幅を有して全周に亘って設けられている。図5では、外部電極端子4部分は三重の四角形で示してあるが、最も小さい四角形が薄肉部22と厚肉部21との境界線部分を示し、最外周の四角形が厚肉部21の外周縁を示し、中間の四角形が絶縁膜5の開口部分を示すものである。図1及び図5におけるbは厚肉部21の幅であり、cは厚肉部21を被う絶縁膜5の長さである。
外部電極端子4を形成する導体層7cはモジュール基板2の形成時、スクリーン印刷によって形成する。この印刷の際、縁を厚く形成する。例えば、薄肉部22の厚さは5〜16μmである。また、厚肉部21の厚さは16〜25μmであり、その幅は50〜150μmである。
ここで、厚肉部21を16〜25μmにする理由について説明する。図7及び図8は本発明に先立って行った落下試験結果による表とグラフである。落下試験には図11に示すように、携帯電話機用の実装基板80に半導体装置81を搭載した電子装置(携帯電話機)を使用した。
この落下実験では、外部電極端子の導体の厚さ、即ち、導体層7cの厚さを、8μm,11μm,14μm,16μm,18μm,23μm,25μmと変えて行い、その際のクラックの発生数を測定した。落下実験では、各厚さとも製品60個を使用してクラック発生の有無を測定した。8μmの場合は13個の製品にクラックが発生し、11μmの場合は4個の製品にクラックが発生し、14μmの場合は1個の製品にクラックが発生し、16μmよりも厚い製品では全くクラックが発生しなかった。
従って、厚肉部21の厚さの下限を16μmとした。上限は製造上の観点で決定した。例えば、厚すぎると材料の無駄になり、コスト高となる。印刷技術上からは厚すぎるとペーストのスクリーン通過において版抜け性が悪くなり均一な膜形成が困難で、導体間隔の維持が困難になるなど、パターン精度が悪くなる。そこで、例えば、上限を25μmとした。薄肉部22は5μm〜16μmとした。これは、同一のスクリーンメッシュ条件での印刷においてパターン内側部分の肉厚をパターン周縁部分より極端に薄くすると導体とセラミックとの熱膨張係数差による焼成後の歪みが発生する可能性があるため、パターン周縁部分とパターン内側部分との間の肉厚差に限界を設けて焼成後の歪みを抑制する理由による。また、厚肉部21がその外周縁から絶縁膜5によってcの長さにわたって被われるとした場合、厚肉部21の幅はbとなる。クラックの発生を抑えるため、cは30〜70μm、厚肉部21の幅であるbは50〜150μmであり、絶縁膜5に被われる厚肉部21の縁から厚肉部21の内側の縁までの距離(b−c)は少なくとも10〜30μm程度必要であることが、実験的にも判明した。そこで、本実施例では外部電極端子4を周縁部分が厚肉部21となる構造とした。
図6は外部電極端子4を部分的に厚くした半導体装置1の実装構造(電子装置)を示す。即ち、基板構造からなる実装基板40の上面には、半導体装置1の外部電極端子4に対応して導体からなるランド41が設けられている。ランド41の表面には図示しないがメッキ膜が設けられている。半導体装置1は、外部電極端子4が接着剤45を介してランド41に機械的にかつ電気的に接続される。接着剤45は、例えばPbSnからなる半田である。実装基板40は、例えば、携帯電話機の実装基板である。
このような製品において、落下試験を行った場合、低温焼成基板へのクラックの発生は抑止できることも実験で確認済である。
ここで、本実施例の半導体装置1について説明する。本実施例1の半導体装置1は、具体的には高周波電力増幅装置やデュプレクサー等を含む混成集積回路装置1である。そこで、本実施例による半導体装置1(高周波電力増幅装置)を組み込んだ携帯電話機(無線通信機)について説明する。図9はデュアルバンド無線通信機の一部を示すブロック図である。このブロック図は、無線通信システムにおけるGSM方式用の増幅系と、DCS方式用の増幅系を有する高周波電力増幅装置と、これら二つの通信システムが利用できるデュアルバンド方式の携帯電話機の一部を示すブロック図である。
図9のブロック図は、高周波信号処理IC(RFlinear)50からアンテナ59までの部分を示すものである。同図に示すように、高周波信号処理IC50からのGSM用の信号はGSM用の増幅器(PA)51に送られ、増幅器51の出力はカプラー52によって検出され、この検出信号は自動出力制御回路(APC回路)53にフィードバックされる。APC回路53は上記検出信号を基に動作して増幅器51を制御する。また、同様に高周波信号処理IC50からのDCS用の信号はDCS用の増幅器(PA)54に送られ、増幅器54の出力はカプラー55によって検出され、この検出信号は自動出力制御回路(APC回路)53にフィードバックされる。APC回路53は上記検出信号を基に動作して増幅器54を制御する。
GSM用の増幅器51の出力は、出力端子Pout1からフィルター56に送られ、GSM用の送信受信切替スイッチ57を通ってデュプレクサー58に入力される。デュプレクサー58の出力端子にはアンテナ59が接続されている。同様にDCS用の増幅器54の出力は、出力端子Pout2からフィルター65に送られ,DCS用の送信受信切替スイッチ66を通ってデュプレクサー58に入力される。
送信受信切替スイッチ57,66は、制御端子Cont1,Cont2から制御信号を受けて切り替わり、アンテナ59で受信した受信信号を受信端子RX1,RX2に送り出す。これら信号はフィルター60,67及び低雑音アンプ(LNA)61,68を通して高周波信号処理IC50に送られる。この無線通信機によってGSM通信及びDCS通信が可能になる。
本実施例の半導体装置1は、図9に示すように、増幅器(PA)51,54、カプラー52,55、フィルター56,65、送信受信切替スイッチ57,66、デュプレクサー58を一体とした構造になっている。
本実施例1によれば、以下の効果を有する。
(1)半導体装置1の外部電極端子4は、クラックが発生し易い外部電極端子4の周縁部分が厚く形成されて機械的強度が高くなっている。この結果、実装基板40に半導体装置1を搭載した電子装置の落下試験を行った場合、落下時の衝撃で外部電極端子部分にクラックが入り難くなり、電子装置の耐衝撃性が高くなり、実装の信頼性が高くなる。従って、携帯電話機の実装基板40に本発明による耐衝撃性の高い半導体装置1を組み込めば、携帯電話機等の耐衝撃性も高いものとなる。
図10は本発明の実施例2である半導体装置1の一部の模式的拡大断面図である。本実施例2は、実施例1の半導体装置1において、単一構成の外部電極端子4全体を厚くした構造になっている。図10は図1に対応する図面であり、落下試験においてクラックが発生し易い半導体装置1の端の部分を示すものである。実施例1で説明したように、外部電極端子4(導体層7c)を16μmよりも厚くすると、落下試験においてクラックが発生し難くなる。そこで、本実施例2では1辺がaとなる正方形からなる外部電極端子4全体の厚さを16〜25μmと厚くしてある。長さcは絶縁膜5による外部電極端子4の端の部分の被覆長さである。a及びcも実施例1と同様な寸法になる。
本実施例2においても、半導体装置1の外部電極端子4は、全体が厚く形成されていることから、クラックが発生し易い箇所でも機械的強度が高くなっている。この結果、実装基板に半導体装置1を搭載した電子装置の落下試験を行った場合、落下時の衝撃で外部電極端子部分にクラックが入り難くなり、電子装置の耐衝撃性が高くなり、実装の信頼性が高くなる。従って、携帯電話機の実装基板に本発明による耐衝撃性の高い半導体装置1を組み込めば、携帯電話機等の耐衝撃性も高いものとなる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明の実施例1である混成集積回路装置の一部の模式的拡大断面図である。 前記混成集積回路装置の外観を示す模式的斜視図である。 前記混成集積回路装置の概要を示す模式的断面図である。 前記混成集積回路装置の外部電極端子の配列を示す模式的底面図である。 前記外部電極端子の形状を示す模式図である。 前記混成集積回路装置の実装状態を示す模式的断面図である。 本発明に先立って検討した混成集積回路装置の実験結果であり、外部電極端子の導体の厚さの違いとクラックの発生数を示す表である。 前記検討した混成集積回路装置において外部電極端子部分の導体の厚さの違いとクラックの発生数との相関を示すグラフである。 本実施例1の混成集積回路装置を含む携帯電話機の回路構成を示す一部のブロック図である。 本発明の実施例2である混成集積回路装置の一部の模式的拡大断面図である。 本発明に先立って検討した実装状態の混成集積回路装置における落下試験で発生したクラックを示す模式図である。 前記クラックが入った混成集積回路装置を示す斜視図である。 前記クラックが入った混成集積回路装置の一部を示す模式的拡大断面図である。
符号の説明
1…半導体装置(混成集積回路装置)、2…基板(モジュール基板)、3…封止体、4…外部電極端子、4f…グランド電極、5…絶縁膜、7a,7b,7c,7e…導体層、7d…導体、8…窪み、9…半導体チップ、10…ワイヤ、11…チップ型電子部品、12…接着材、15…メッキ膜、40…実装基板、41…ランド、45…接着剤、50…高周波信号処理IC、51,54…増幅器(PA)、52,55…カプラー、53…自動出力制御回路(APC回路)、56,60,65,67…フィルター、57,66…送信受信切替スイッチ、58…デュプレクサー、59…アンテナ、61,68…低雑音アンプ(LNA)、80…実装基板、81…半導体装置(高周波電力増幅装置)、82…クラック、85…基板(モジュール基板)、86…キャップ、87…外部電極端子、88…保護膜、89…メッキ膜、91…ランド、92…接着材

Claims (4)

  1. 第1の面に素子搭載部および導体層の少なくとも1つを有し、前記第1の面と反対の面である第2の面に外部電極端子を有するセラミックからなる基板と、
    前記基板の前記第1の面に搭載された回路素子と、
    前記回路素子の電極と、前記基板に設けた導体層とを電気的に接続する接続手段とを具備して成り、
    前記外部電極端子はその周縁部分を全周に亘って絶縁性の保護膜で被って前記基板の内部に埋め
    前記外部電極端子の前記保護膜で被われた部分を含む周縁部分は、前記基板の表面に現れる前記外部電極端子の平面中央部分の厚さよりも厚くなっていることを特徴とする半導体装置。
  2. 前記外部電極端子の周縁部分は16〜25μmの厚さで、かつその厚い部分の幅は50〜80μmであり、
    前記外部電極端子の平面中央部分の厚さは5〜16μmであることを特徴とする請求項1に記載の半導体装置。
  3. 前記基板は低温焼成基板であり、
    前記外部電極端子はAg−Ptを含む層であり、
    前記外部電極端子の表面にはメッキ膜が形成され、
    前記メッキ膜は、下層のNiメッキ膜と、このNiメッキ膜上に形成されるAuメッキ膜とを含んで成ることを特徴とする請求項1に記載の半導体装置。
  4. 請求項1乃至3のいずれか1項に記載の半導体装置と、
    前記半導体装置の前記外部電極端子に対応するランドを有する実装基板とを具備して成り、
    前記半導体装置の前記外部電極端子は導電性の接着材によって前記ランドに電気的に接続されてなることを特徴とする電子装置。
JP2003333756A 2003-09-25 2003-09-25 半導体装置及び電子装置 Expired - Lifetime JP4055687B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003333756A JP4055687B2 (ja) 2003-09-25 2003-09-25 半導体装置及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003333756A JP4055687B2 (ja) 2003-09-25 2003-09-25 半導体装置及び電子装置

Publications (2)

Publication Number Publication Date
JP2005101321A JP2005101321A (ja) 2005-04-14
JP4055687B2 true JP4055687B2 (ja) 2008-03-05

Family

ID=34461668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003333756A Expired - Lifetime JP4055687B2 (ja) 2003-09-25 2003-09-25 半導体装置及び電子装置

Country Status (1)

Country Link
JP (1) JP4055687B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5036257B2 (ja) * 2006-09-13 2012-09-26 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP2005101321A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
US6252778B1 (en) Complex electronic component
US6456172B1 (en) Multilayered ceramic RF device
JP4524454B2 (ja) 電子装置およびその製造方法
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US8841759B2 (en) Semiconductor package and manufacturing method thereof
JPWO2002063688A1 (ja) 混成集積回路装置及びその製造方法並びに電子装置
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
US9844138B2 (en) Multilayer wiring board
JP2009158511A (ja) 入出力端子及び半導体素子収納用パッケージ
US7193862B2 (en) Ceramic laminated device, communication equipment and method of manufacturing ceramic laminated device
JP4055687B2 (ja) 半導体装置及び電子装置
US10171063B2 (en) Filter module
KR101633643B1 (ko) 필터 모듈
JP2004297455A (ja) 高周波モジュール
JP4624117B2 (ja) 弾性表面波素子の実装構造、高周波モジュール並びに通信機器
JP2005197422A (ja) 半導体装置及び電子装置
JPH05235688A (ja) 弾性表面波装置及びこれを用いた移動無線端末
JP2003086755A (ja) ハイブリッドモジュール
WO2005101493A2 (en) Improved bonding arrangement and method for ltcc circuitry
KR100550917B1 (ko) Pcb 기판을 이용한 saw 듀플렉서
JP5280995B2 (ja) 電子装置の製造方法
KR100635163B1 (ko) 케이스를 구비한 프론트 엔드 모듈 및 이를 제조하기 위한방법
JP2015177330A (ja) 方向性結合器および高周波モジュール
TWM636400U (zh) 通訊前端電路設備
KR20060020499A (ko) 칩스케일 패키지 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071203

R150 Certificate of patent or registration of utility model

Ref document number: 4055687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

EXPY Cancellation because of completion of term