JP4907178B2 - 半導体装置およびそれを備えた電子機器 - Google Patents

半導体装置およびそれを備えた電子機器 Download PDF

Info

Publication number
JP4907178B2
JP4907178B2 JP2006018003A JP2006018003A JP4907178B2 JP 4907178 B2 JP4907178 B2 JP 4907178B2 JP 2006018003 A JP2006018003 A JP 2006018003A JP 2006018003 A JP2006018003 A JP 2006018003A JP 4907178 B2 JP4907178 B2 JP 4907178B2
Authority
JP
Japan
Prior art keywords
semiconductor device
external terminal
solder
mounting
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006018003A
Other languages
English (en)
Other versions
JP2007201175A (ja
Inventor
則之 吉川
登 竹内
健一 伊東
敏行 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006018003A priority Critical patent/JP4907178B2/ja
Priority to CNA2006101416448A priority patent/CN101009270A/zh
Priority to US11/584,518 priority patent/US7719119B2/en
Publication of JP2007201175A publication Critical patent/JP2007201175A/ja
Application granted granted Critical
Publication of JP4907178B2 publication Critical patent/JP4907178B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、高周波回路を搭載した半導体装置、および、この半導体装置をハンダ接続した高周波実装回路基板を備えた電子機器に関する。
近年、情報通信分野や情報処理分野の電子機器は、ますます高速化・小型化が求められている。これらの機器の代表的なものとして、携帯電話機器が挙げられる。携帯電話機器のように高周波実装回路基板を実装した機器を高速化・小型化するためには、高周波実装回路基板および高周波回路を搭載した半導体装置を高速化・小型化することはもちろんであるが、パッケージ等の実装の構造についても工夫が必要である。その中でも、実装回路基板とハンダ付けをするパッケージの電極構造や半導体素子のパッケージへの実装構造が重要である。
図７に従来の実装の構造として、実装回路基板１と半導体装置１０との実装の概略構造について示す。この半導体装置１０は、半導体素子３５、パッケージ上部となるモールド樹脂部２８およびパッケージ下部１１の各部分から構成されている。なお、パッケージ下部１１は、基板５と、その第１の表面３７（図の上面）および第２の表面３８（図の下面）の上にそれぞれ形成された金属パターン６，１５と、表面に別の表層金属めっき層８，１７を形成した上部電極１３および外部端子１４とを備えている。また、パッケージ下部１１の半導体装置用基板５の第１の表面の側の表層金属めっき層８の上には、接着剤９で固定した半導体素子３５が配置されて上部電極１３との間を導電性ワイヤ１２で電気的に接続している。
一方、パッケージ下部１１の半導体装置用基板５の第２の表面３８の側は、外部端子１４と実装回路基板１の実装用ランド３とがハンダ接続部１９により電気的に接続される。なお、図７の実装回路基板１において、半導体装置１０と接続する実装用ランド３の部分以外の配線パターン２はソルダーレジスト４で覆われて絶縁されている。また、パッケージ下部１１の第２の表面３８の側の外部端子１４部分以外の金属パターン１５の表面もソルダーレジスト１８で覆われている。
ここで、めっき層８，１７は、例えば、Ｎｉ／Ａｕで形成されている。表面をＮｉ／Ａｕのめっきとしているのは、ワイヤボンディングやハンダ付けの接続性を良好にするためである。
上記のような構造の半導体装置１０を実装回路基板１に接続するときに、図７に示すようにパッケージ下部１１の外部端子１４の隣のソルダーレジスト１８の基板５第２の表面３８からの高さ２０が外部端子１４の表面の基板５第２の表面３８からの高さ２１より高くなる。これは表層金属めっき層１７であるＮｉ／Ａｕ層（Ｎｉ３〜６μｍ、Ａｕ０．１〜０．３μｍ）がソルダーレジスト１８の厚みよりも充分薄いためである。
このような高さの関係上、外部端子１４と実装用ランド３とが離れるのでハンダ接続部１９の体積が大きくなる。ハンダの量が少ない場合は、この大きな体積に十分なハンダが満たされないこととなり、ハンダ接続部１９でハンダかすれが生じて実装不具合となる場合もある。また、ハンダの量が多い場合は、ソルダーレジスト４とソルダーレジスト１８との間にハンダはみ出し部２３が生じたり飛散したり、外部端子１４間がショート（ブリッジ）したりする。また、実装回路基板１上の配線パターン２からボール状にハンダはみ出し部２４が生じることもある。
図７の実装回路基板１の実装用ランド３や外部端子１４から、食み出すハンダはみ出し部２３、２４は、食み出し部分が大きくなると実装回路基板１上の異なる実装用ランド３の間や外部端子１４の間でショートして、半導体装置１０や実装回路基板１の正常な動作が妨げられる。また、食み出し部分が少ない場合でも、１００ＭＨｚ以下の低周波領域や直流動作では問題がなくても、５００ＭＨｚを超えるような高周波領域では電気信号の損失が増大する、または、クロストークにより電気信号に混入するノイズレベルが高くなって、電気信号が正確に読み取れなくなる等の高周波特性を損なうという問題が生じる。
ところで、図７に示すように半導体装置用基板５の第１の表面３７および第２の表面３８の主要な部分が、一様な厚さの金属めっき層で形成されていると、ハンダ実装の時の温度上昇による応力が、かかり易い。また、半導体素子が金属めっき層などに接着剤などで固定されていると、ハンダ実装の時の温度上昇による応力により、半導体素子を覆うモールド樹脂と金属めっき層との界面で剥離が生じることがある。この剥離等が生じると、経時変化により水分等が半導体素子に到達しやすくなり、結果として半導体装置１０の信頼性が著しく損なわれることとなる。
また、図８に先行特許文献１に示されている実装回路基板の電極の構造を工夫した例を示す。図８（ａ）は従来の実装回路基板５０に回路部品４６を実装した状態を模式的に示している。実装回路基板５０は、絶縁基板４１上に回路配線部４２およびランド４３からなる導電体４４が固着されており、絶縁基板４１上にはハンダの流出防止や導電体４４間の絶縁のために導電体４４を覆うように絶縁性樹脂４５が形成されている。また、ランド４３の絶縁性樹脂４５には開口部が形成されており、ランド４３は開口部から部分的に露出されて回路部品４６とハンダ接続部４７で接続される。
しかし、実装回路基板５０では、ランド４３の上面は絶縁性樹脂４５の厚さ分だけ低く窪んでいる。実装回路基板５０のランド４３に回路部品４６がハンダ実装される場合には、ハンダ接続部４７の状態の良し悪しはハンダの量に左右される。すなわち、ハンダが絶縁性樹脂４５の層厚より多量に塗布された場合は、ハンダ過多となって接続に寄与しないハンダボールの発生やハンダの流出等が起こり、隣接する導電体４４間のショートが発生することになる。逆に、ハンダが少なく塗布された場合は、ハンダ接続部４７にハンダかすれ等が生じて、回路部品４６の電極部とランド４３とが接続不良となる問題が発生する。
この課題を解決するために、図８（ｂ）に示すように回路部品４６と接続するランド４３が、絶縁性樹脂４５の厚さよりも高く突出する構成とした実装回路基板５５を用いている。この突出部４８により回路部品４６とのハンダ接続を確実にして、余ったハンダは突出部と絶縁性樹脂との間に逃がしている。このようにすると、ランド４３の突出部と回路部品４６のハンダ接続部とを接続するのに必要な量より少し多めのハンダ量を一定の範囲で設定することができ、図８（ａ）の状態に比べるとハンダ接続の状態は確かに改善される。なお、先行特許文献１で示されているのは２端子の回路部品の実装の場合であり、通常２桁以上の端子電極数を持ち、かつ高周波回路が集積された半導体素子の場合はさらに工夫が必要となる。
また、図８（ｂ）で突出部４８間や回路部品４６が実装された外側の絶縁性樹脂４５の上にハンダボールやハンダのはみ出し部分が発生する可能性がある。高周波信号が伝達される実装回路基板上で、このようなハンダボールやハンダのはみ出し部分が生じると、図７の説明でも述べたように高周波特性が損なわれることがある。
以上の説明をまとめると、先行特許文献では、これらの問題を解決するために電極の構造を工夫して、電極の高さがソルダーレジストの高さより大きくなるようにして、隣接する電極間のショートや導電体と部品の端子等との接合不良を抑制している（例えば、特許文献１参照）。また、ハンダ接合部で余ったハンダを逃がす領域を基板に形成して、ショートや接合不良の抑制を図っている（例えば、特許文献２、特許文献３参照）。
特開２００５−３２９３１号公報 実開平４−８７６７３号公報 特開平５−３２７１９６号公報
しかしながら、先行特許文献では、チップ部品等の回路部品の実装に関して、回路部品を実装する側の実装回路基板に対する改善の内容が示されているだけである。しかも、この回路部品の実装の場合は、電極端子数が２端子、または数端子にとどまるものであり、半導体装置のように、通常２桁の端子電極数を持ち、かつ半導体のベアチップが実装されたものについては開示されていない。さらに、電極端子の位置や形状が微妙に特性に影響する高周波信号を処理する半導体装置について、そのパッケージの電極構造の改善にそのまま適用できるものではない。
しかも、上記半導体装置の従来の実装の構造の説明において指摘したように、従来の電極構造では、実装回路基板１の実装用ランド３や外部端子１４からはみ出すハンダ部２３、２４が発生し、高周波信号を処理する場合に低損失化や低ノイズ化された良好な高周波特性を得るためには十分ではなかった。このような高周波特性を得るためには、上記のハンダ部２３、２４が生じない電極構造を持つ工夫が必要である。
また、半導体装置１０の半導体装置用基板５の第１の表面３７および第２の表面３８の主要な部分が、一様な厚さの金属めっき層で形成されていると、ハンダ実装の時の温度上昇による応力がかかり易い、または、ハンダ実装の時の温度上昇による応力により、半導体素子を覆う樹脂と金属めっき層との界面で剥離が生じることがある。この剥離等が生じると、経時変化により水分等が半導体素子に到達しやすくなり、結果として半導体装置１０の信頼性が著しく損なわれるという課題を生じる。
本発明は上記従来の課題を解決するものであり、ハンダ接続等の実装により高周波特性が損なわれず、高い信頼性も併せ持つ半導体装置、および、この半導体装置を実装した実装回路基板を搭載した電子機器を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、表面に金属パターンを形成した基板と、上記金属パターン上に突出した上部電極および外部端子と、上記基板を貫通して上記上部電極と上記外部端子とを接続する金属めっき層が形成された貫通電極と、上記上部電極を除いて、少なくとも上記金属パターンを覆う第１の絶縁膜を形成した第１の表面と、上記外部端子を除いて、少なくとも上記金属パターンを覆う第２の絶縁膜を形成した第２の表面とを有する配線基板の上に、上記第１の表面上に上記上部電極と接続された半導体素子を備え、上記上部電極および上記外部端子は上記金属めっき層が形成されて、上記上部電極の表面の高さが上記第１の絶縁膜の表面より高く、かつ上記外部端子の表面の高さが上記第２の絶縁膜の表面より高くなるように配置された構成からなる。
また、半導体素子は第１の絶縁膜上に配置されて、上部電極と共に樹脂で覆われる構成としてもよい。
また、この場合に、外部端子が段差を有する構成としてもよい。
これらの構成により、外部端子のハンダ接続面と、これに接続する実装回路基板とが、その間に置かれた適量のハンダでハンダかすれなしに接続され、余ったハンダは外部端子の段差部分の一部を満たすのでハンダがはみ出すことがなく、さらに高周波特性が改善される。
このときに、基板の上部と下部は、上部電極と外部端子の部分のみが金属めっき層があって厚くなり、基板の主要な部分を占める電極以外の部分は、ほぼ基板の厚さ程度に薄い。したがって、温度変化が生じた場合に、金属のめっき層から樹脂の基板に生じる応力は小さく抑えることができる。
さらに、半導体素子は接着剤を介して第１の絶縁膜上に配置されて、樹脂上にある。半導体素子は金属上ではなく樹脂上に配置され、周りを樹脂に囲まれて樹脂材料でできた基板と接続している。したがって、温度変化が生じた場合に、半導体素子は、接着している樹脂材料に取り囲まれて固定されているので、樹脂材料との間で線膨張係数の差による剥離を起こすこともなく、高い信頼性が確保できる。
また、外部端子の金属めっき層が段差を有し、第２の絶縁膜の表面の位置が、外部端子のハンダ接続主面と段差の面との二つの面の間に配置される構成としてもよい。
この構成により、外部端子のハンダ接続面と、これに接続する実装回路基板との間に置かれたハンダの量が多い場合でも、第２の絶縁膜の表面が段差の２つの面の間に配置されて流れてくるハンダを止めて段差部に効率よく満たすことができるので、ハンダがはみ出すことがなく、さらに高周波特性が改善される。
また、第１の絶縁膜で覆われた金属パターンおよび第２の絶縁膜で覆われた金属パターンの少なくとも一部がグランド端子に接続されている構成としてもよい。
この構成により、各電気信号が伝達される配線、電極および端子等に特に高周波成分の多いノイズ等が載らないようにして、さらにノイズレベルを低く維持することができる。
また、本発明の電子機器は、上記で示した半導体装置をハンダにより接続した実装回路基板を備えた構成としてもよい。
また、実装回路基板と半導体装置の外部端子とがハンダにより接続された接続部において、外部端子の段差部分がハンダで満たされている構成としてもよい。
これらの構成により、半導体装置と実装回路基板を良好な高周波特性でハンダ接続することができ、この実装回路基板を搭載することで、さらに良好な高周波特性を示す電子機器を提供することができる。
本発明の半導体装置は、実装回路基板とのハンダ接続をする外部端子とその周辺の構造を工夫することにより、低損失かつクロストークの少ない良好な高周波特性を得ることができるという大きな効果を奏する。また、この半導体装置を実装した実装回路基板を搭載した電子機器も、同様に低損失かつ低ノイズの良好な高周波特性を得ることができるという大きな効果を奏する。さらに、本発明の半導体装置を携帯電話機などの実装回路基板にハンダ付け実装する工程におけるショートなどの実装不具合が防止できる。しかも、半導体装置のパッケージの電極部分のみが厚く、基板は薄く構成でき、さらに半導体素子も樹脂材料で周りを取り囲まれている。その結果、温度変化が生じた場合でも構成材料の線膨張係数の差による応力が抑えられ、本発明の半導体装置、および、この半導体装置を実装した実装回路基板を搭載した電子機器は、ともに高い信頼性が得られる。
以下、本発明の実施の形態にかかる半導体装置について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。また、図面は、理解しやすくするためにそれぞれの構成要素を主体に模式的に示しており、形状等については正確な表示ではない。
（第１の実施の形態）
図１は、本発明の第１の実施の形態を示す図である。図１（ａ）は本実施の形態の半導体装置２２の半導体素子の実装面を表す概略構成図、（ｂ）は図１（ａ）のＡ−Ａ線で切断した断面図である。なお、図１（ａ）については、上部電極や半導体素子の配置がよくわかるようにパッケージ上部に相当するモールド樹脂部２８は除去した状態で示している。
図１（ａ）において、本実施の形態の半導体装置２２はパッケージの一部である半導体装置用基板５の上の第１の絶縁膜２６上に、２つの半導体素子３４、３５が実装された構成となっている。半導体装置用基板5の四辺の近傍には、上部電極１３がそれぞれ各辺に沿って配置されており、半導体素子３４、３５と導電性ワイヤ１２により接続されている。なお、上部電極１３は貫通電極２９により、半導体装置用基板5の下部の外部端子１４（不図示）に接続されている。また、上部電極１３の一部が、例えば、グランド端子１０６となり、半導体素子３４、３５の裏面から第１の絶縁膜２６で隔てられた金属パターン６と各グランド端子間とをグランドパターン１０７で接続している。このようにすることにより、高周波信号が伝達される各電極端子や各導電ワイヤ間での電磁界による高周波結合効果を緩和して、高周波信号の損失の減少やノイズレベルの低減を図っている。
次に半導体装置２２をＡ−Ａ線で切断した図１（ｂ）について説明する。本実施の形態の半導体装置２２は、パッケージ下部１１の一部である半導体装置用基板５の上の第１の絶縁膜２６上に、例えば、Ａｇペースト等の接着剤９で固定接着された半導体素子３５が実装された構成となっている。ここでは、この半導体素子３５はＧａＡｓ系材料で製作され、高周波回路が集積されている。この半導体素子３５は、例えば、Ａｕワイヤ等の導電性ワイヤ１２で上部電極１３に電気的に接続される。この上部電極１３は、半導体装置用基板５を貫通したビアホール３６の側面に、金属めっき層７により形成された貫通電極２９を介して外部端子１４に電気的に接続される。なお、上部電極１３は半導体装置用基板５の上部の金属パターン６の上に、例えば、Ｃｕめっき層等の金属めっき層７を形成したのち、さらに導電性ワイヤとのボンダビリティを考慮して、例えば、Ｎｉ／Ａｕめっき層等の表層金属めっき層８を形成した構造となっている。すなわち、配線基板であるパッケージ下部１１は、金属パターン６，１５の一部で配線を形成した半導体装置用基板５と、上部電極１３および外部端子１４と、貫通電極２９と、金属パターン６，１５を覆う第１の絶縁膜２６および第２の絶縁膜２７とで構成されている。
さらに半導体装置用基板５の上部は信頼性を確保するために封止樹脂であるモールド樹脂でモールドし、モールド樹脂部２８としてパッケージの上部を構成している。このように、パッケージ下部１１とパッケージ上部となるモールド樹脂部２８とが主な構成部品となり、半導体素子３５のパッケージを構成する。
このように半導体素子３５は、封止樹脂からなるモールド樹脂部２８と樹脂材料からなる第１の絶縁膜２６とで周りを囲まれて、かつ、それぞれの樹脂が樹脂製の半導体装置用基板５に接続されている。このような構造にすると、温度変化が起こったときでも半導体素子３５を取り囲むのは、ほぼ線膨張係数が等しい樹脂だけであること、さらに、樹脂同士の接合が強固に行なわれることによって半導体素子３５の周囲で剥離等が起こらない。なお、従来構造のように半導体素子３５が接着剤９を介して金属パターン６に固定されていると樹脂と金属との線膨張係数の差により、樹脂と金属との界面で剥離が生じる。
一方、半導体装置用基板５の下部には、半導体装置用基板５の第２の表面（図の下面）３８から第２の絶縁膜２７の表面までの高さ２０よりも、その表面が高く配置された外部端子１４が形成されている。外部端子１４は半導体装置用基板５の下部の金属パターン１５および、例えば、Ｃｕめっき層等の金属めっき層１６の上にＮｉ／Ａｕめっき層等の表層金属めっき層１７を積層して形成される。このときに半導体装置用基板５の下面で外部端子１４以外の金属めっき層表面はソルダーレジストである第２の絶縁膜２７で覆われて絶縁されている。
以上のように構成された半導体装置２２の一例として、携帯電話用のアンテナスイッチモジュールがある。このときの半導体装置２２の大きさは、一例として、縦３．０×横３．０×高さ０．６ｍｍであり、薄型のモジュールが実現されている。半導体素子３４、３５は、例えば、ＧａＡｓ、Ｓｉ、ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣ，ＩｎＰ，ＧａＩｎＰ，ＧａＮ，ＡｌＧａＮ等系材料を用いて高周波回路が内蔵されたＭＭＩＣを使用している。
図１（ｂ）に示すように外部端子１４は、高周波特性を良好に維持するハンダ実装を実現するために段差３１を有する凸状の形状に形成されている。この凸状の外部端子１４の表面３０の、半導体装置用基板５の第２の表面３８からの高さ２１は、本実施の形態の例では、３７．５μｍで、第２の絶縁膜２７の表面の高さ２０の２２．５μｍよりも高い構造をとる。このときの半導体装置用基板５の厚さは８０μｍである。図７で示した従来の構造の基板と異なり、Ｃｕ製の金属めっき層１６は半導体装置用基板５全体に形成されていない。したがって、図７では半導体装置用基板５の厚さは全体として金属めっき層１６を含み一様で、例えば、１５０から２００μｍである。一方、本実施の形態では、上部電極１３および外部端子１４のところの厚さは同様に１５０から２００μｍであるが、半導体素子３５が搭載された位置でのパッケージ下部１１の厚さは１２０μｍと薄い。また、金属材料の厚さも半導体素子３５の下には金属めっき層がないので薄い。したがって、温度変化が生じた場合に、半導体素子は、薄いパッケージ下部１１上にあって、接着している材料との間で線膨張係数の差による応力を受けることも少ないために、剥離を起こすこともなく、高い信頼性が確保できる。
図２に、図１に示す半導体装置２２とほぼ同様な半導体装置２５を実装回路基板１にハンダ実装したものを示す。
図２で、半導体装置２５は実装回路基板１の上の実装用ランド３と外部端子１４とにより、ハンダ接続部１９を介して実装回路基板１に実装されている。実装用ランド３と外部端子１４は、外部端子１４が凸状であるために近接している。そのためにハンダ接続部１９の領域は薄いハンダでの接合が実現されている。なお、実装用ランド３は実装回路基板１上の配線パターン２に繋がっている。
また、外部端子１４には段差３１があるために、実装用ランド３と外部端子１４との接続に使用した残りの余ったハンダは、段差３１と実装用ランド３とに挟まれた広がった領域に逃げて、その空間の一部を満たすことによりハンダ接続部１９の形状は、図２に示すように良好なフィレット形状で安定する。したがって、ハンダかすれが生じることがなく、ハンダの食み出しも、ほとんど生じない。
このことにより、１００ＭＨｚ以下の低周波領域や直流動作はもちろん、５００ＭＨｚを超えるような高周波領域においても電気信号のロスが抑制され、端子間に配したグランド電極によってクロストークが抑えられて良好な高周波特性を示して動作した。
表１に従来例と本実施の形態との高周波回路の動作特性比較（ｎ＝１０での平均値）を示す。
Figure 0004907178
表１で示すように、動作周波数１．５ＧＨｚでの損失量で１ｄＢ、クロストークで２ｄＢの改善が見られる。この結果は、良好なハンダ接続を実現したこと、グランドパターンにより高周波信号間の結合を抑えたこと、加えて上部電極１３および外部端子１４以外のところのパッケージ下部１１の厚さを薄くし、ハンダ実装のときなどの機械的応力が、半導体素子３５にかからない構造としたこと等が寄与していると考えられる。すなわち、パッケージ下部１１は、両方の面でそれぞれ突出している上部電極１３および外部端子１４の突出量もほぼ同じで、これらの電極部以外は半導体装置用基板５の両面にほぼ同じ面積の金属パターンが配置されており、ハンダ実装等の加熱工程でも応力が加わらない構造に設計している。したがって、実装回路基板１は反ることなくハンダ実装され、半導体素子３５も第１の絶縁膜２６上に接着剤で固定されているので機械的な応力がかからない構造となっている。
また、信頼性についても温度サイクル試験（−４０℃〜＋８５℃）を５００サイクル行った結果、剥離は皆無で非常に良好な結果が得られた。
以上のように高周波特性が確認された試作品の半導体装置２２、２５の外形について図４および図５に示す。
図３は、本発明の第一の実施の形態による半導体装置用基板の製造工程の概略を示すものである。
はじめにガラエポからなる基板５の両面金属パターン６，１５付き（実施形態はＣｕ箔、以下Ｃｕ箔）である基板（パッケージ下部１１となる）を準備する。この両面Ｃｕ箔基板に通常、レーザによって、裏面Ｃｕ箔にいたる非貫通穴を設ける。つまり貫通する側の反対側Ｃｕ箔のみを残す。その次に完成後に薄いＣｕ配線パターンとしたい部分にレジスト膜１８を形成する。この際は通常、フォトリソグラフィの工程を用いる。その後、先に設けた非貫通穴の側面を含め、基板の両面に１０μｍ程度以上の金属めっき７，１６（実施形態はＣｕめっき、以下Ｃｕめっき）を通常、電解めっき法をもちいて施し、表と裏のＣｕ箔が電気的に接続するようにする。このとき、先にレジスト膜１８を形成した部分以外にＣｕめっきが付着するので、Ｃｕ金属層の厚い部分と薄い部分を形成できる。さらにレジストを除去したのち通常のパターニング工程（通常フォトリソグラフィ）を行ない、薄いＣｕ箔部分で表面に露出させたくない部分にソルダーレジストである第２の絶縁膜２７を塗布する。最終的に表層金属めっき８，１７（Ｎｉ−Ａｕめっき）を露出したＣｕ金属部分に施して基板として完成させる。このようして段差つきの外部端子１４が形成できる。
図４では、半導体装置２２の上面図が図４（ａ）として、側面図が図４（ｂ）として、もう一方の側面図が図４（ｃ）としておよび下面図が図４（ｄ）として示される。この半導体装置２２の外形形状は、一例として、縦２．０ｍｍ×横２．０ｍｍ×高さ０．６ｍｍである。ここでパッケージ上部を構成するモールド樹脂部２８は、例えば、エポキシ樹脂を用いている。また、パッケージ下部１１の主要部品である半導体装置用基板５は、ガラエポの他、例えば樹脂材料のＢＴレジンを用いてもよい。外部端子１４の主要な金属めっきは、例えば、Ｃｕを使用し、電極端子の表面の金属処理は、例えば、Ａｕめっきで行っている。
同様に図５においては、半導体装置２５の上面図が図５（ａ）として、側面図が図５（ｂ）として、もう一方の側面図が図５（ｃ）としておよび下面図が図５（ｄ）として示され。この半導体装置２５の外形形状は、一例として、縦４．０ｍｍ×横４．０ｍｍ×高さ１．２ｍｍである。ここでパッケージ上部を構成するモールド樹脂部２８は、例えば、エポキシ樹脂を用いている。また、パッケージ下部１１の主要部品である半導体装置用基板５は、ガラエポの他、例えば樹脂材料のＢＴレジンとエポキシ樹脂を合わせて用いてもよい。外部端子１４の主要な金属めっきは、例えば、Ｃｕを使用し、電極端子の表面の金属処理は、例えば、無電解のＡｕめっきで行っている。
（第２の実施の形態）
図６は本発明の第２の実施の形態を示す図である。図１および図２の第１の実施の形態と異なるのは、外部端子１４の形状である。すなわち、外部端子１４の形状は、金属めっき層１６が段差になった形状をしている。この段差形状は、金属めっきの工程を２回繰り返すか、金属めっきを厚く形成した後に一部をエッチング等により除去することで実現できる。その結果、半導体装置用基板５の第２の表面３８を高さの基準とした場合、第２の絶縁膜２７の高さ２０が、外部端子１４の表面３０までの高さ２１と段差３１の高さ３２の間に位置する。以下に本実施の形態について、第１の実施の形態と異なる点について詳細に述べる。
図６は図２で示したものと同様に、外部端子１４は高周波特性を良好に維持するハンダ実装を実現するために段差３１を有する凸状の形状に形成されている。この凸状の外部端子１４の表面３０の高さ２１は、第２の絶縁膜２７の表面の高さ２０よりも高い構造をとる。また、本実施の形態では、第２の絶縁膜２７の表面の高さ２０は、凸状の外部端子１４の段差３１の高さ３２よりも高い構造をとる。この構造により、凸部の外部端子１４は、実装回路基板１とハンダ接続部１９で接続されるように実装する。図６にはその接続状態が示される。
図６で半導体装置３３は実装回路基板１の上の実装用ランド３と外部端子１４とにより、ハンダ接続部１９を介して実装回路基板１に実装されている。実装用ランド３と外部端子１４は、外部端子１４が凸状であるために近接している。そのためにハンダ接続部１９の領域はコンパクトになっている。
また、外部端子１４には段差３１があるために、実装用ランド３と外部端子１４との接続に使用した残りの余ったハンダは、段差３１と実装用ランド３とに挟まれた広がった領域に逃げて、その空間を満たす。このことにより、ハンダ接続部１９の形状は図６に示すようにフィレット状に安定する。したがって、従来例で示したようなハンダかすれが生じることがなく、ハンダの食み出しがほとんど生じない。なお、第２の絶縁膜２７の高さ２０が段差３１の高さ３２より高い構造なので、ハンダの量が相当多くなっても、ハンダ接続部１９のハンダが第２の絶縁膜２７で堰き止められて、段差３１と実装用ランド３に挟まれた領域の空間を効率よく満たすこととなる。したがって、従来例で示したようなハンダの食み出しが、ほとんど生じないことが図６より明らかである。
この外部端子１４の構造を工夫することにより、１００ＭＨｚ以下の低周波領域や直流動作はもちろん、５００ＭＨｚを超えるような高周波領域においても電気信号の損失が増大することなく、または、クロストークレベルが高くなることなく、表１で示した特性と同等な良好な高周波特性を示して動作することを確認した。
なお、高周波回路を集積した半導体素子についてはＧａＡｓ系材料を用いたが、高周波回路を集積できる材料であれば、Ｓｉ、ＳｉＧｅ，ＳｉＣ，ＳｉＧｅＣ，ＩｎＰ，ＧａＩｎＰ，ＧａＮ，ＡｌＧａＮ等の他の材料を用いてもよい。
なお、金属パターンとしては、Ｃｕ，Ａｌ，Ａｕや他の金属（合金を含む）等導電性のあるものであればよい。
なお、金属めっき材料についてもＣｕ，Ｎｉ，Ａｕ等を用いたが、他の金属（合金を含む）材料を用いてもよい。
なお、表層金属めっき材料についてもＮｉ−Ａｕ等を用いたが、他の金属（Ｎｉ−Ｐｄ、Ｎｉ−Ｐｄ−Ａｕ、や他の合金を含む）材料を用いてもよい。
なお、基板や絶縁膜に用いる樹脂材料についても、実装回路基板に使う材料として適したものであれば、他の材料で構成してもよい。
本発明は、良好な高周波特性を保持し、高い信頼性を有する半導体装置のパッケージの実装の構造を提供するので、携帯電話等の情報通信分野や情報処理分野等の半導体装置、および、この半導体装置を実装した実装回路基板を搭載した電子機器等に有用である。
本発明の第１の実施の形態における半導体装置を示す概略構成図で、（ａ）は半導体素子の実装面を見た概略構成図、（ｂ）はＡ−Ａ線で切断した断面図である 本発明の第１の実施の形態における半導体装置とその実装回路基板への実装状態を示す要部概略構成図である 本発明の第１の実施の形態における半導体装置用基板の製造工程を示す図である （ａ）は本発明の第１の実施の形態における半導体装置の試作品の外形形状の上面図、（ｂ）、（ｃ）は側面図、（ｄ）は側面図である （ａ）は本発明の第１の実施の形態における半導体装置の別の試作品の外形形状の上面図、（ｂ）、（ｃ）は側面図、（ｄ）は側面図である 本発明の第２の実施の形態における半導体装置とその実装回路基板への実装状態を示す要部概略構成図である 従来の半導体装置とその実装回路基板への実装状態を示す概略構成図である （ａ）および（ｂ）は従来の半導体装置とその回路部品との実装状態を示す概略構成図である
符号の説明
１ 実装回路基板
２ 配線パターン
３ 実装用ランド
４，１８ ソルダーレジスト
５ 半導体装置用基板
６，１５ 金属パターン
７，１６ 金属めっき層
８，１７ 表層金属めっき層
９ 接着剤
１０，２２，２５，３３ 半導体装置
１１ パッケージ下部（配線基板）
１２ 導電性ワイヤ
１３ 上部電極
１４ 外部端子
１９，４７ ハンダ接続部
２０，２１，３２ 高さ
２３，２４ ハンダはみ出し部
２６ 第１の絶縁膜
２７ 第２の絶縁膜
２８ モールド樹脂部
２９ 貫通電極
３０ 表面
３１ 段差
３４，３５ 半導体素子
３６ ビアホール
３７ 第１の表面
３８ 第２の表面
４１ 絶縁基板
４２ 回路配線部
４３ ランド
４４ 導電体
４５ 絶縁性樹脂
４６ 回路部品
４８ 突出部
５０，５５ 実装回路基板
１０６ グランド端子
１０７ グランドパターン

Claims (7)

  1. 第一の面と前記第一の面に対向する第二の面を備える基板と、
    前記基板の第一の面と第二の面に形成された金属パターンと、
    前記第一の面において前記金属パターン上に突出した上部電極と、
    前記第二の面において前記金属パターン上に突出した外部端子と、
    前記基板を前記第一の面から前記第二の面まで貫通して前記上部電極と前記外部端子とを接続する金属めっき層が形成された貫通電極と、
    前記上部電極を除いて、少なくとも前記金属パターンを覆う第１の絶縁膜と、
    前記外部端子を除いて、少なくとも前記金属パターンを覆う第２の絶縁膜と
    を有する配線基板の上に、
    前記第一の面上に前記上部電極と接続された半導体素子を備え、
    前記上部電極および前記外部端子は前記金属めっき層が形成されて、前記上部電極の表面の高さが前記第１の絶縁膜の表面より高く、かつ前記外部端子の表面の高さが前記第２の絶縁膜の表面より高くなるように配置され、
    前記第二の面において、前記第２の絶縁膜で覆われた前記金属パターンが２つの前記外部端子の間に挟まれるように配置され、該金属パターンはグランドパターンに接続されていることを特徴とする半導体装置。
  2. 前記半導体素子は前記第１の絶縁膜上に配置されて、前記上部電極と共に樹脂で覆われることを特徴とする請求項１に記載の半導体装置。
  3. 前記外部端子が段差を有することを特徴とする請求項１または請求項２に記載の半導体
    装置。
  4. 前記外部端子の前記金属めっき層が段差を有し、前記第２の絶縁膜の表面の位置が、前記外部端子のハンダ接続主面と前記段差の面との二つの面の間に配置されることを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の絶縁膜で覆われた金属パターンの少なくとも一部が前記グランドパターンに接続されていることを特徴とする請求項１から請求項４までのいずれか１項に記載の半導体装置。
  6. 請求項１から請求項４のいずれか１項に記載された半導体装置を、ハンダにより接続した実装回路基板を備えたことを特徴とする電子機器。
  7. 前記実装回路基板と前記半導体装置の外部端子とが、ハンダにより接続された接続部に
    おいて、前記外部端子の段差部分の一部もしくは全部が、ハンダで充填されていることを
    特徴とする請求項５に記載の電子機器。
JP2006018003A 2006-01-26 2006-01-26 半導体装置およびそれを備えた電子機器 Expired - Fee Related JP4907178B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006018003A JP4907178B2 (ja) 2006-01-26 2006-01-26 半導体装置およびそれを備えた電子機器
CNA2006101416448A CN101009270A (zh) 2006-01-26 2006-10-09 半导体装置、电子设备及半导体装置用衬底的制造方法
US11/584,518 US7719119B2 (en) 2006-01-26 2006-10-23 Semiconductor device, electronic apparatus comprising the same, and method for fabrication of substrate for semiconductor device used therein

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006018003A JP4907178B2 (ja) 2006-01-26 2006-01-26 半導体装置およびそれを備えた電子機器

Publications (2)

Publication Number Publication Date
JP2007201175A JP2007201175A (ja) 2007-08-09
JP4907178B2 true JP4907178B2 (ja) 2012-03-28

Family

ID=38284740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006018003A Expired - Fee Related JP4907178B2 (ja) 2006-01-26 2006-01-26 半導体装置およびそれを備えた電子機器

Country Status (3)

Country Link
US (1) US7719119B2 (ja)
JP (1) JP4907178B2 (ja)
CN (1) CN101009270A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4991637B2 (ja) * 2008-06-12 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5239779B2 (ja) * 2008-11-25 2013-07-17 セイコーエプソン株式会社 電子部品用のパッケージ本体、及び振動子
JP5339968B2 (ja) * 2009-03-04 2013-11-13 パナソニック株式会社 実装構造体及びモータ
KR101633398B1 (ko) * 2010-02-16 2016-06-24 삼성전자주식회사 랜드와 솔더 레지스트의 단차를 감소할 수 있는 랜드 그리드 어레이 패키지.
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
JP6370652B2 (ja) * 2014-09-16 2018-08-08 東芝メモリ株式会社 半導体装置
KR102117477B1 (ko) * 2015-04-23 2020-06-01 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조방법
US10201087B2 (en) * 2017-03-30 2019-02-05 Infineon Technologies Austria Ag Discrete device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026450B2 (ja) 1990-07-31 2000-03-27 株式会社東芝 紙葉類搬送装置
JPH07114315B2 (ja) 1992-05-22 1995-12-06 富士機工電子株式会社 狭ピッチ電極をもつ電子部品の実装用プリント基板
JP4616968B2 (ja) * 2000-06-05 2011-01-19 新日本無線株式会社 インターポーザを使用した高周波用半導体装置
JP2002009194A (ja) * 2000-06-26 2002-01-11 Kyocera Corp 半導体素子搭載用基板
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP2004055978A (ja) * 2002-07-23 2004-02-19 Ngk Spark Plug Co Ltd 配線基板、配線基板と中継基板との接続体
JP2005032931A (ja) 2003-07-10 2005-02-03 Toshiba Corp 回路基板、回路基板の製造方法及び電子回路装置
JP4141403B2 (ja) * 2004-04-01 2008-08-27 富士通株式会社 半導体装置及び半導体装置の製造方法
JP4404684B2 (ja) * 2004-04-27 2010-01-27 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
CN101009270A (zh) 2007-08-01
US20070170578A1 (en) 2007-07-26
JP2007201175A (ja) 2007-08-09
US7719119B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
JP4907178B2 (ja) 半導体装置およびそれを備えた電子機器
JP3858854B2 (ja) 積層型半導体装置
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US9313911B2 (en) Package substrate
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JPH1065034A (ja) 電子部品用配線基板及び電子部品パッケージ
CN109244045B (zh) 一种厚膜基板小型化金属管壳封装结构
US9391052B2 (en) Semiconductor device
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP3660663B2 (ja) チップパッケージの製造方法
JP4598316B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JPH07231050A (ja) チップパッケージ，チップキャリア及びその製造方法、回路基板の端子電極及びその形成方法、ならびにチップパッケージ実装体
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
JP3652102B2 (ja) 電子回路モジュール
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2005116909A (ja) 電子装置及び電子装置に用いる配線板
JP2004095864A (ja) 電子部品
JP2005197422A (ja) 半導体装置及び電子装置
JP2006294825A (ja) 半導体集積回路装置
KR100318317B1 (ko) 베어 칩 실장 인쇄회로기판
JP5005636B2 (ja) 配線基板および配線基板の製造方法
JP5708883B2 (ja) 電子部品内蔵基板、および電子部品内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111213

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees