JP6370652B2 - 半導体装置 - Google Patents

Description

本発明の実施形態は、半導体装置に関する。

半導体パッケージをモールド樹脂で封止する場合、半導体パッケージの内部および外部の温度変化に対する半導体装置の耐性を保証する必要がある。近年、配線基板の表面に設けられた表面実装部品を半導体パッケージ内に実装することが多くなっている。この場合には、半導体パッケージ内の表面実装部品についても、温度変化に対する耐性を保証する必要がある。

配線基板の表面に表面実装部品が設けられる場合、配線基板には、表面実装部品と電気的に接続するための実装端子や、実装端子に接続された配線が設けられる。この配線は、半導体パッケージ内の温度変化が大きいと、配線基板上の部材同士の線膨張係数の違いにより破断することがある。配線基板上の部材は線膨張係数が高い材料で形成されることが多いため、表面実装部品が線膨張係数の低い材料で形成されている場合、表面実装部品の近くで配線が破断する可能性が高い。配線の破断は配線幅を広くすることで抑制することができるが、これにより配線デザインの自由度が低下してしまう。

特開２００５−３４７６５７号公報

基板上の配線の破断を抑制することが可能な半導体装置を提供する。

一の実施形態によれば、半導体装置は、基板と、前記基板上に設けられた第１端子と、前記基板上に設けられ、前記第１端子の第１方向に位置する第２端子とを備える。前記装置はさらに、前記基板上に設けられ、前記第１端子の第１箇所に接続された第１配線と、前記基板上に設けられ、前記第２端子の第２箇所に接続された第２配線とを備える。前記装置はさらに、前記第１および第２端子上に設けられ、前記第１および第２端子に電気的に接続された部品と、前記第１および第２端子と、前記第１および第２配線と、前記部品とを覆う封止樹脂とを備える。さらに、前記第１および第２箇所は、前記第１および第２箇所と前記部品とが、前記基板の表面に平行な前記第１方向に重ならず、かつ、前記第１および第２箇所と前記部品とが、前記基板の表面に平行で前記第１方向に垂直な第２方向に重ならない位置に設けられている。

第１実施形態の半導体装置の構造を示す平面図および断面図である。 第１実施形態の比較例の半導体装置の構造を示す平面図および断面図である。 第１実施形態の半導体装置とその比較例の半導体装置を比較するための平面図である。 第１実施形態の変形例の半導体装置の構造を示す平面図および断面図である。 第２実施形態の半導体装置の構造を示す平面図および断面図である。 第２実施形態の変形例の半導体装置の構造を示す平面図および断面図である。 第３実施形態の半導体装置の構造を示す平面図である。 第４実施形態の半導体装置の構造を示す平面図である。 第５実施形態の半導体装置の構造を示す平面図である。 第６実施形態の半導体装置の構造を示す平面図である。

以下、本発明の実施形態を、図面を参照して説明する。

（第１実施形態）
図１は、第１実施形態の半導体装置の構造を示す平面図および断面図である。図１(ａ)は、半導体装置の構造を示す平面図である。図１(ｂ)は、図１(ａ)のＩ−Ｉ’線に沿った断面図である。

本実施形態の半導体装置は、基板の例である配線基板１と、第１および第２端子の例である第１および第２の実装端子２ａ、２ｂと、第１および第２配線３ａ、３ｂと、第１および第２開口部４ａ、４ｂを有するソルダーレジスト４と、部品の例である実装部品５とを備えている。

本実施形態の半導体装置はさらに、第１および第２の半田６ａ、６ｂと、封止樹脂の例であるモールド樹脂７と、ケーシング８とを備えている。なお、図１(ａ)は、図を見やすくするために、これらの図示を省略している。

［配線基板１］
配線基板１は、半導体チップや種々の部品を実装するために使用される。配線基板１の例は、絶縁基板である。図１(ａ)と図１(ｂ)は、配線基板１の表面に平行で互いに垂直なＸ方向およびＹ方向と、配線基板１の表面に垂直なＺ方向とを示している。Ｘ方向とＹ方向はそれぞれ、第１方向と第２方向の例である。

本明細書においては、＋Ｚ方向を上方向として取り扱い、−Ｚ方向を下方向として取り扱う。例えば、配線基板１と実装部品５との位置関係は、配線基板１が実装部品５の下方に位置していると表現される。なお、−Ｚ方向は、重力方向と一致していてもよいし、重力方向と一致していなくてもよい。

［実装端子２ａ、２ｂ］
第１の実装端子２ａは、配線基板１上に設けられている。第２の実装端子２ｂは、配線基板１上に設けられ、第１の実装端子２ａのＸ方向に位置している。第１および第２の実装端子２ａ、２ｂの例は、Ｃｕ（銅）層、Ｎｉ（ニッケル）層、およびＡｕ（金）層を含む積層膜である。

第１の実装端子２ａは、第２の実装端子２ｂに対向する第１端部Ａ_１と、第１端部Ａ_１の反対側の第２端部Ａ_２と、第１端部Ａ_１と第２端部Ａ_２との間に位置する１つ以上の第３端部Ａ_３、Ａ_４とを備えている。本実施形態の第１の実装端子２ａの形状は、長方形であり、本実施形態の第１の実装端子２ａは、４つの端部Ａ_１〜Ａ_４を備えている。第１端部Ａ_１と第２端部Ａ_２は、Ｙ方向に平行に延びている。第３端部Ａ_３、Ａ_４は、Ｘ方向に平行に延びている。なお、第１の実装端子２ａの形状は、長方形以外でもよい。

第２の実装端子２ｂは、第１の実装端子２ａに対向する第４端部Ｂ_１と、第４端部Ｂ_１の反対側の第５端部Ｂ_２と、第４端部Ｂ_１と第５端部Ｂ_２との間に位置する１つ以上の第６端部Ｂ_３、Ｂ_４とを備えている。本実施形態の第２の実装端子２ｂの形状は、長方形であり、本実施形態の第２の実装端子２ｂは、４つの端部Ｂ_１〜Ｂ_４を備えている。第４端部Ｂ_１と第５端部Ｂ_２は、Ｙ方向に平行に延びている。第６端部Ｂ_３、Ｂ_４は、Ｘ方向に平行に延びている。なお、第２の実装端子２ｂの形状は、長方形以外でもよい。

［配線３ａ、３ｂ］
第１配線３ａは、配線基板１上に設けられ、第１の実装端子２ａの第１箇所Ｋａに接続されている。本実施形態の第１箇所Ｋａは、第１の実装端子２ａの第３端部Ａ_４に設けられている。本実施形態の第１配線３ａは、Ｙ方向に延びている。

第２配線３ｂは、配線基板１上に設けられ、第２の実装端子２ｂの第２箇所Ｋｂに接続されている。本実施形態の第２箇所Ｋｂは、第２の実装端子２ｂの第６端部Ｂ_４に設けられている。本実施形態の第２配線３ｂは、Ｙ方向に延びている。

第１および第２配線３ａ、３ｂの例は、Ｃｕ（銅）層である。本実施形態の第１および第２配線３ａ、３ｂは、互いに平行に延びている。また、本実施形態の第１および第２箇所Ｋａ、Ｋｂはそれぞれ、第１および第２の実装端子２ａ、２ｂの同じ側の端部Ａ_４、Ｂ_４に設けられている。

なお、第１および第２の実装端子２ａ、２ｂは例えば、第１および第２配線３ａ、３ｂのＣｕ層の一部に、Ｎｉ層とＡｕ層とを積層することで形成可能である。

［ソルダーレジスト４］
ソルダーレジスト４は、配線基板１上に、第１および第２配線３ａ、３ｂを覆うように形成されている。図１(ａ)は、ソルダーレジスト４の形成領域をクロスハッチングで示している。

本実施形態のソルダーレジスト４は、ＮＳＭＤ（Non Solder Mask Defined）構造を有している。よって、第１および第２開口部４ａ、４ｂはそれぞれ、第１および第２の実装端子２ａ、２ｂよりも広い面積を有しており、ソルダーレジスト４は、第１および第２の実装端子２ａ、２ｂに接触していない。

［実装部品５］
実装部品５は、第１および第２の実装端子２ａ、２ｂ上に設けられ、第１および第２の実装端子２ａ、２ｂに電気的に接続されている。本実施形態の実装部品５は、セラミックを使用して形成されている。実装部品５の例は、積層セラミックコンデンサや、セラミックを使用したチップ抵抗である。実装部品５は、線膨張係数が低いセラミック以外の材料を使用して形成されていてもよい。

本実施形態の実装部品５の平面形状は、Ｘ方向に平行な長辺と、Ｙ方向に平行な短辺とを有する長方形である。ただし、実装部品５の平面形状は、長方形以外でもよい。

［半田６ａ、６ｂ］
第１の半田６ａは、第１開口部４ａに設けられ、第１の実装端子２ａと実装部品５とを電気的に接続している。第２の半田６ｂは、第２開口部４ｂに設けられ、第２の実装端子２ｂと実装部品５とを電気的に接続している。第１および第２の半田６ａ、６ｂの材料は、例えばＳｎ（スズ）合金である。

［モールド樹脂７とケーシング８］
モールド樹脂７とケーシング８は、配線基板１上に、第１および第２の実装端子２ａ、２ｂ、第１および第２配線３ａ、３ｂ、ソルダーレジスト４、実装部品５、第１および第２の半田６ａ、６ｂを覆うように形成されており、配線基板１とともに半導体パッケージを構成している。モールド樹脂７の例は、エポキシ樹脂を含む。ケーシング８は、モールド樹脂７を覆っている。本実施形態においては、半導体パッケージがモールド樹脂７で封止されている。

このように、本実施形態の実装部品５は、半導体パッケージ内に実装され、モールド樹脂７で覆われている。よって、本実施形態においては、半導体パッケージの内部および外部の温度変化に対する実装部品５の耐性を保証することが求められる。

次に、本実施形態の第１および第２配線３ａ、３ｂの配置について詳細に説明する。

図１(ａ)は、配線基板１上の第１および第２領域Ｒ_１、Ｒ_２を示している。第１領域Ｒ_１は、実装部品５とＸ方向に重なる領域である。第２領域Ｒ_２は、実装部品５とＹ方向に重なる領域である。

本実施形態の第１および第２箇所Ｋａ、Ｋｂは、第１および第２箇所Ｋａ、Ｋｂと実装部品５とがＸ方向に重ならず、かつ、第１および第２箇所Ｋａ、Ｋｂと実装部品５とがＹ方向に重ならない位置に設けられている。すなわち、第１および第２箇所Ｋａ、Ｋｂは、第１および第２領域Ｒ_１、Ｒ_２の外部に設けられている。

このように、本実施形態の第１配線３ａは、第１および第２領域Ｒ_１、Ｒ_２の外部で第１の実装端子２ａに接続されている。同様に、本実施形態の第２配線３ｂは、第１および第２領域Ｒ_１、Ｒ_２の外部で第２の実装端子２ｂに接続されている。

また、本実施形態の第１および第２配線３ａ、３ｂは、Ｙ方向に延びている。よって、本実施形態の第１配線３ａは、第１箇所Ｋａに近い部分だけでなく、第１箇所Ｋａから離れた部分でも、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。同様に、本実施形態の第２配線３ｂは、第２箇所Ｋｂに近い部分だけでなく、第２箇所Ｋｂから離れた部分でも、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。

（１）第１実施形態の比較例
図２は、第１実施形態の比較例の半導体装置の構造を示す平面図および断面図である。

本比較例の第１箇所Ｋａは、第１の実装端子２ａの第２端部Ａ_２に設けられ、第１領域Ｒ_１の内部に位置している。本比較例の第１配線３ａは、Ｘ方向に延びている。

本比較例の第２箇所Ｋｂは、第２の実装端子２ｂの第５端部Ｂ_２に設けられ、第１領域Ｒ_１の内部に位置している。本比較例の第２配線３ｂは、Ｘ方向に延びている。

図３は、第１実施形態の半導体装置とその比較例の半導体装置を比較するための平面図である。図３(ａ)は、比較例の半導体装置を示す。図３(ｂ)は、第１実施形態の半導体装置を示す。

図３(ａ)と図３(ｂ)は、第１実施形態と比較例の半導体装置における応力分布の計算結果を示している。実装部品５が温度変化により膨張または収縮すると、実装端子２ａ、２ｂや配線３ａ、３ｂに応力がかかる。一般に、実装部品５の線膨張係数と実装端子２ａ、２ｂや配線３ａ、３ｂの線膨張係数との差が大きいほど、実装端子２ａ、２ｂや配線３ａ、３ｂにかかる応力が大きくなる。

符号Ｐ_１〜Ｐ_４は、実装端子２ａ、２ｂや配線３ａ、３ｂに大きな応力がかかる領域を示す。符号Ｑ_１〜Ｑ_４は、実装端子２ａ、２ｂや配線３ａ、３ｂにさらに大きな応力がかかる領域を示す。なお、その他の領域には、応力がかからないか、領域Ｐ_１〜Ｐ_４や領域Ｑ_１〜Ｑ_４に比べて小さな応力がかかる。

図３(ａ)は、第１および第２の実装端子２ａ、２ｂにおいて、実装部品５の設置領域に大きな応力がかかることを示している。また、図３(ａ)は、実装部品５の設置領域のＸ方向やＹ方向の領域にも大きな応力がかかることを示している。これは、第１および第２の実装端子２ａ、２ｂが、互いにＸ方向に隣接していることに起因していると考えられる。第１および第２の実装端子２ａ、２ｂが互いにＸ方向に隣接しているため、実装部品５のＸ方向の領域や、Ｘ方向に垂直なＹ方向の領域に大きな応力がかかる。

よって、第１および第２配線３ａ、３ｂが、第１および第２領域Ｒ_１、Ｒ_２の内部で第１および第２の実装端子２ａ、２ｂに接続されていると、第１および第２配線３ａ、３ｂに大きな応力がかかる。この場合、第１および第２配線３ａ、３ｂがそれぞれ、第１および第２の実装端子２ａ、２ｂの近くで破断する可能性がある。図３(ａ)では、第１および第２配線３ａ、３ｂの領域Ｐ_３、Ｐ_４（特に領域Ｑ_３、Ｑ_４）に大きな応力がかかっている。

一方、本実施形態の第１および第２配線３ａ、３ｂは、第１および第２領域Ｒ_１、Ｒ_２の外部で第１および第２の実装端子２ａ、２ｂに接続されている。そのため、本実施形態においては、図３(ｂ)に示すように、第１および第２配線３ａ、３ｂに大きな応力がかからない。よって、本実施形態によれば、第１および第２配線３ａ、３ｂの破断を抑制することが可能となる。

（２）第１実施形態の変形例
図４は、第１実施形態の変形例の半導体装置の構造を示す平面図および断面図である。

本変形例のソルダーレジスト４は、ＳＭＤ（Solder Mask Defined）構造を有している。よって、第１および第２開口部４ａ、４ｂはそれぞれ、第１および第２の実装端子２ａ、２ｂよりも狭い面積を有しており、ソルダーレジスト４は、第１および第２の実装端子２ａ、２ｂを部分的に覆っている。

このように、本実施形態は、図１(ａ)および図１(ｂ)に示すＮＳＭＤ構造にも、図４(ａ)および図４(ｂ)に示すＳＭＤ構造にも適用可能である。本実施形態をＮＳＭＤ構造に適用する場合、半田６ａ、６ｂが実装端子２ａ、２ｂとソルダーレジスト４との間に入り込むため、はんだの接合強度が高くなる。一方、本実施形態をＳＭＤ構造に適用する場合、ソルダーレジスト４が第１および第２箇所Ｋａ、Ｋｂを覆っているため、配線３ａ、３ｂの強度が高くなる。

以上のように、本実施形態の第１および第２箇所Ｋａ、Ｋｂは、第１および第２箇所Ｋａ、Ｋｂと実装部品５とがＸ方向に重ならず、かつ、第１および第２箇所Ｋａ、Ｋｂと実装部品５とがＹ方向に重ならない位置に設けられている。

すなわち、本実施形態の第１配線３ａは、第１および第２領域Ｒ_１、Ｒ_２の外部で第１の実装端子２ａに接続され、本実施形態の第２配線３ｂは、第１および第２領域Ｒ_１、Ｒ_２の外部で第２の実装端子２ｂに接続されている。

よって、本実施形態によれば、第１および第２配線３ａ、３ｂにかかる応力を低減することができ、第１および第２配線３ａ、３ｂの破断を抑制することが可能となる。本実施形態によれば、第１および第２配線３ａ、３ｂの配線幅を増大させることなく、第１および第２配線３ａ、３ｂの破断を抑制することが可能となる。

（第２実施形態）
図５は、第２実施形態の半導体装置の構造を示す平面図および断面図である。図５(ａ)は、半導体装置の構造を示す平面図である。図５(ｂ)は、図５(ａ)のＩ−Ｉ’線に沿った断面図である。

本実施形態の半導体装置は、第１実施形態の半導体装置の構成要素に加え、第３および第４配線３ｃ、３ｄを備えている。

第３配線３ｃは、配線基板１上に設けられており、第１の実装端子２ａの第３箇所Ｋｃに接続されている。本実施形態の第３箇所Ｋｃは、第１箇所Ｋａと同様に、第１の実装端子２ａの第３端部Ａ_３、Ａ_４に設けられている。ただし、第１箇所Ｋａが、第３端部Ａ_４に設けられているのに対し、第３箇所Ｋｃは、第３端部Ａ_４に対向する第３端部Ａ_３に設けられている。本実施形態の第３配線３ｃは、Ｙ方向に延びており、第１配線３ａと平行に延びている。

第４配線３ｄは、配線基板１上に設けられており、第２の実装端子２ｂの第４箇所Ｋｄに接続されている。本実施形態の第４箇所Ｋｄは、第２箇所Ｋｂと同様に、第２の実装端子２ｂの第６端部Ｂ_３、Ｂ_４に設けられている。ただし、第２箇所Ｋｂが、第６端部Ｂ_４に設けられているのに対し、第４箇所Ｋｄは、第６端部Ｂ_４に対向する第６端部Ｂ_３に設けられている。本実施形態の第４配線３ｄは、Ｙ方向に延びており、第２配線３ｂと平行に延びている。

本実施形態の第１から第４箇所Ｋａ〜Ｋｄは、第１から第４箇所Ｋａ〜Ｋｄと実装部品５とがＸ方向に重ならず、かつ、第１から第４箇所Ｋａ〜Ｋｄと実装部品５とがＹ方向に重ならない位置に設けられている。すなわち、第１から第４箇所Ｋａ〜Ｋｄは、第１および第２領域Ｒ_１、Ｒ_２の外部に設けられている。

また、本実施形態の第１から第４配線３ａ〜３ｄは、Ｙ方向に延びている。よって、本実施形態の第１から第４配線３ａ〜３ｄはそれぞれ、第１から第４箇所Ｋａ〜Ｋｄに近い部分だけでなく、第１から第４箇所Ｋａ〜Ｋｄから離れた部分でも、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。

図６は、第２実施形態の変形例の半導体装置の構造を示す平面図および断面図である。

図５のソルダーレジスト４は、ＮＳＭＤ構造を有している。一方、図６のソルダーレジスト４は、ＳＭＤ構造を有している。このように、本実施形態は、ＮＳＭＤ構造にもＳＭＤ構造にも適用可能である。

以上のように、本実施形態の第１から第４箇所Ｋａ〜Ｋｄは、第１から第４箇所Ｋａ〜Ｋｄと実装部品５とがＸ方向に重ならず、かつ、第１から第４箇所Ｋａ〜Ｋｄと実装部品５とがＹ方向に重ならない位置に設けられている。

よって、本実施形態によれば、第１から第４配線３ａ〜３ｄにかかる応力を低減することができ、第１から第４配線３ａ〜３ｄの破断を抑制することが可能となる。本実施形態によれば、第１から第４配線３ａ〜３ｄの配線幅を増大させることなく、第１から第４配線３ａ〜３ｄの破断を抑制することが可能となる。

なお、本実施形態の第３および第４配線３ｃ、３ｄはそれぞれ、配線基板１上の第３および第４の実装端子（不図示）と接続されていてもよい。この場合、第１および第２の実装端子２ａ、２ｂ上の実装部品５を、第３および第４の実装端子上の実装部品（不図示）と並列接続することが可能となる。

（第３〜第６実施形態）
図７は、第３実施形態の半導体装置の構造を示す平面図である。

第１実施形態の第１および第２箇所Ｋａ、Ｋｂはそれぞれ、第１および第２の実装端子２ａ、２ｂの同じ側の端部Ａ_４、Ｂ_４に設けられている。一方、第３実施形態の第１および第２箇所Ｋａ、Ｋｂはそれぞれ、第１および第２の実装端子２ａ、２ｂの異なる側の端部Ａ_４、Ｂ_３に設けられている。この場合、第１および第２の実装端子２ａ、２ｂ上の実装部品５を、第３および第４の実装端子上の実装部品と直列接続することが可能となる。

図８は、第４実施形態の半導体装置の構造を示す平面図である。

第４実施形態の第１および第２箇所Ｋａ、Ｋｂは、第１実施形態と同様に、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。ただし、第１実施形態の第１および第２配線３ａ、３ｂがＹ方向に延びているのに対し、第４実施形態の第１および第２配線３ａ、３ｂはＸ方向に延びている。

なお、第４実施形態の第１および第２箇所Ｋａ、Ｋｂはそれぞれ、第３実施形態と同様に、第１および第２の実装端子２ａ、２ｂの異なる側の端部Ａ_４、Ｂ_３に設けられていてもよい。

図９は、第５実施形態の半導体装置の構造を示す平面図である。

第５実施形態の第１および第２箇所Ｋａ、Ｋｂは、第１実施形態と同様に、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。ただし、第１実施形態の第１および第２箇所Ｋａ、Ｋｂがそれぞれ、第３および第６端部Ａ_４、Ｂ_４に設けられているのに対し、第５実施形態の第１および第２箇所Ｋａ、Ｋｂはそれぞれ、第２および第５端部Ａ_２、Ｂ_２に設けられている。また、第４実施形態の第１および第２配線３ａ、３ｂは、第４実施形態と同様に、Ｘ方向に延びている。

なお、第５実施形態の第１および第２配線３ａ、３ｂはそれぞれ、第１実施形態と同様に、Ｙ方向に延びていてもよい。

図１０は、第６実施形態の半導体装置の構造を示す平面図である。

第６実施形態の第１および第２箇所Ｋａ、Ｋｂは、第１実施形態と同様に、第１および第２領域Ｒ_１、Ｒ_２の外部に位置している。ただし、第６実施形態の第１箇所Ｋａは、第２端部Ａ_２と第３端部Ａ_４との境界部に設けられ、第６実施形態の第２箇所Ｋａは、第５端部Ｂ_２と第６端部Ｂ_４との境界部に設けられている。また、第６実施形態の第１および第２配線３ａ、３ｂは、Ｘ方向およびＹ方向に非平行な方向に延びている。また、第６実施形態の第１および第２配線３ａ、３ｂは、互いに非平行に延びている。

なお、第６実施形態の第１および第２配線３ａ、３ｂはそれぞれ、第１〜第５実施形態と同様に、Ｘ方向またはＹ方向に延びていてもよい。

第３〜第６実施形態によれば、第１および第２実施形態と同様に、第１および第２配線３ａ、３ｂにかかる応力を低減することができ、第１および第２配線３ａ、３ｂの破断を抑制することが可能となる。

なお、第１〜第６実施形態の半導体装置の構造は、互いに組み合わせて用いてもよい。例えば、第２実施形態の配線３ａ〜３ｄの各々は、第３〜第６実施形態のいずれかの配線３ａ、３ｂと同様の構造を有していてもよい。

以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置は、その他の様々な形態で実施することができる。また、本明細書で説明した装置の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。

１：配線基板、２ａ：第１の実装端子、２ｂ：第２の実装端子、
３ａ：第１配線、３ｂ：第２配線、３ｃ：第３配線、３ｃ：第４配線、
４：ソルダーレジスト、４ａ：第１開口部、４ｂ：第２開口部、
５：実装部品、６ａ：第１の半田、６ｂ：第２の半田、
７：モールド樹脂、８：ケーシング

Claims (6)

1. 基板と、
   前記基板上に設けられ、第１方向に延びる第１端部と、前記第１方向に延び前記第１端部と対向する第２端部と、前記第１方向に垂直な第２方向に延び前記第１端部と前記第２端部の間に位置する第３端部と、前記第２方向に延び前記第１端部と前記第２端部の間に位置し前記第３端部と対向する第４端部と、を備える第１端子と、
   前記基板上に設けられ、前記第１端子の前記第２方向に位置し、前記第１方向に延び前記第１端部と対向する第５端部と、前記第１方向に延び前記第５端部と対向する第６端部と、前記第２方向に延び前記第５端部と前記第６端部の間に位置する第７端部と、前記第２方向に延び前記第５端部と前記第６端部の間に位置し前記第７端部と対向する第８端部と、を備える第２端子と、
   前記基板上に設けられ、前記第３端部の第１箇所に接続され、前記第１箇所に対して延びている第１配線と、
   前記基板上に設けられ、前記第４端部の第２箇所に接続され、前記第２箇所に対して延びている第２配線と、
   前記基板上に設けられ、前記第７端部の第３箇所に接続され、前記第３箇所に対して延びている第３配線と、
   前記基板上に設けられ、前記第８端部の第４箇所に接続され、前記第４箇所に対して延びている第４配線と、
   前記第１および第２端子上に設けられ、前記第１および第２端子に電気的に接続された部品と、
   前記第１および第２端子と、前記第１乃至第４配線と、前記部品とを覆う封止樹脂とを備え、
   平面視において、前記第１乃至第４箇所は、前記第１乃至第４箇所と前記部品とが前記第１方向に重ならず、かつ、前記第１乃至第４箇所と前記部品とが前記第２方向に重ならない位置に設けられ、
   平面視において、前記第２箇所は、前記第１方向において前記第１箇所と重なる位置に設けられ、
   平面視において、前記第４箇所は、前記第１方向において前記第３箇所と重なる位置に設けられている、
   半導体装置。
2. 前記第１乃至第４配線は、前記第１方向に延びている、請求項１に記載の半導体装置。
3. 平面視において、前記第３配線は、前記第２方向において前記第１配線と重なる位置に設けられ、前記第４配線は、前記第２方向において前記第２配線と重なる位置に設けられている、請求項２に記載の半導体装置。
4. さらに、前記基板上に設けられ、前記第１および第２端子を部分的に覆い、前記第１乃至第４配線および前記第１乃至第８端部を覆うソルダーレジストを備える、請求項１乃至３のいずれか一項に記載の半導体装置。
5. 前記第１乃至第４配線は、Ｃｕ層を含み、
   前記第１および第２端子は、Ｃｕ層と、前記Ｃｕ層上に設けられたＮｉ層と、前記Ｎｉ層上に設けられたＡｕ層とを含む、
   請求項１乃至４のいずれか一項に記載の半導体装置。
6. 前記第１箇所は、前記第２端部と前記第３端部との境界部に接しており、
   前記第２箇所は、前記第２端部と前記第４端部との境界部に接しており、
   前記第３箇所は、前記第６端部と前記第７端部との境界部に接しており、
   前記第４箇所は、前記第６端部と前記第８端部との境界部に接している、
   請求項１乃至５のいずれか一項に記載の半導体装置。

Images