JP6406147B2

JP6406147B2 - 電子装置

Info

Publication number: JP6406147B2
Application number: JP2015144130A
Authority: JP
Inventors: 英二藪田; 俊浩中村; 孝充坂井
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2015-07-21
Filing date: 2015-07-21
Publication date: 2018-10-17
Anticipated expiration: 2035-07-21
Also published as: JP2017028061A

Description

本発明は、樹脂を主成分とする絶縁基材に配線が形成された回路基板に電子部品が実装された電子装置に関する。

従来、回路基板に電子部品が実装された電子装置の一例として特許文献１に開示された技術がある。

特開平１１−８７８９８号公報

ところで、電子装置は、回路基板における電子部品の実装面に配線が設けられることもある。この場合、電子部品は、配線の一部であるランドに、はんだを介して電気的及び機械的に接続されて回路基板に実装される。また、電子装置は、電子部品とランドとの間から、配線におけるランドから伸びた延長部にはんだが濡れ広がることを抑制するために、絶縁基材の表面に延長部を跨いで、絶縁性の広がり抑制部を設けることが考えられる。

しかしながら、広がり抑制部は、配線との線膨張係数差によってクラックが生じる可能性がある。さらに、電子装置は、広がり抑制部が絶縁基材の表面に設けられているため、広がり抑制部に生じたクラックによって、絶縁基材にもクラックが生じて進展してしまうという問題がある。

本発明は、上記問題点に鑑みなされたものであり、絶縁基材におけるクラックの進展を抑制できる電子装置を提供することを目的とする。

上記目的を達成するために本発明は、
電子部品（２０，２０ｃ，２０ｅ）と、
樹脂を主成分とする絶縁基材（１１，１１ｃ，１１ｅ）の一面に電子部品が実装されており、一面に導電性の表層配線（１２，１２ｃ，１２ｅ，１２ｆ）が形成された回路基板（１０，１０ａ〜１０ｆ）と、
表層配線の一部であるランド（１２１，１２１ｃ，１２１ｅ，１２１ｆ）と、電子部品とを電気的及び機械的に接続しているはんだ（３０）と、
表層配線の一部でありランドから伸びた延長部（１２２，１２２ｃ，１２２ｅ，１２２ｆ）を跨いで一面に設けられており、はんだがランド上から延長部に濡れ広がるのを抑制するための広がり抑制部（４０）と、を有し、
回路基板は、絶縁基材の内部において、広がり抑制部と絶縁基材との接触部位に対向する位置に、絶縁基材を補強する補強部（１４，１４ａ〜１４ｆ）を備えており、
補強部は、絶縁基材の内部において、広がり抑制部と絶縁基材との接触部位に対向する位置に加えて、延長部における広がり抑制部が重なり有っている部位に対向する位置を含んで設けられていることを特徴とする。

このように、本発明は、表層配線の一部でありランドから伸びた延長部を跨いで一面に設けられており、はんだがランドから延長部に濡れ広がるのを抑制するための広がり抑制部を有している。また、本発明は、回路基板の内部における、広がり抑制部と絶縁基材との接触部位に対向する位置が補強部によって補強されている。このため、本発明は、広がり抑制部に生じたクラックによって、絶縁基材にクラックが生じたとしても、そのクラックの進展を補強部で止めやすくなる。つまり、本発明は、絶縁基材におけるクラックの進展を抑制できる。

なお、特許請求の範囲、及びこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。

第１実施形態における電子装置の概略構成を示す平面図である。図１のII−II線に沿う断面図である。図１のIII−III線に沿う断面図である。第２実施形態における電子装置の概略構成を示す平面図である。第３実施形態における電子装置の概略構成を示す平面図である。第４実施形態における電子装置の概略構成を示す部分的な平面図である。第４実施形態における電子装置の概略構成を示す部分的な断面図である。第５実施形態における電子装置の概略構成を示す部分的な平面図である。第６実施形態における電子装置の概略構成を示す部分的な平面図である。図９のX−X線に沿う断面図である。第７実施形態における電子装置の概略構成を示す部分的な平面図である。

以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。

（第１実施形態）
本実施形態の電子装置１００に関して、図１、図２、図３を用いて説明する。電子装置１００は、例えば、車両に搭載された車載制御装置などに適用できる。また、電子装置１００は、車載制御装置に適用した場合、例えば−４０℃〜１０５℃、又は−４０℃〜１５５℃で搭載環境の温度が変化する場所に配置されることが考えられる。つまり、電子装置１００は、車載制御装置に適用した場合、冷熱環境に配置されることがある。

電子装置１００は、図１などに示すように、回路基板１０と、電子部品２０と、はんだ３０と、ソルダレジスト４０とを備えて構成されている。さらに、電子装置１００は、図２、図３に示すように、回路基板１０の表面、電子部品２０などを封止している封止樹脂５０を備えて構成されている。なお、図１では、図面をわかりやすくするために封止樹脂５０を省略している。

封止樹脂５０は、回路基板１０の表面、電子部品２０を一体的に覆っている。さらに、封止樹脂５０は、回路基板１０と電子部品２０との接続部を覆っている。詳述すると、封止樹脂５０は、回路基板１０の一面と、電子部品２０と、回路基板１０と電子部品２０との接続部とに密着しつつ、これらを覆っている。この封止樹脂５０は、封止工程において、トランスファーモールド法やコンプレッションモールド法等により形成される。よって、封止樹脂５０は、モールド樹脂と言える。また、電子装置１００は、一面側だけに封止樹脂５０が形成されているため、ハーフモールド構造のモールドパッケージと言うことができる。なお、本発明は、封止樹脂５０が設けられていなくても目的を達成できる。さらに、以下の実施形態では、封止樹脂５０が設けられていない例を採用しているが、封止樹脂５０が設けられていてもよい。

回路基板１０は、樹脂を主成分とする絶縁基材１１の一面に電子部品２０が実装されており、一面に導電性の表層パターン１２が形成されている。回路基板１０は、絶縁基材１１としてエポキシ樹脂やガラスエポキシ樹脂等の樹脂を主成分として採用できる。なお、表層パターン１２は、表層配線に相当する。

表層パターン１２は、図１〜図３に示すように、電子部品２０が実装される部位であるランド１２１と、ランド１２１から伸びた延長部１２２とを含んでいる。この表層パターン１２は、例えば銅を主成分として構成されている。なお、銅の線膨張係数α１は、約１７×１０^−６／℃である。

ランド１２１は、電子部品２０の電極２２と対向する部位を含み、はんだ３０を介して電極２２と接合される部位である。つまり、ランド１２１は、はんだ３０が接合している部位である。図１においては、ランド１２１上にはんだ３０が重なっているため、ランド１２１が図示されていない。しかしながら、ランド１２１の平面形状は、図１のはんだ３０の平面形状と同様である。なお、表層パターン１２は、延長部１２２によって、電子部品２０の対向領域から、対向領域の周辺に引き回されている。

さらに、回路基板１０は、図２、図３に示すように、進展抑制部１４や、導電性の内層パターン１３が内部に形成されている。しかしながら、電子装置１００は、内層パターン１３が設けられていてもよい。内層パターン１３は、内層配線に相当する。なお、進展抑制部１４に関しては、後程詳しく説明する。

電子部品２０は、図１、図２に示すように、基部２１と電極２２とを備えて構成されている。電子部品２０は、ＭＯＳＦＥＴ、マイコン、制御素子等の半導体素子や、チップ抵抗、チップコンデンサ、水晶振動子等の受動素子などを採用できる。また、電子部品２０は、ベアチップ状態の素子でも採用できる。ここでは、電子部品２０の一例として、チップ抵抗を採用している。電子部品２０は、回路基板１０の配線の一部に電気的に接続されている。電子部品２０は、回路素子と言い換えることもできる。また、電子部品２０は、回路基板１０と共に回路を構成する実装部品とも言える。

はんだ３０は、上記のように、表層パターン１２の一部であるランド１２１と、電子部品２０の電極２２とを電気的及び機械的に接続している。はんだ３０は、例えば、周知技術であるリフロー方式を用いて形成される。電子装置１００の製造方法では、はんだ３０の構成材料であるはんだペーストをランド１２１に形成し、そのはんだペースト上に電子部品２０を配置する。その後、製造方法では、はんだペーストに熱を加えて溶融させてから固化させることではんだ３０を形成する。つまり、電子装置１００は、このようにして、ランド１２１と電極２２とがはんだ３０によって電気的及び機械的に接続される。なお、はんだペーストは、はんだの微粉末とフラックスとを混ぜ合わせたものであり、クリームはんだとも言える。

ところで、はんだペーストは、熱を加えられて溶けた場合、ランド１２１と電極２２との間に留まるだけではなく、ランド１２１上から延長部１２２に濡れ広がることがある。ソルダレジスト４０は、溶けたはんだペースト、すなわち、はんだ３０がランド１２１から延長部１２２に濡れ広がるのを抑制するための部材である。つまり、ソルダレジスト４０は、広がり抑制部に相当する。なお、本実施形態では、広がり抑制部の一例として、ソルダレジスト４０を採用する。しかしながら、本発明はこれに限定されない。広がり抑制部は、はんだ３０が延長部１２２に濡れ広がるのを抑制できれば特に限定されない。

ソルダレジスト４０は、図１〜図３に示すように、延長部１２２を跨いで、回路基板１０の一面に設けられている。ソルダレジスト４０は、図３に示すように、断面形状がアーチ状をなしており、両端部が回路基板１０に接合されている。よって、ソルダレジスト４０は、自身の両端が回路基板１０の一面に接触していると言える。また、ソルダレジスト４０は、はんだ３０がランド１２１から延長部１２２に濡れ広がるのを抑制するための部材であるため、延長部１２２上において、できるだけランド１２１に近い位置に設けると好ましい。これによって、はんだ３０の濡れ広がりを最小限に抑えることができる。

ソルダレジスト４０は、周知技術である現像型のソルダレジスト又は印刷型のソルダレジストを採用できる。

現像型のソルダレジストは、ガラス転移点が約１１０℃である。また、現像型のソルダレジストは、ガラス転移点よりも低い温度での線膨張係数αが約５０×１０^−６／℃で、ガラス転移点よりも高い温度での線膨張係数αが約１３０×１０^−６／℃である。

一方、印刷型のソルダレジストは、ガラス転移点が約１１０℃である。また、印刷型のソルダレジストは、ガラス転移点よりも低い温度での線膨張係数αが約４０×１０^−６／℃で、ガラス転移点よりも高い温度での線膨張係数αが約１２０×１０^−６／℃である。

このように、ソルダレジスト４０は、延長部１２２と線膨張係数差があるため、クラックが生じる可能性がある。特に、ソルダレジスト４０は、ガラス転移点よりも高い温度で、延長部１２２との線膨張係数差が顕著になる。よって、ソルダレジスト４０は、ガラス転移点よりも高い温度でクラックが生じやすくなる。ソルダレジスト４０は、例えば、上記のように−４０℃〜１５５℃で搭載環境の温度が変化する場所に電子装置１００が配置された場合、ガラス転移点よりも高い温度となりクラックが生じやすい。ソルダレジスト４０は、例えば、図１、図３に示すクラック起点ＳＰから、図３の一点鎖線で示すようにクラックＣＲが生じる。つまり、ソルダレジスト４０は、延長部１２２との冷熱時の線膨張係数差により、モールド樹脂５０との界面の一部にストレスが集中し、クラック起点ＳＰとなる。また、クラック起点ＳＰは、図３に示すように、延長部１２２の角部に対向する部位を含むソルダレジスト４０の表面の範囲において、ソルダレジスト４０と延長部１２２との線膨張係数差によるストレスが最も集中する点とも言える。なお、延長部１２２の角部に対向する部位とは、ソルダレジスト４０の表面において、延長部１２２の側面に沿う仮想直線が交わる部位とも言える。

電子装置１００は、ソルダレジスト４０にクラックＣＲが生じると、ソルダレジスト４０に接合している絶縁基材１１にもクラックＣＲが生じることがある。そして、クラックＣＲは、絶縁基材１１の内部において進展抑制部１４に達することもありうる。

ここで、進展抑制部１４に関して説明する。進展抑制部１４は、補強部に相当する。進展抑制部１４は、例えばＣｕやＡｌやＡｕなどの金属を主成分として構成されており、絶縁基材１１の内部に設けられている。また、進展抑制部１４は、絶縁基材１１に囲まれていると言える。進展抑制部１４は、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置に設けられている。また、進展抑制部１４は、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置を含んで設けられていると言える。

また、本実施形態では、図３に示すように、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置に加えて、延長部１２２におけるソルダレジスト４０が重なり有っている部位に対向する位置に設けられた進展抑制部１４を採用している。さらに、本実施形態では、図１に示すように、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置に加えて、ランド１２１に対向する位置を含んで設けられた進展抑制部１４を採用している。なお、対向する位置は、対向領域と言い換えることもできる。また、進展抑制部１４は、一面と平行な面において、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域と、延長部１２２におけるソルダレジスト４０が重なっている部位の対向領域と、ランド１２１の対向領域との全域を含んで設けられているとも言える。

さらに、進展抑制部１４は、図１に示すように、ランド１２１よりも一回り大きく、且つ、ソルダレジスト４０よりも一回り大きく設けられていてもよい。よって、進展抑制部１４は、一面と平行な面において、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域と、延長部１２２におけるソルダレジスト４０が重なっている部位の対向領域と、ランド１２１の対向領域との全域よりも広く設けられているとも言える。また、進展抑制部１４の面積は、ランド１２１の投影領域の面積と、ソルダレジスト４０の投影領域の面積とを加えた面積よりも広いとも言える。ここでの面積は、一面と平行な面の面積である。また、投影領域は、一面と平行な面の一部である。

進展抑制部１４は、絶縁基材１１の内部において、絶縁基材１１を補強する部材である。進展抑制部１４は、内層パターン１３の一部や金属のブロックを採用できる。つまり、進展抑制部１４は、内層パターン１３と一体的に設けられたものであってもよいし、内層パターン１３や表層パターン１２とは別体に設けられたものであってもよい。内層パターン１３の一部である進展抑制部１４は、内層パターン１３における進展抑制部１４とは異なる部位と同時に形成できるため製造が容易である。一方、内層パターン１３などと別体である進展抑制部１４は、厚みや材料を選択する際の自由度を向上できる。

なお、本実施形態では、金属を主成分として構成された進展抑制部１４を採用している。しかしながら、本発明はこれに限定されない。進展抑制部１４は、ソルダレジスト４０から絶縁基材１１に生じたクラックＣＲが伸びていくのを止めることができる部材であれば採用できる。

また、進展抑制部１４は、内層パターン１３や表層パターン１２などと電気的に絶縁され独立した部位であったり、ランド１２１と同電位であると好ましい。これによって、電子装置１００は、クラックＣＲが一面から進展抑制部１４に達して、延長部１２２と進展抑制部１４との絶縁性が確保できなくなっても、機能上不具合が発生しない。言い換えると、電子装置１００は、回路基板１０の内部における絶縁信頼性を確保できる。

以上のように、電子装置１００は、表層パターン１２の一部でありランド１２１から伸びた延長部１２２を跨いで一面に設けられており、はんだ３０がランド１２１から延長部１２２に濡れ広がるのを抑制するためのソルダレジスト４０を有している。また、電子装置１００は、回路基板１０の内部における、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置が進展抑制部１４によって補強されている。このため、電子装置１００は、ソルダレジスト４０に生じたクラックＣＲによって、絶縁基材１１にクラックＣＲが生じたとしても、そのクラックＣＲの進展を進展抑制部１４で止めやすくなる。つまり、電子装置１００は、絶縁基材１１におけるクラックＣＲの進展を抑制できる。例えば、図３に示すように、電子装置１００は、進展抑制部１４によって、クラックＣＲが内層パターン１３に達することを抑制できる。

以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本発明のその他の実施形態である第２実施形態〜第７実施形態に関して説明する。各実施形態は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本発明は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。

（第２実施形態）
図４を用いて、第２実施形態の電子装置１００ａに関して説明する。電子装置１００ａは、回路基板１０ａの構成が電子装置１００と異なる。回路基板１０ａは、進展抑制部１４ａの構成が回路基板１０と異なる。

進展抑制部１４ａは、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域に加えて、延長部１２２におけるソルダレジスト４０が重なり有っている部位の対向領域に設けられている。

また、進展抑制部１４ａは、ソルダレジスト４０よりも一回り大きく設けられていてもよい。つまり、進展抑制部１４ａは、一面と平行な面において、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域と、延長部１２２におけるソルダレジスト４０が重なり有っている部位の対向領域との全域よりも広く形成されているとも言える。また、進展抑制部１４ａは、ランド１２１の対向領域の全域ではなく、ランド１２１の対向領域の一部を含んで設けられている。電子装置１００ａは、回路基板１０ａの構成が電子装置１００と異なるが、電子装置１００と同様の効果を奏することができる。

（第３実施形態）
図５を用いて、第３実施形態の電子装置１００ｂに関して説明する。電子装置１００ｂは、回路基板１０ｂの構成が電子装置１００と異なる。回路基板１０ｂは、進展抑制部１４ｂの構成が回路基板１０と異なる。

進展抑制部１４ｂは、図５に示すように、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域に設けられている。また、進展抑制部１４ｂは、ソルダレジスト４０と絶縁基材１１との接触部位の対向領域よりも一回り大きく設けられていてもよい。さらに、進展抑制部１４ｂは、延長部１２２におけるソルダレジスト４０が重なり有っている部位の対向領域の全域ではなく一部と、及びランド１２１の対向領域の全域ではなく、ランド１２１の対向領域の一部を含んで設けられていてもよい。

このように、回路基板１０ｂは、一つのソルダレジスト４０に対して、二つの進展抑制部１４ｂが設けられている。つまり、進展抑制部１４ｂは、進展抑制部１４を二つに分割したものと言える。電子装置１００ｂは、回路基板１０ｂの構成が電子装置１００と異なるが、電子装置１００と同様の効果を奏することができる。

（第４実施形態）
図６、図７を用いて、第４実施形態の電子装置１００ｃに関して説明する。電子装置１００ｃは、電子部品２０ｃの構成、及び回路基板１０ｃの構成が電子装置１００と異なる。

電子装置１００ｃは、ＱＦＮの電子部品２０ｃが回路基板１０ｃに実装されている。図７に示すように、電子部品２０ｃは、半導体チップなどの基部２１ｃと、基部２１ｃとワイヤ２４ｃで接続された複数の電極２２ｃと、基部２１ｃと接着材２５ｃで接続されたパッド２３ｃと、これらを一体的に覆っている保護樹脂２６ｃを備えて構成されている。しかしながら、電極２２ｃとパッド２３ｃは、一部が保護樹脂２６ｃから露出している。また、電子部品２０ｃは、三つ以上の電極２２ｃが設けられている。なお、ＱＦＮは、quad flat non-leaded packageの略称である。

電子部品２０ｃは、はんだ３０を介して回路基板１０ｃに実装されている。詳述すると、電子部品２０ｃは、はんだ３０を介して、電極２２ｃとランド１２１ｃが電気的及び機械的に接続されている。このため、電子装置１００ｃは、電子装置１００と同様に、延長部１２２ｃを跨いでソルダレジスト４０を備えることになる。電子装置１００ｃは、はんだ３０が接続された延長部１２２ｃの数と同数のソルダレジスト４０が設けられている。言い換えると、電子装置１００ｃは、はんだ３０が接続されたランド１２１ｃの数と同数のソルダレジスト４０が設けられている。なお、電子部品２０ｃは、はんだ３０を介して、パッド２３ｃと実装ランド１５ｃが機械的に接続されている。

回路基板１０ｃは、絶縁基材１１ｃに、表層パターン１２ｃと、内層パターン１３ｃと、表層パターン１２ｃの一部と内層パターン１３ｃの一部とを接合しているビア１６ｃと、実装ランド１５ｃとを備えて構成されている。表層パターン１２ｃは、電子装置１００と同様に、ランド１２１ｃと延長部１２２ｃとを含むものである。回路基板１０ｃは、自身に実装される電子部品２０ｃの電極２２ｃの数と同じ、又は電極２２ｃの数よりも多くのランド１２１ｃが形成されている。このため、回路基板１０ｃは、自身に実装される電子部品２０ｃの電極２２ｃの数と同じ、又は電極２２ｃの数よりも多くの延長部１２２ｃが形成されている。なお、実装ランド１５ｃは、表層パターン１２ｃと同じ絶縁基材１１ｃの一面に形成されているため、表層パターン１２ｃの一部とみなすこともできる。

さらに、回路基板１０ｃは、進展抑制部１４ｃを備えて構成されている。進展抑制部１４ｃは、複数のソルダレジスト４０のそれぞれに対応して個別に設けられている。よって、回路基板１０ｃは、複数の進展抑制部１４ｃが設けられている。

進展抑制部１４ｃは、各ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に設けられている。また、進展抑制部１４ｃは、各ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置を含んで設けられていると言える。

本実施形態では、第１実施形態と同様に、ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に加えて、延長部１２２におけるソルダレジスト４０が重なり有っている部位に対向する位置に設けられた進展抑制部１４ｃを採用している。また、本実施形態では、第１記実施形態と同様に、ソルダレジスト４０と絶縁基材１１との接触部位に対向する位置に加えて、ランド１２１ｃに対向する位置を含んで設けられた進展抑制部１４ｃを採用している。さらに、進展抑制部１４ｃは、第１記実施形態と同様に、ランド１２１ｃよりも一回り大きく、且つ、ソルダレジスト４０よりも一回り大きく設けられていてもよい。なお、進展抑制部１４ｃは、材料や電気的な接続構成は進展抑制部１４と同様である。

進展抑制部１４ｃ及び内層パターン１３ｃは、一部が絶縁基材１１ｃから露出している。つまり、回路基板１０ｃは、電子部品２０ｃが実装された一面の反対面に、進展抑制部１４ｃ及び内層パターン１３ｃが露出している。このため、電子装置１００ｃは、電子部品２０ｃが発熱した場合であっても、電子部品２０ｃから発せられた熱を回路基板１０ｃの反対面側から放熱できる。

このように、電子装置１００ｃは、電子部品２０ｃの構成、及び回路基板１０ｃの構成が電子装置１００と異なるものの、電子装置１００と同様の効果を奏することができる。

（第５実施形態）
図８を用いて、第５実施形態の電子装置１００ｄに関して説明する。電子装置１００ｄは、回路基板１０ｄの構成が電子装置１００ｃと異なる。回路基板１０ｄは、進展抑制部１４ｄの構成が回路基板１０ｃと異なる。よって、回路基板１０ｄは、回路基板１０ｃと同様に、絶縁基材１１ｃ、表層パターン１２ｃ、内層パターン１３ｃ、ビア１６ｃなどを備えて構成されている。

進展抑制部１４ｄは、図８に示すように、環状に形成されている。進展抑制部１４ｄは、複数のソルダレジスト４０に対して一つ設けられている。進展抑制部１４ｄは、各ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に設けられている。また、進展抑制部１４ｄは、各ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置を含んで設けられていると言える。さらに、本実施形態では、ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に加えて、延長部１２２におけるソルダレジスト４０が重なり有っている部位に対向する位置に設けられた進展抑制部１４ｄを採用している。つまり、進展抑制部１４ｄは、複数のソルダレジスト４０の投影領域を一体的に含んでいると言える。なお、進展抑制部１４ｄは、材料や電気的な接続構成は進展抑制部１４と同様である。

電子装置１００ｄは、回路基板１０ｄの構成が電子装置１００ｃと異なるものの、電子装置１００ｃと同様の効果を奏することができる。

（第６実施形態）
図９、図１０を用いて、第６実施形態の電子装置１００ｅに関して説明する。電子装置１００ｅは、電子部品２０ｅの構成、及び回路基板１０ｅの構成が電子装置１００と異なる。

電子装置１００ｅは、ベアチップの電子部品２０ｅが回路基板１０ｅに実装されている。電子部品２０ｅは、パワーＭＯＳなどを採用できる。図１０に示すように、電子部品２０ｅは、半導体などの基部２１ｅと、基部２１ｅに設けられた第１電極２２ｅと第２電極２３ｅなどを備えて構成されている。電子部品２０ｅは、例えば、第１電極２２ｅがゲート電極で、第２電極２３ｅがソース電極である。なお、図示は省略するが、電子部品２０ｅは、ドレイン電極が設けられていてもよい。

電子部品２０ｅは、はんだ３０を介して回路基板１０ｅに実装されている。詳述すると、電子部品２０ｅは、はんだ３０を介して、第１電極２２ｅと第１ランド１２１ｅが電気的及び機械的に接続されている。このため、電子装置１００ｅは、電子装置１００と同様に、延長部１２２ｅを跨いでソルダレジスト４０を備えることになる。電子装置１００ｅは、はんだ３０が接続された延長部１２２ｅの数と同数のソルダレジスト４０が設けられている。言い換えると、電子装置１００ｅは、はんだ３０が接続された第１ランド１２１ｅの数と同数のソルダレジスト４０が設けられている。なお、電子部品２０ｅは、はんだ３０を介して、第２電極２３ｅと第２ランド１２３ｅが電気的及び機械的に接続されている。

回路基板１０ｅは、絶縁基材１１ｅに、表層パターン１２ｅと、第２ランド１２３ｅとを備えて構成されている。回路基板１０ｅは、内層パターンやビアが設けられていてもよい。表層パターン１２ｅは、電子装置１００と同様に、第１ランド１２１ｅと延長部１２２ｅとを含むものである。回路基板１０ｅは、自身に実装される電子部品２０ｅの第１電極２２ｅの数と同じ、又は第１電極２２ｅの数よりも多くのランド１２１ｅが形成されている。また、回路基板１０ｅは、自身に実装される電子部品２０ｅの第１電極２２ｅの数と同じ、又は第１電極２２ｅの数よりも多くの延長部１２２ｅが形成されている。なお、第２ランド１２３ｅは、表層パターン１２ｅと同じ絶縁基材１１ｅの一面に形成されているため、表層パターン１２ｅの一部とみなすこともできる。

さらに、回路基板１０ｅは、進展抑制部１４ｅを備えて構成されている。進展抑制部１４ｅは、回路基板１０ｄと同様に、複数のソルダレジスト４０に対して一つ設けられている。進展抑制部１４ｅは、各ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に設けられている。また、進展抑制部１４ｅは、各ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置を含んで設けられていると言える。さらに、本実施形態では、ソルダレジスト４０と絶縁基材１１ｃとの接触部位に対向する位置に加えて、延長部１２２ｅにおけるソルダレジスト４０が重なり有っている部位に対向する位置に設けられた進展抑制部１４ｅを採用している。つまり、進展抑制部１４ｅは、複数のソルダレジスト４０の投影領域を一体的に含んでいると言える。

なお、進展抑制部１４ｅは、複数のソルダレジスト４０のそれぞれに対応して個別に設けられていてもよい。また、進展抑制部１４ｅは、材料や電気的な接続構成は進展抑制部１４と同様である。

このように、電子装置１００ｅは、電子部品２０ｅの構成、及び回路基板１０ｅの構成が電子装置１００と異なるものの、電子装置１００と同様の効果を奏することができる。

（第７実施形態）
図１１を用いて、第７実施形態の電子装置１００ｆに関して説明する。電子装置１００ｆは、回路基板１０ｆの構成が電子装置１００と異なる。

電子装置１００ｆは、電子部品２０ｅが回路基板１０ｆに実装されている。回路基板１０ｆは、第２ランド１２３ｆの形状が回路基板１０ｅと異なる。具体的には、回路基板１０ｆは、二つの第２ランド１２３ｆが設けられている。

なお、回路基板１０ｆは、表層パターン１２ｆが表層パターン１２ｅと同様であり、第１ランド１２１ｆが第１ランド１２１ｅと同様であり、延長部１２２ｆが延長部１２２ｅと同様である。また、進展抑制部１４ｆは、進展抑制部１４ｅと同様である。

このように、電子装置１００ｆは、回路基板１０ｆの構成が電子装置１００ｅと異なるものの、電子装置１００ｅと同様の効果を奏することができる。

１０，１０ａ〜１０ｆ回路基板、１１，１１ｃ，１１ｅ絶縁基材、１２，１２ｃ，１２ｅ，１２ｆ表層パターン、１２１，１２１ｃランド、１２１ｅ，１２１ｆ第１ランド、１２２，１２２ｃ，１２２ｅ，１２２ｆ延長部、１３内層パターン、１４，１４ａ〜１４ｆ進展抑制部、２０，２０ｃ，２０ｅ電子部品、２１基部、２２，２２ｃ電極、２２ｅ第１電極、３０はんだ、４０ソルダレジスト、５０封止樹脂、１００，１００ａ〜１００ｆ電子装置

Claims

電子部品（２０，２０ｃ，２０ｅ）と、
樹脂を主成分とする絶縁基材（１１，１１ｃ，１１ｅ）の一面に前記電子部品が実装されており、前記一面に導電性の表層配線（１２，１２ｃ，１２ｅ，１２ｆ）が形成された回路基板（１０，１０ａ〜１０ｆ）と、
前記表層配線の一部であるランド（１２１，１２１ｃ，１２１ｅ，１２１ｆ）と、前記電子部品とを電気的及び機械的に接続しているはんだ（３０）と、
前記表層配線の一部であり前記ランドから伸びた延長部（１２２，１２２ｃ，１２２ｅ，１２２ｆ）を跨いで前記一面に設けられており、前記はんだが前記ランド上から前記延長部に濡れ広がるのを抑制するための広がり抑制部（４０）と、を有し、
前記回路基板は、前記絶縁基材の内部において、前記広がり抑制部と前記絶縁基材との接触部位に対向する位置に、前記絶縁基材を補強する補強部（１４，１４ａ〜１４ｆ）を備えており、
前記補強部は、前記絶縁基材の内部において、前記広がり抑制部と前記絶縁基材との接触部位に対向する位置に加えて、前記延長部における前記広がり抑制部が重なり有っている部位に対向する位置を含んで設けられていることを特徴とする電子装置。
前記補強部は、前記絶縁基材の内部において、前記広がり抑制部と前記絶縁基材との接触部位に対向する位置に加えて、前記ランドに対向する位置を含んで設けられていることを特徴とする請求項１に記載の電子装置。
前記回路基板は、前記絶縁基材の内部に導電性の内層配線が形成されており、
前記補強部は、前記内層配線の一部であることを特徴とする請求項１又は２に記載の電子装置。
前記回路基板は、前記絶縁基材の内部に導電性の内層配線が形成されており、
前記補強部は、前記内層配線とは別体に設けられていることを特徴とする請求項１又は２に記載の電子装置。