CN105990283A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105990283A
CN105990283A CN201510095089.9A CN201510095089A CN105990283A CN 105990283 A CN105990283 A CN 105990283A CN 201510095089 A CN201510095089 A CN 201510095089A CN 105990283 A CN105990283 A CN 105990283A
Authority
CN
China
Prior art keywords
wiring
terminal
semiconductor device
mounting terminal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510095089.9A
Other languages
English (en)
Other versions
CN105990283B (zh
Inventor
片冈忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201910191898.8A priority Critical patent/CN110060968B/zh
Publication of CN105990283A publication Critical patent/CN105990283A/zh
Application granted granted Critical
Publication of CN105990283B publication Critical patent/CN105990283B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的实施方式提供一种能够抑制衬底上的布线断裂的半导体装置。根据一实施方式,半导体装置包含:衬底;第一端子,设置在衬底上;及第二端子,设置在衬底上,位于第一端子的第一方向。所述装置还具备:第一布线,设置在衬底上,连接在第一端子的第一部位;及第二布线,设置在衬底上,连接在第二端子的第二部位。所述装置还具备:零件,设置在第一及第二端子上,电连接在第一及第二端子;以及密封树脂,覆盖第一及第二端子、第一及第二布线、及零件。而且,第一及第二部位设置在从零件的与第一方向正交的第二方向的两端部向第一方向延伸的延长线所夹的范围外且从零件的第一方向的两端部向第二方向延伸的延长线所夹的范围外。

Description

半导体装置
[相关申请案]
本申请案享受将日本专利申请案2014-187801号(申请日:2014年9月16日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及一种半导体装置。
背景技术
在利用铸模树脂对半导体封装体进行密封的情况下,必须保证半导体装置对半导体封装体的内部及外部的温度变化的耐受性。近年来,越来越多地将设置在布线衬底表面的表面安装零件安装在半导体封装体内。在该情况下,关于半导体封装体内的表面安装零件,也必须保证对温度变化的耐受性。
在布线衬底表面设置表面安装零件的情况下,在布线衬底设置用来与表面安装零件电连接的安装端子、及连接在安装端子的布线。有如下情况:如果半导体封装体内的温度变化较大,那么该布线会因布线衬底上的构件彼此的线膨胀系数的不同而断裂。布线衬底上的构件多数情况下由线膨胀系数较高的材料形成,因此在表面安装零件由线膨胀系数较低的材料形成的情况下,布线在表面安装零件的附近断裂的可能性较高。布线的断裂虽然可通过扩大布线宽度而抑制,但布线设计的自由度会因此降低。
发明内容
本发明的实施方式提供一种能够抑制衬底上的布线断裂的半导体装置。
根据一实施方式,半导体装置包含:衬底;第一端子,设置在所述衬底上;及第二端子,设置在所述衬底上,位于所述第一端子的第一方向。所述装置还具备:第一布线,设置在所述衬底上,连接在所述第一端子的第一部位;及第二布线,设置在所述衬底上,连接在所述第二端子的第二部位。所述装置还具备:零件,设置在所述第一及第二端子上,电连接在所述第一及第二端子;以及密封树脂,覆盖所述第一及第二端子、所述第 一及第二布线、及所述零件。而且,所述第一及第二部位设置在从所述零件的与所述第一方向正交的第二方向的两端部向所述第一方向延伸的延长线所夹的范围外,且设置在从所述零件的所述第一方向的两端部向所述第二方向延伸的延长线所夹的范围外。
附图说明
图1(a)及(b)是表示第一实施方式的半导体装置的构造的俯视图及剖视图。
图2(a)及(b)是表示第一实施方式的比较例的半导体装置的构造的俯视图及剖视图。
图3(a)及(b)是用来对第一实施方式的半导体装置与其比较例的半导体装置进行比较的俯视图。
图4(a)及(b)是表示第一实施方式的变化例的半导体装置的构造的俯视图及剖视图。
图5(a)及(b)是表示第二实施方式的半导体装置的构造的俯视图及剖视图。
图6(a)及(b)是表示第二实施方式的变化例的半导体装置的构造的俯视图及剖视图。
图7是表示第三实施方式的半导体装置的构造的俯视图。
图8是表示第四实施方式的半导体装置的构造的俯视图。
图9是表示第五实施方式的半导体装置的构造的俯视图。
图10是表示第六实施方式的半导体装置的构造的俯视图。
具体实施方式
以下,参照附图说明本发明的实施方式。
(第一实施方式)
图1是表示第一实施方式的半导体装置的构造的俯视图及剖视图。图1(a)是表示半导体装置的构造的俯视图。图1(b)是沿图1(a)的I-I'线的剖视图。
本实施方式的半导体装置具备:布线衬底1,作为衬底的示例;第一及第二安装端子2a、2b,作为第一及第二端子的示例;第一及第二布线3a、3b;阻焊剂4,具有第一及第二开口部4a、4b;及安装零件5,作为零件的示例。
本实施方式的半导体装置还具备第一及第二焊料6a、6b、作为密封树脂的示例的铸模树脂7、及外壳8。此外,图1(a)中,为了易于观察图而省略这些的图示。
[布线衬底1]
布线衬底1用来安装半导体芯片或各种零件。布线衬底1的示例为绝缘衬底。图1(a)及图1(b)表示与布线衬底1的表面平行且相互垂直的X方向及Y方向、以及与布线衬底 1的表面垂直的Z方向。X方向与Y方向分别是第一方向与第二方向的示例。
本说明书中,将+Z方向视为上方向处理,将-Z方向视为下方向处理。例如,布线衬底1与安装零件5的位置关系被表达为布线衬底1位于安装零件5的下方。此外,-Z方向可以与重力方向一致,也可以不与重力方向一致。
[安装端子2a、2b]
第一安装端子2a设置在布线衬底1上。第二安装端子2b设置在布线衬底1上,位于第一安装端子2a的X方向。第一及第二安装端子2a、2b的示例是包含Cu(铜)层、Ni(镍)层、及Au(金)层的积层膜。
第一安装端子2a具备:第一端部A1,与第二安装端子2b对向;第二端部A2,与第一端部A1为相反侧;及一个以上的第三端部A3、A4,位于第一端部A1与第二端部A2之间。本实施方式的第一安装端子2a的形状为长方形,本实施方式的第一安装端子2a具备四个端部A1~A4。第一端部A1与第二端部A2沿Y方向平行地延伸。第三端部A3、A4沿X方向平行地延伸。此外,第一安装端子2a的形状也可以是长方形以外的形状。
第二安装端子2b具备:第四端部B1,与第一安装端子2a对向;第五端部B2,与第四端部B1为相反侧;及一个以上的第六端部B3、B4,位于第四端部B1与第五端部B2之间。本实施方式的第二安装端子2b的形状为长方形,本实施方式的第二安装端子2b具备4个端部B1~B4。第四端部B1与第五端部B2沿Y方向平行地延伸。第六端部B3、B4沿X方向平行地延伸。此外,第二安装端子2b的形状也可以是长方形以外的形状。
[布线3a、3b]
第一布线3a设置在布线衬底1上,连接在第一安装端子2a的第一部位Ka。本实施方式的第一部位Ka设置在第一安装端子2a的第三端部A4。本实施方式的第一布线3a沿Y方向延伸。
第二布线3b设置在布线衬底1上,连接在第二安装端子2b的第二部位Kb。本实施方式的第二部位Kb设置在第二安装端子2b的第六端部B4。本实施方式的第二布线3b沿Y方向延伸。
第一及第二布线3a、3b的示例为Cu(铜)层。本实施方式的第一及第二布线3a、3b相互平行地延伸。另外,本实施方式的第一及第二部位Ka、Kb分别设置在第一及第二安装端子2a、2b的相同侧的端部A4、B4
此外,第一及第二安装端子2a、2b例如可通过在第一及第二布线3a、3b的Cu层 的一部分积层Ni层与Au层而形成。
[阻焊剂4]
阻焊剂4以覆盖第一及第二布线3a、3b的方式形成在布线衬底1上。图1(a)以交叉影线表示阻焊剂4的形成区域。
本实施方式的阻焊剂4具有NSMD(Non Solder Mask Defined,非阻焊层限定)构造。由此,第一及第二开口部4a、4b分别具有比第一及第二安装端子2a、2b大的面积,阻焊剂4不与第一及第二安装端子2a、2b接触。
[安装零件5]
安装零件5设置在第一及第二安装端子2a、2b上,电连接在第一及第二安装端子2a、2b。本实施方式的安装零件5是使用陶瓷而形成。安装零件5的示例是积层陶瓷电容器、或使用陶瓷的芯片电阻。安装零件5也可以使用线膨胀系数较低的除陶瓷以外的材料而形成。
本实施方式的安装零件5的平面形状是具有与X方向平行的长边及与Y方向平行的短边的长方形。但,安装零件5的平面形状也可以是长方形以外的形状。
[焊料6a、6b]
第一焊料6a设置在第一开口部4a,将第一安装端子2a与安装零件5电连接。第二焊料6b设置在第二开口部4b,将第二安装端子2b与安装零件5电连接。第一及第二焊料6a、6b的材料例如为Sn(锡)合金。
[铸模树脂7与外壳8]
铸模树脂7与外壳8以覆盖第一及第二安装端子2a、2b、第一及第二布线3a、3b、阻焊剂4、安装零件5、第一及第二焊料6a、6b的方式形成在布线衬底1上,与布线衬底1一起构成半导体封装体。铸模树脂7的示例包含环氧树脂。外壳8覆盖铸模树脂7。在本实施方式中,半导体封装体由铸模树脂7密封。
这样,本实施方式的安装零件5安装在半导体封装体内,由铸模树脂7覆盖。由此,在本实施方式中,谋求保证安装零件5对于半导体封装体的内部及外部的温度变化的耐受性。
接下来,对本实施方式的第一及第二布线3a、3b的配置进行详细说明。
图1(a)表示布线衬底1上的第一及第二区域R1、R2。第一区域R1是在X方向与安装零件5重叠的区域。第二区域R2是在Y方向与安装零件5重叠的区域。
本实施方式的第一及第二部位Ka、Kb设置在第一及第二部位Ka、Kb与安装零件5在X方向不重叠、且第一及第二部位Ka、Kb与安装零件5在Y方向不重叠的位置。 即,第一及第二部位Ka、Kb设置在第一及第二区域R1、R2的外部。
这样,本实施方式的第一布线3a在第一及第二区域R1、R2的外部连接在第一安装端子2a。同样地,本实施方式的第二布线3b在第一及第二区域R1、R2的外部连接在第二安装端子2b。
另外,本实施方式的第一及第二布线3a、3b沿Y方向延伸。由此,关于本实施方式的第一布线3a,不仅接近于第一部位Ka的部分位于第一及第二区域R1、R2的外部,而且远离第一部位Ka的部分也位于第一及第二区域R1、R2的外部。同样地,关于本实施方式的第二布线3b,不仅接近于第二部位Kb的部分位于第一及第二区域R1、R2的外部,而且远离第二部位Kb的部分也位于第一及第二区域R1、R2的外部。
(1)第一实施方式的比较例
图2是表示第一实施方式的比较例的半导体装置的构造的俯视图及剖视图。
本比较例的第一部位Ka设置在第一安装端子2a的第二端部A2,位于第一区域R1的内部。本比较例的第一布线3a沿X方向延伸。
本比较例的第二部位Kb设置在第二安装端子2b的第五端部B2,位于第一区域R1的内部。本比较例的第二布线3b沿X方向延伸。
图3是用来对第一实施方式的半导体装置与其比较例的半导体装置进行比较的俯视图。图3(a)表示比较例的半导体装置。图3(b)表示第一实施方式的半导体装置。
图3(a)及图3(b)表示第一实施方式与比较例的半导体装置中的应力分布的计算结果。当安装零件5因温度变化而膨胀或收缩时,应力会施加于安装端子2a、2b或布线3a、3b。一般,安装零件5的线膨胀系数与安装端子2a、2b或布线3a、3b的线膨胀系数的差越大,施加于安装端子2a、2b或布线3a、3b的应力越大。
符号P1~P4表示有较大应力施加于安装端子2a、2b或布线3a、3b的区域。符号Q1~Q4表示有更大应力施加于安装端子2a、2b或布线3a、3b的区域。此外,于其他区域未施加应力、或者施加比区域P1~P4或区域Q1~Q4小的应力。
图3(a)表示在第一及第二安装端子2a、2b中有较大应力施加于安装零件5的设置区域。另外,图3(a)表示也有较大应力施加于安装零件5的设置区域的X方向及Y方向的区域。认为其原因在于,第一及第二安装端子2a、2b在X方向相互邻接。因为第一及第二安装端子2a、2b在X方向相互邻接,所以会有较大应力施加于安装零件5的X方向的区域、或与X方向垂直的Y方向的区域。
因此,如果第一及第二布线3a、3b在第一及第二区域R1、R2的内部连接在第一及第二安装端子2a、2b,那么会有较大应力施加于第一及第二布线3a、3b。该情况下, 存在第一及第二布线3a、3b分别在第一及第二安装端子2a、2b的附近断裂的可能性。在图3(a)中,在第一及第二布线3a、3b的区域P3、P4(尤其区域Q3、Q4)施加着较大应力。
另一方面,本实施方式的第一及第二布线3a、3b在第一及第二区域R1、R2的外部连接在第一及第二安装端子2a、2b。因此,在本实施方式中,如图3(b)所示,不会有较大应力施加于第一及第二布线3a、3b。由此,根据本实施方式,可抑制第一及第二布线3a、3b断裂。
(2)第一实施方式的变化例
图4是表示第一实施方式的变化例的半导体装置的构造的俯视图及剖视图。
本变化例的阻焊剂4具有SMD(Solder Mask Defined,阻焊层限定)构造。由此,第一及第二开口部4a、4b分别具有比第一及第二安装端子2a、2b小的面积,阻焊剂4局部地覆盖第一及第二安装端子2a、2b。
这样,本实施方式既可应用于图1(a)及图1(b)所示的NSMD构造,也可以应用于图4(a)及图4(b)所示的SMD构造。在将本实施方式应用于NSMD构造的情况下,焊料6a、6b进入安装端子2a、2b与阻焊剂4之间,因此焊料的接合强度变高。另一方面,在将本实施方式应用于SMD构造的情况下,阻焊剂4覆盖第一及第二部位Ka、Kb,因此布线3a、3b的强度变高。
如上所述,本实施方式的第一及第二部位Ka、Kb设置在第一及第二部位Ka、Kb与安装零件5在X方向不重叠、且第一及第二部位Ka、Kb与安装零件5在Y方向不重叠的位置。
即,本实施方式的第一布线3a在第一及第二区域R1、R2的外部连接在第一安装端子2a,本实施方式的第二布线3b在第一及第二区域R1、R2的外部连接在第二安装端子2b。
由此,根据本实施方式,可降低施加于第一及第二布线3a、3b的应力,可抑制第一及第二布线3a、3b断裂。根据本实施方式,可在不增大第一及第二布线3a、3b的布线宽度的情况下抑制第一及第二布线3a、3b断裂。
(第二实施方式)
图5是表示第二实施方式的半导体装置的构造的俯视图及剖视图。图5(a)是表示半导体装置的构造的俯视图。图5(b)是沿图5(a)的I-I'线的剖视图。
本实施方式的半导体装置除具备第一实施方式的半导体装置的构成要素以外,还具备第三及第四布线3c、3d。
第三布线3c设置在布线衬底1上,连接在第一安装端子2a的第三部位Kc。本实施方式的第三部位Kc与第一部位Ka同样地设置在第一安装端子2a的第三端部A3、A4。但,第一部位Ka设置在第三端部A4,相对于此,第三部位Kc设置在与第三端部A4对向的第三端部A3。本实施方式的第三布线3c沿Y方向延伸,且与第一布线3a平行地延伸。
第四布线3d设置在布线衬底1上,连接在第二安装端子2b的第四部位Kd。本实施方式的第四部位Kd与第二部位Kb同样地设置在第二安装端子2b的第六端部B3、B4。但,第二部位Kb设置在第六端部B4,相对于此,第四部位Kd设置在与第六端部B4对向的第六端部B3。本实施方式的第四布线3d沿Y方向延伸,且与第二布线3b平行地延伸。
本实施方式的第一至第四部位Ka~Kd设置在第一至第四部位Ka~Kd与安装零件5在X方向不重叠、且第一至第四部位Ka~Kd与安装零件5在Y方向不重叠的位置。即,第一至第四部位Ka~Kd设置在第一及第二区域R1、R2的外部。
另外,本实施方式的第一至第四布线3a~3d沿Y方向延伸。由此,关于本实施方式的各第一至第四布线3a~3d,不仅接近第一至第四部位Ka~Kd的部分位于第一及第二区域R1、R2的外部,而且远离第一至第四部位Ka~Kd的部分也位于第一及第二区域R1、R2的外部。
图6是表示第二实施方式的变化例的半导体装置的构造的俯视图及剖视图。
图5的阻焊剂4具有NSMD构造。另一方面,图6的阻焊剂4具有SMD构造。这样,本实施方式既可应用于NSMD构造,也可以应用于SMD构造。
如上所述,本实施方式的第一至第四部位Ka~Kd设置在第一至第四部位Ka~Kd与安装零件5在X方向不重叠、且第一至第四部位Ka~Kd与安装零件5在Y方向不重叠的位置。
由此,根据本实施方式,可降低施加于第一至第四布线3a~3d的应力,可抑制第一至第四布线3a~3d断裂。根据本实施方式,可在不增大第一至第四布线3a~3d的布线宽度的情况下抑制第一至第四布线3a~3d断裂。
此外,本实施方式的第三及第四布线3c、3d也可以分别与布线衬底1上的第三及第四安装端子(未图示)连接。在该情况下,能够将第一及第二安装端子2a、2b上的安装零件5与第三及第四安装端子上的安装零件(未图示)并联连接。
(第三~第六实施方式)
图7是表示第三实施方式的半导体装置的构造的俯视图。
第一实施方式的第一及第二部位Ka、Kb分别设置在第一及第二安装端子2a、2b的相同侧的端部A4、B4。另一方面,第三实施方式的第一及第二部位Ka、Kb分别设置在第一及第二安装端子2a、2b的不同侧的端部A4、B3。在该情况下,能够将第一及第二安装端子2a、2b上的安装零件5与第三及第四安装端子上的安装零件串联连接。
图8是表示第四实施方式的半导体装置的构造的俯视图。
第四实施方式的第一及第二部位Ka、Kb与第一实施方式同样地位于第一及第二区域R1、R2的外部。但,第一实施方式的第一及第二布线3a、3b沿Y方向延伸,相对于此,第四实施方式的第一及第二布线3a、3b沿X方向延伸。
此外,第四实施方式的第一及第二部位Ka、Kb也可以分别与第三实施方式同样地设置在第一及第二安装端子2a、2b的不同侧的端部A4、B3
图9是表示第五实施方式的半导体装置的构造的俯视图。
第五实施方式的第一及第二部位Ka、Kb与第一实施方式同样地位于第一及第二区域R1、R2的外部。但,第一实施方式的第一及第二部位Ka、Kb分别设置在第三及第六端部A4、B4,相对于此,第五实施方式的第一及第二部位Ka、Kb分别设置在第二及第五端部A2、B2。另外,第四实施方式的第一及第二布线3a、3b与第四实施方式同样地沿X方向延伸。
此外,第五实施方式的第一及第二布线3a、3b也可以分别与第一实施方式同样地沿Y方向延伸。
图10是表示第六实施方式的半导体装置的构造的俯视图。
第六实施方式的第一及第二部位Ka、Kb与第一实施方式同样地位于第一及第二区域R1、R2的外部。但,第六实施方式的第一部位Ka设置在第二端部A2与第三端部A4的边界部,第六实施方式的第二部位Kb设置在第五端部B2与第六端部B4的边界部。另外,第六实施方式的第一及第二布线3a、3b沿不与X方向及Y方向平行的方向延伸。另外,第六实施方式的第一及第二布线3a、3b相互不平行地延伸。
此外,第六实施方式的第一及第二布线3a、3b也可以分别与第一~第五实施方式同样地沿X方向或Y方向延伸。
根据第三~第六实施方式,与第一及第二实施方式同样地可降低施加于第一及第二布线3a、3b的应力,可抑制第一及第二布线3a、3b断裂。
此外,第一~第六实施方式的半导体装置的构造也可以相互组合而使用。例如,第二实施方式的各布线3a~3d也可以具有与第三~第六实施方式的任一布线3a、3b相同的构造。
以上,对若干种实施方式进行了说明,但这些实施方式是仅作为示例而提出的,并非意欲限定发明的范围。本说明书中说明的新颖的装置能以其他各种方式来实施。另外,对于本说明书中说明的装置的方式,可在不脱离发明主旨的范围内进行各种省略、替换、变更。随附的权利要求书及与其均等的范围意欲包含发明的范围或主旨内所含的这种方式或变化例。
[符号的说明]
1 布线衬底
2a 第一安装端子
2b 第二安装端子
3a 第一布线
3b 第二布线
3c 第三布线
3d 第四布线
4 阻焊剂
4a 第一开口部
4b 第二开口部
5 安装零件
6a 第一焊料
6b 第二焊料
7 铸模树脂
8 外壳。

Claims (6)

1.一种半导体装置,其特征在于包含:
衬底;
第一端子,设置在所述衬底上;
第二端子,设置在所述衬底上,位于所述第一端子的第一方向;
第一布线,设置在所述衬底上,连接在所述第一端子的第一部位;
第二布线,设置在所述衬底上,连接在所述第二端子的第二部位;
零件,设置在所述第一及第二端子上,电连接在所述第一及第二端子;以及
密封树脂,覆盖所述第一及第二端子、所述第一及第二布线、以及所述零件;并且
所述第一及第二部位设置在从所述零件的与所述第一方向正交的第二方向的两端部向所述第一方向延伸的延长线所夹的范围外且从所述零件的所述第一方向的两端部向所述第二方向延伸的延长线所夹的范围外。
2.根据权利要求1所述的半导体装置,其特征在于:
所述第一端子包含:与所述第二端子对向的第一端部、所述第一端部的相反侧的第二端部、以及位于所述第一端部与所述第二端部之间的一个以上的第三端部;
所述第二端子包含:与所述第一端子对向的第四端部、所述第四端部的相反侧的第五端部、以及位于所述第四端部与所述第五端部之间的一个以上的第六端部;并且
所述第一部位设置在所述第三端部中的任一个;
所述第二部位设置在所述第六端部中的任一个。
3.根据权利要求1或2所述的半导体装置,其特征在于:
所述第一及第二布线在所述第二方向延伸。
4.根据权利要求1所述的半导体装置,其特征在于还包含:
第三布线,设置在所述衬底上,连接在所述第一端子的第三部位;以及
第四布线,设置在所述衬底上,连接在所述第二端子的第四部位;并且
所述第三及第四部位设置在将所述零件的所述第二方向的两端部向所述第一方向延伸的范围外且将所述零件的所述第一方向的两端部向所述第二方向延伸的范围外。
5.根据权利要求4所述的半导体装置,其特征在于:
所述第一端子包含:与所述第二端子对向的第一端部、所述第一端部的相反侧的第二端部、以及位于所述第一端部与所述第二端部之间的一个以上的第三端部;
所述第二端子包含:与所述第一端子对向的第四端部、所述第四端部的相反侧的第五端部、以及位于所述第四端部与所述第五端部之间的一个以上的第六端部;
所述第一及第三部位分别设置在所述第三端部中所包含的相互对向的端部的一个与另一个;并且
所述第二及第四部位分别设置在所述第六端部中所包含的相互对向的端部的一个与另一个。
6.根据权利要求4或5所述的半导体装置,其特征在于:
所述第一、第二、第三、及第四布线在所述第二方向延伸。
CN201510095089.9A 2014-09-16 2015-03-04 半导体装置 Active CN105990283B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910191898.8A CN110060968B (zh) 2014-09-16 2015-03-04 半导体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-187801 2014-09-16
JP2014187801A JP6370652B2 (ja) 2014-09-16 2014-09-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201910191898.8A Division CN110060968B (zh) 2014-09-16 2015-03-04 半导体装置

Publications (2)

Publication Number Publication Date
CN105990283A true CN105990283A (zh) 2016-10-05
CN105990283B CN105990283B (zh) 2019-04-09

Family

ID=55798129

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910191898.8A Active CN110060968B (zh) 2014-09-16 2015-03-04 半导体装置
CN201510095089.9A Active CN105990283B (zh) 2014-09-16 2015-03-04 半导体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910191898.8A Active CN110060968B (zh) 2014-09-16 2015-03-04 半导体装置

Country Status (3)

Country Link
JP (1) JP6370652B2 (zh)
CN (2) CN110060968B (zh)
TW (1) TWI587459B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264795A (ja) * 1991-02-19 1992-09-21 Fujitsu Ltd チップ部品搭載パッド
JP2008072065A (ja) * 2006-09-15 2008-03-27 Toyota Industries Corp 表面実装用電子部品の表面実装構造
WO2014097836A1 (ja) * 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
CN105144855A (zh) * 2013-04-26 2015-12-09 日立汽车系统株式会社 电子控制装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
US7420282B2 (en) * 2004-10-18 2008-09-02 Sharp Kabushiki Kaisha Connection structure for connecting semiconductor element and wiring board, and semiconductor device
JP2007184414A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd 半導体素子実装用基板、半導体装置及び電子機器
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
JP2013258347A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp 半導体装置
JP2014146689A (ja) * 2013-01-29 2014-08-14 Panasonic Corp 紫外線発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04264795A (ja) * 1991-02-19 1992-09-21 Fujitsu Ltd チップ部品搭載パッド
JP2008072065A (ja) * 2006-09-15 2008-03-27 Toyota Industries Corp 表面実装用電子部品の表面実装構造
WO2014097836A1 (ja) * 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
CN105144855A (zh) * 2013-04-26 2015-12-09 日立汽车系统株式会社 电子控制装置

Also Published As

Publication number Publication date
TWI587459B (zh) 2017-06-11
CN110060968A (zh) 2019-07-26
CN110060968B (zh) 2023-11-03
JP2016062971A (ja) 2016-04-25
TW201613043A (en) 2016-04-01
CN105990283B (zh) 2019-04-09
JP6370652B2 (ja) 2018-08-08

Similar Documents

Publication Publication Date Title
TW201546914A (zh) 基板及其製造方法
US20130299970A1 (en) Semiconductor device
US20170229389A1 (en) Semiconductor device
TW201338108A (zh) 半導體封裝件及其製法
US9397026B2 (en) Semiconductor device having flat leads
JPWO2020071493A1 (ja) モジュール
CN108541340A (zh) 一种高可靠性电子封装结构、电路板及设备
US11096285B2 (en) Electronic circuit substrate
JP3170627U (ja) 半導体パッケージ構造
CN103650135A (zh) 扩展型半导体芯片以及半导体装置
CN105990283A (zh) 半导体装置
JP6428764B2 (ja) チップ型電子部品
TWI483351B (zh) 半導體裝置及其製法
US9055671B2 (en) Substrate with built-in electronic component
US11227840B2 (en) Electronic module having improved shield performance
TWI501370B (zh) 半導體封裝件及其製法
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
CN105990329A (zh) 半导体装置及其制造方法
KR101107659B1 (ko) 반도체 패키지
JP5971133B2 (ja) 回路基板
JP6487286B2 (ja) 配線基板
TWI466262B (zh) 電磁干擾遮蔽層連接至接地訊號之導線架型半導體封裝構造
JP2018026394A (ja) 回路モジュール及び回路モジュールの製造方法
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
KR101580355B1 (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170808

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Applicant before: Toshiba Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Pangea Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220126

Address after: Tokyo

Patentee after: Pangea Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right