JP2022173402A - 電子機器及び配線基板 - Google Patents
電子機器及び配線基板 Download PDFInfo
- Publication number
- JP2022173402A JP2022173402A JP2022154114A JP2022154114A JP2022173402A JP 2022173402 A JP2022173402 A JP 2022173402A JP 2022154114 A JP2022154114 A JP 2022154114A JP 2022154114 A JP2022154114 A JP 2022154114A JP 2022173402 A JP2022173402 A JP 2022173402A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- terminals
- board
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000004020 conductor Substances 0.000 description 29
- 230000000052 comparative effect Effects 0.000 description 7
- 230000004907 flux Effects 0.000 description 7
- 230000000149 penetrating effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Structure Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
Description
本発明の第2の態様に係る電子機器は、外周に沿って配置された複数の端子と、前記複数に端子のうち半導体装置を駆動するために同じ電位の電源電圧が印加される複数の電源端子と、前記複数の電源端子を互いに内部で接続する導電経路と、を有する、矩形状の外形を有した半導体装置と、前記半導体装置が搭載された搭載領域を有する配線基板と、を含む、電子機器であって、前記配線基板は、前記搭載領域の内側を経由して前記複数の電源端子を互いに接続する基板上配線を有し、前記基板上配線は、前記半導体装置の上から見た場合、前記導電経路と重複する。
図1Aは、本発明の第1の実施形態に係る電子機器1の概略的な構成の一例を示す平面図である。図1Bは、図1Aにおける1B-1B線に沿った断面図である。電子機器1は、配線基板10と、配線基板10に搭載された半導体装置20とを含んで構成されている。
図6Aは、本発明の第2の実施形態に係る電子機器1Aの構成の一例を示す平面図である。図6Aにおいて半導体装置20の内部構造、半導体装置20に形成された導電経路26及び配線基板10に形成された基板上配線12Aが併せて示されている。図6Bは、図6Aに示される各要素のうち、導電経路26及び基板上配線12Aを抽出して示した平面図である。
図7Aは、本発明の第3の実施形態に係る電子機器1Bの構成の一例を示す平面図である。図7Aにおいて半導体装置20の内部構造、半導体装置20に形成された導電経路26B及び配線基板10に形成された基板上配線12Bが併せて示されている。図7Bは、図7Aに示される各要素のうち、導電経路26B及び基板上配線12Bを抽出して示した平面図である。
図8Aは、本発明の第4の実施形態に係る電子機器1Cの構成の一例を示す平面図である。図8Aにおいて半導体装置20の内部構造、半導体装置20に形成された導電経路26C及び配線基板10に形成された基板上配線12Cが併せて示されている。図8Bは、図8Aに示される各要素のうち、導電経路26C及び基板上配線12Cを抽出して示した平面図である。
図9Aは、本発明の第5の実施形態に係る電子機器1Dの構成の一例を示す平面図である。図9Aにおいて半導体装置20の内部構造、半導体装置20に形成された導電経路26及び配線基板10に形成された配線パターンが併せて示されている。図9Bは、配線基板10の、半導体装置20が搭載される第1の面S1に形成された配線パターンの一例を示す平面図である。図9Cは、配線基板10の第1の面S1とは反対側の第2の面S2に形成された配線パターンの一例を示す平面図である。図9Dは、図9Aにおける9D-9D線に沿った断面図である。
図10Aは、本発明の第6の実施形態に係る電子機器1Eの構成の一例を示す平面図である。図10Aにおいて半導体装置20の内部構造、半導体装置20に形成された導電経路26及び配線基板10に形成された配線パターンが併せて示されている。図10Bは、配線基板10の半導体装置20が搭載される第1の面S1に形成された配線パターンの一例を示す平面図である。図10Cは、配線基板10の第1の面S1とは反対側の第2の面S2に形成された配線パターンの一例を示す平面図である。図10Dは、図10Aにおける10D-10D線に沿った断面図である。
10 配線基板
11、11Ga、11Gb、11Pa、11Pb、11Pc、11Pc、11S ランド
12、12A、12B、12C、12X 基板上配線
12p 電源配線
12s 信号配線
14a、14b、16 導体パターン
15 間隙
20 半導体装置
21 半導体チップ
22 ワイヤ
23 端子
23Ga、23Gb グランド端子
23Pa、23Pb、23Pc、23Pd 電源端子
23S 信号端子
26、26B、26C 導電経路
30 搭載領域
40、40X 導電ループ
Claims (5)
- 互いに同じ電位の電圧が印加される複数の端子を有する半導体装置及び前記半導体装置が搭載された搭載領域を有する配線基板を含む電子機器であって、
前記配線基板は、
前記複数の端子のうちの1つの端子が接続される接続部から前記搭載領域の内側を経由して前記複数の端子のうちの他の端子が接続される接続部に至る基板上配線を有する
電子機器。 - 前記半導体装置は、前記複数の端子を互いに接続する導電経路、半導体チップ、及び前記半導体チップと前記複数の端子の各々とを接続する複数のワイヤを含み、
前記導電経路は、前記ワイヤ及び前記半導体チップの内部に形成されたチップ内配線を
含んで構成されている
請求項1に記載の電子機器。 - 外周に沿って配置された複数の端子と、前記複数に端子のうち半導体装置を駆動するために同じ電位の電源電圧が印加される複数の電源端子と、前記複数の電源端子を互いに内部で接続する導電経路と、を有する、矩形状の外形を有した半導体装置と、
前記半導体装置が搭載された搭載領域を有する配線基板と、
を含む、電子機器であって、
前記配線基板は、前記搭載領域の内側を経由して前記複数の電源端子を互いに接続する基板上配線を有し、
前記基板上配線は、前記半導体装置の上から見た場合、前記導電経路と重複する
電子機器。 - 互いに同じ電位の電圧が印加される複数の端子を有する半導体装置を搭載するための搭載領域と、
前記複数の端子のうちの1つの端子が接続される接続部から前記搭載領域の内側を経由して前記複数の端子のうちの他の端子が接続される接続部に至る基板上配線と、
を有する配線基板。 - 前記半導体装置は、前記複数の端子を互いに接続する導電経路、半導体チップ、及び前記半導体チップと前記複数の端子の各々とを接続する複数のワイヤを含み、
前記導電経路は、前記ワイヤ及び前記半導体チップの内部に形成されたチップ内配線を
含んで構成されている
請求項4に記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022154114A JP2022173402A (ja) | 2018-04-27 | 2022-09-27 | 電子機器及び配線基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018087671A JP7226899B2 (ja) | 2018-04-27 | 2018-04-27 | 電子機器及び配線基板 |
JP2022154114A JP2022173402A (ja) | 2018-04-27 | 2022-09-27 | 電子機器及び配線基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018087671A Division JP7226899B2 (ja) | 2018-04-27 | 2018-04-27 | 電子機器及び配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022173402A true JP2022173402A (ja) | 2022-11-18 |
Family
ID=68291299
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018087671A Active JP7226899B2 (ja) | 2018-04-27 | 2018-04-27 | 電子機器及び配線基板 |
JP2022154114A Pending JP2022173402A (ja) | 2018-04-27 | 2022-09-27 | 電子機器及び配線基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018087671A Active JP7226899B2 (ja) | 2018-04-27 | 2018-04-27 | 電子機器及び配線基板 |
Country Status (3)
Country | Link |
---|---|
US (2) | US11133243B2 (ja) |
JP (2) | JP7226899B2 (ja) |
CN (1) | CN110416181A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024089905A1 (en) | 2022-10-28 | 2024-05-02 | Namics Corporation | Resin composition, adhesive, sealant, cured product, semiconductor device and electronic component |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326451A (ja) * | 1995-09-29 | 1997-12-16 | Canon Inc | 多層プリント配線板およびそれを応用したグリッドアレイパッケージ |
JP2001135898A (ja) * | 1999-11-02 | 2001-05-18 | Canon Inc | プリント配線板 |
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
US20020145180A1 (en) * | 2001-04-06 | 2002-10-10 | Makoto Terui | Semiconductor apparatus with decoupling capacitor |
JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2006278449A (ja) * | 2005-03-28 | 2006-10-12 | Seiko Epson Corp | 半導体装置 |
US8063480B2 (en) * | 2006-02-28 | 2011-11-22 | Canon Kabushiki Kaisha | Printed board and semiconductor integrated circuit |
JP4861907B2 (ja) * | 2007-06-18 | 2012-01-25 | アルプス電気株式会社 | 半導体モジュールの製造方法及び半導体モジュール |
US9084364B2 (en) * | 2012-06-20 | 2015-07-14 | Canon Kabushiki Kaisha | Printed circuit board and printed wiring board |
ITMI20121847A1 (it) * | 2012-10-30 | 2014-05-01 | Freescale Semiconductor Inc | Piastra a circuito stampato con ridotta emissione di radiazione elettro-magnetica |
-
2018
- 2018-04-27 JP JP2018087671A patent/JP7226899B2/ja active Active
-
2019
- 2019-04-19 CN CN201910316983.2A patent/CN110416181A/zh active Pending
- 2019-04-19 US US16/389,702 patent/US11133243B2/en active Active
-
2021
- 2021-08-27 US US17/458,703 patent/US11804425B2/en active Active
-
2022
- 2022-09-27 JP JP2022154114A patent/JP2022173402A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326451A (ja) * | 1995-09-29 | 1997-12-16 | Canon Inc | 多層プリント配線板およびそれを応用したグリッドアレイパッケージ |
JP2001135898A (ja) * | 1999-11-02 | 2001-05-18 | Canon Inc | プリント配線板 |
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
US20020145180A1 (en) * | 2001-04-06 | 2002-10-10 | Makoto Terui | Semiconductor apparatus with decoupling capacitor |
JP2007081364A (ja) * | 2005-08-15 | 2007-03-29 | Canon Inc | プリント基板及び半導体集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024089905A1 (en) | 2022-10-28 | 2024-05-02 | Namics Corporation | Resin composition, adhesive, sealant, cured product, semiconductor device and electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP7226899B2 (ja) | 2023-02-21 |
US11133243B2 (en) | 2021-09-28 |
JP2019192887A (ja) | 2019-10-31 |
US20210391241A1 (en) | 2021-12-16 |
CN110416181A (zh) | 2019-11-05 |
US11804425B2 (en) | 2023-10-31 |
US20190333844A1 (en) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4273098B2 (ja) | 多層プリント回路板 | |
JP2016213308A (ja) | プリント回路板及びプリント配線板 | |
US9084364B2 (en) | Printed circuit board and printed wiring board | |
JP2022173402A (ja) | 電子機器及び配線基板 | |
US20180323140A1 (en) | Electronic device with delamination resistant wiring board | |
US10433420B2 (en) | Circuit board device and printed wiring board | |
US9748155B2 (en) | Printed circuit board | |
JP5337042B2 (ja) | 回路基板および電子デバイス | |
KR102279978B1 (ko) | 모듈 | |
JP6504960B2 (ja) | プリント基板 | |
JP6425632B2 (ja) | プリント基板 | |
JP2012009611A (ja) | 回路モジュール | |
JP5255929B2 (ja) | 半導体装置 | |
US20200043865A1 (en) | Module | |
JP6332958B2 (ja) | 電子部品の実装構造及びプリント配線板並びに電子機器 | |
WO2012153835A1 (ja) | プリント配線基板 | |
JPWO2020174941A1 (ja) | 電子機器及び基板 | |
US10057977B2 (en) | Wiring board and electronic device | |
JP6520685B2 (ja) | ノイズフィルタ | |
US12068100B2 (en) | Embedded and distributed inductive devices | |
JP4562504B2 (ja) | プリント配線基板 | |
JP2005203420A (ja) | 電子回路基板 | |
JP6370652B2 (ja) | 半導体装置 | |
JP4545537B2 (ja) | 半導体装置及び半導体装置ユニット | |
JPH09307061A (ja) | 集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231222 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240619 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20240717 |