JP4562504B2 - プリント配線基板 - Google Patents

プリント配線基板 Download PDF

Info

Publication number
JP4562504B2
JP4562504B2 JP2004349070A JP2004349070A JP4562504B2 JP 4562504 B2 JP4562504 B2 JP 4562504B2 JP 2004349070 A JP2004349070 A JP 2004349070A JP 2004349070 A JP2004349070 A JP 2004349070A JP 4562504 B2 JP4562504 B2 JP 4562504B2
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
layer
electrode
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004349070A
Other languages
English (en)
Other versions
JP2006156911A (ja
Inventor
国広 丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2004349070A priority Critical patent/JP4562504B2/ja
Publication of JP2006156911A publication Critical patent/JP2006156911A/ja
Application granted granted Critical
Publication of JP4562504B2 publication Critical patent/JP4562504B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明はプリント配線基板に関するものである。
従来、配線におけるインダクタンスを低減することにより、高周波半導体回路チップ本来の回路性能を引き出す方法や、プリント配線基板に接続されたケーブルから放出されるノイズを抑制する方法がある。
例えばガリウムヒ素(GaAs)等で構成された高周波半導体回路チップをパッケージに搭載しワイヤボンディングによりプリント配線基板等に電気的接続を行なう場合、接地線に対応する信号線も含めた配置を考慮して、接地線及び信号線が作り出す磁界が打ち消されるような位置に両者を隣り合うように近接して配置することで、相互インダクタンスを低減させ、高周波半導体回路チップの本来の性能を引き出す方法がある(例えば特許文献1を参照。)。
また、プリント配線板の側端部に導電性部材が設けられており、その導電性部材には複数の切欠きが直列に等間隔に形成されており、コネクタを介してプリント配線板に接続されたケーブルは、導電性部材の切欠きに対して導電性部材の表裏に交互に引っかけられた状態で、プリント配線板に配線されているようにすることにより、ケーブルを流れる電流によってケーブルの周囲に生じる磁界を互いに打ち消し合わせて、ケーブルから放出されるノイズを抑制する方法が開示されている(例えば特許文献2を参照。)。
特許第3483132号公報 特開2000−124695号公報
しかし、これらの従来技術はプリント配線基板に接続された配線部材における磁界を打ち消すためのものであり、プリント配線基板の配線パターン自体における磁界を打ち消すものではない。
そこで本発明は、プリント配線基板の配線パターンにおける磁界を打ち消すことができるプリント配線基板を提供することを目的とするものである。
本発明にかかるプリント配線基板は、電流の流れる方向が互いに180°異なっている第1配線パターンと第2配線パターンを備え、第1配線パターン及び第2配線パターンはそれらが作り出す磁界が互いに打ち消されるような位置に近接して配置されているものである。
本願特許請求の範囲及び本明細書において、絶縁性材料には絶縁性基板も含まれる。
本発明のプリント配線基板は、2層以上の配線パターン層を備え、上記第1配線パターン及び上記第2配線パターンは互いの異なる配線パターン層に形成されているものである。
本発明のプリント配線基板において、上記第1配線パターン及び上記第2配線パターンは1本の配線がスルーホールを介して折り返して形成されたものである。
さらに、上記第1配線パターン及び上記第2配線パターンは抵抗として機能するようにしてもよい。
本発明のプリント配線基板において、上記第1配線パターン及び上記第2配線パターンは絶縁性材料に挟み込まれており、上記第1配線パターン及び上記第2配線パターンには金属メッキ処理が施されていない。
さらに、上記半導体部品は上記第1配線パターン及び上記第2配線パターンは蛇行して形成されているようにしてもよい。
本発明のプリント配線基板では、電流の流れる方向が互いに180°異なっている第1配線パターンと第2配線パターンを備え、第1配線パターン及び第2配線パターンはそれらが作り出す磁界が互いに打ち消されるような位置に近接して配置されているようにしたので、第1配線パターン及び第2配線パターンにおける磁界を打ち消すことができる。
さらに、本発明のプリント配線基板では、2層以上の配線パターン層を備え、第1配線パターン及び第2配線パターンは互いの異なる配線パターン層に形成されているようにしたので、異なる配線パターン層間で第1配線パターン及び第2配線パターンにおける磁界を打ち消すことができる。さらに、第1配線パターン及び第2配線パターンを配線パターン層の積層方向に重ね合わせて配置することができるので、第1配線パターン及び第2配線パターンの線幅を太くしても、第1配線パターン及び第2配線パターンにおける磁界を効率よく打ち消すことができる。
本発明のプリント配線基板において、第1配線パターン及び第2配線パターンは1本の配線がスルーホールを介して折り返して形成されたものであるので、第1配線パターン及び第2配線パターンに流れる電流が同じなので磁界を効率よく打ち消すことができる。
さらに、第1配線パターン及び第2配線パターンは抵抗として機能するようにすれば、プリント配線基板に抵抗部品を実装しなくても、抵抗を形成することができる。
さらに、第1配線パターン及び第2配線パターンは絶縁性材料に挟み込まれており、第1配線パターン及び第2配線パターンには金属メッキ処理が施されていないようにしたので、第1配線パターン及び第2配線パターンの膜厚を安定させることができ、特に、第1配線パターン及び第2配線パターンが抵抗として機能する場合に抵抗値を安定させることができる。
さらに、半導体部品は第1配線パターン及び第2配線パターンは蛇行して形成されているようにすれば、第1配線パターン及び第2配線パターンの抵抗値を高くすることができる。なお、第1配線パターン及び第2配線パターンを蛇行して形成しても、第1配線パターン及び第2配線パターンを配線パターン層の積層方向に重ね合わせて配置することができるので、第1配線パターン及び第2配線パターンにおける磁界を効率よく打ち消すことができる。
図1は、参考例を示す図であり、(A)は平面図、(B)は上面側から見た裏面の配線パターン層を示す平面図、(C)は(A)のA−A位置での断面図である。
例えば、膜厚が0.2mm(ミリメートル)程度のエポキシ樹脂からなる絶縁性基板1の一表面1aに、膜厚が0.035mm程度の銅からなる第1配線パターン3aと電極3bと電極3cが形成されている。第1配線パターン3aと電極3bは連続して形成されている。第1配線パターン3aは蛇行して形成されている。
絶縁性基板1の裏面1bに、上面側から見て第1配線パターン3aの蛇行している部分と電極3bとは反対側の端部3dの形状が重複するように、例えば膜厚が0.035mm程度の銅からなる第2配線パターン5aと端部5bが形成されている。端部5bはスルーホール7aを介して第1配線パターン3aの端部3dと電気的に接続されている。第2配線パターン5aの他方の端部5cは、絶縁性基板1の一表面1aの電極3cに対応する領域に配置されており、スルーホール7bを介して電極3cと電気的に接続されている。第1配線パターン3a、第2配線パターン5a間の距離は絶縁性基板1の膜厚分、ここでは0.2mmである。
例えば電極3bから第1配線パターン3a、スルーホール7a、第2配線パターン5a及びスルーホール7bを介して電極3cに電流が流れる場合、第1配線パターン3aと第2配線パターン5aにおいて電流の流れる方向が互いに180°異なっており、第1配線パターン3a及び第2配線パターン5aは両配線パターン3a,5aが作り出す磁界が互いに打ち消されるような位置に近接して配置されているので、第1配線パターン3a及び第2配線パターン5aにおける磁界を打ち消すことができる。
さらに、第1配線パターン3a及び第2配線パターン5aはスルーホール7aを介して1本の配線を形成しており、第1配線パターン3a及び第2配線パターン5aに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図2は、他の参考例を示す図であり、(A)は上面図、(B)は上面側から見た裏面の配線パターン層を示す平面図、(C)は(A)のB−B位置での断面図である。図1と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
図1に示した参考例では、第1配線パターン3a及び第2配線パターン5aは蛇行して形成されているが、この参考例のように、例えば第1配線パターン3e及び第2配線パターン5dは直線状であってもよい。第1配線パターン3e及び第2配線パターン5dは上面側から見て直線部分が重複するように形成されている。
この参考例でも、例えば電極3bから第1配線パターン3e、スルーホール7a、第2配線パターン5d及びスルーホール7bを介して電極3cに電流が流れる場合、第1配線パターン3eと第2配線パターン5dにおいて電流の流れる方向が互いに180°異なっており、第1配線パターン3e及び第2配線パターン5dは両配線パターン3e,5dが作り出す磁界が互いに打ち消されるような位置に近接して配置されているので、第1配線パターン3e及び第2配線パターン5dにおける磁界を打ち消すことができる。
さらに、第1配線パターン3e及び第2配線パターン5dはスルーホール7aを介して1本の配線を形成しており、第1配線パターン3e及び第2配線パターン5dに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図3は、実施例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は上面側から見た第4層目配線パターン層を示す平面図、(E)は(A)のC−C位置での断面図である。
例えば、膜厚が0.2mm程度のエポキシ樹脂からなる絶縁性基板9の一表面9aに、膜厚が0.018mm程度の銅からなる第1配線パターン11aが形成されている。第1配線パターン11aは蛇行して形成されており、端部11bと11cをもつ。
絶縁性基板9の表面9a上に、例えば膜厚が0.1mm程度のエポキシ樹脂からなる絶縁性材料13が接着剤(図示は省略)を介して貼り付けられている。
絶縁性材料13の表面13aに、第1配線パターン11aの端部11cに対応して、例えば膜厚が0.035mm程度の銅からなる電極15が形成されている。
絶縁性基板9の裏面9bに、上面側から見て第1配線パターン11aの蛇行している部分と端部11bの形状が重複するように、例えば膜厚が0.018mm程度の銅からなる第2配線パターン17aと端部17bが形成されている。第2配線パターン17aの他方の端部17cは、上面側から見て第1配線パターン11aの端部11cとは異なる領域に形成されている。
絶縁性基板9の裏面9b上に、例えば膜厚が0.1mm程度のエポキシ樹脂からなる絶縁性材料19が接着剤(図示は省略)を介して貼り付けられている。
絶縁性材料19の表面(絶縁性基板9とは反対側の面)19aに、第2配線パターン17aの端部17cに対応して、例えば膜厚が0.035mm程度の銅からなる電極21が形成されている。
第1配線パターン11aの端部11cと電極15はスルーホール23aを介して電気的に接続されている。第1配線パターン11aの端部11bと第2配線パターン17aの端部17bはスルーホール23bを介して電気的に接続されている。第2配線パターン17aの端部17cと電極21はスルーホール23cを介して電気的に接続されている。スルーホール23a,23b,23cは絶縁性材料13、絶縁性基板9及び絶縁性材料19を貫通して形成されている。
スルーホール23a,23b,23cは銅メッキ処理によって形成されたものであり、スルーホール23a,23b,23cの形成時に電極15,21にも銅がメッキされる。第1配線パターン11aと第2配線パターン17aは、銅メッキ処理時には絶縁性材料13と19によって覆われているので、メッキ処理が施されていない。
例えば電極15からスルーホール23a、第1配線パターン11a、スルーホール23b、第2配線パターン17a及びスルーホール23cを介して電極21に電流が流れる場合、第1配線パターン11aと第2配線パターン17aにおいて電流の流れる方向が互いに180°異なっており、第1配線パターン11a及び第2配線パターン17aは両配線パターン11a,17aが作り出す磁界が互いに打ち消されるような位置に近接して配置されているので、第1配線パターン11a及び第2配線パターン17aにおける磁界を打ち消すことができる。
さらに、第1配線パターン11a及び第2配線パターン17aはスルーホール23bを介して1本の配線を形成しており、第1配線パターン11a及び第2配線パターン17aに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図4は、他の実施例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は上面側から見た第4層目配線パターン層を示す平面図、(E)は(A)のD−D位置での断面図である。図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。
図3に示した実施例では、第1配線パターン3a及び第2配線パターン5aは蛇行して形成されているが、図4に示すように、例えば第1配線パターン11d及び第2配線パターン17dは直線状であってもよい。第1配線パターン11d及び第2配線パターン17dは上面側から見て直線部分が重複するように形成されている。
この実施例でも、例えば電極15からスルーホール23a、第1配線パターン11a、スルーホール23b、第2配線パターン17a及びスルーホール23cを介して電極21に電流が流れる場合、図3に示した実施例と同様に、第1配線パターン11d及び第2配線パターン17dにおける磁界を打ち消すことができる。
さらに、第1配線パターン11d及び第2配線パターン17dはスルーホール23bを介して1本の配線を形成しており、第1配線パターン11d及び第2配線パターン17dに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図3及び図4を参照して説明した両実施例では、4層構造のプリント配線基板において、第1配線パターン及び第2配線パターンを、最上層(第1層目)及び最下層(第4層目)を除く中間層の配線パターン層(第2層目、第3層目)により形成しているが、本発明はこれに限定されるものではない
また、第1配線パターンと第2配線パターンは必ずしも上下で隣り合う2層には形成されてなくてもよい。
また、図1から図4を参照して説明した実施例及び参考例では、第1配線パターン及び第2配線パターンは蛇行した形状又は直線状であるが、本発明はこれに限定されるものではなく、第1配線パターン及び第2配線パターンは曲線であってもよい。
図5は、参考例を示す平面図である。
例えば、膜厚が0.2mm程度のエポキシ樹脂からなる絶縁性基板25の一表面に、膜厚が0.035mm程度の銅からなる第1配線パターン27a、第2配線パターン27b、折り返し部27c、電極27d及び電極27eが形成されている。
第1配線パターン27aと第2配線パターン27bは平行に近接して配置されている。第1配線パターン27aの一方の端部は電極27dに接続され、他方の端部は折り返し部27cに接続されている。折り返し部27cの第1配線パターン27aとは反対側の端部は第2配線パターン27bの一方の端部に接続されている。第2配線パターン27bの他方の端部は電極27eに接続されている。
第1配線パターン27aと第2配線パターン27bの線幅は例えば0.8mmであり、第1配線パターン27aと第2配線パターン27bの間隔は例えば0.2mmである。
例えば電極27dから第1配線パターン27a、折り返し部27c及び第2配線パターン27bを介して電極27eに電流が流れる場合、第1配線パターン27aと第2配線パターン27bにおいて電流の流れる方向が互いに180°異なっており、第1配線パターン27a及び第2配線パターン27bは両配線パターン27a,27bが作り出す磁界が互いに打ち消されるような位置に近接して配置されているので、第1配線パターン27a及び第2配線パターン27bにおける磁界を打ち消すことができる。
さらに、第1配線パターン27a及び第2配線パターン27bは折り返し部27cを介して1本の配線を形成しており、第1配線パターン27a及び第2配線パターン27bに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図6は、他参考例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は(A)のE−E位置での断面図である。
例えば、膜厚が0.2mm程度のエポキシ樹脂からなる絶縁性基板29の一表面29aに、膜厚が0.018mm程度の銅からなる第1配線パターン31a、第2配線パターン31b及び折り返し部31cが形成されている。
第1配線パターン31aと第2配線パターン31bは平行に近接して配置されている。第1配線パターン31aの一方の端部31dとは反対側の端部は折り返し部31cに接続されている。折り返し部31cの第1配線パターン31aとは反対側の端部は第2配線パターン31bの一方の端部に接続されている。第2配線パターン31bの他方の端部を符号31eで示す。
第1配線パターン31aと第2配線パターン31bの線幅は例えば0.8mmであり、第1配線パターン31aと第2配線パターン31bの間隔は例えば0.2mmである。
絶縁性基板29の表面29a上に、例えば膜厚が0.1mm程度のエポキシ樹脂からなる絶縁性材料33が接着剤(図示は省略)を介して貼り付けられている。
絶縁性材料33の表面33aに、第1配線パターン31aの端部31cに対応して、例えば膜厚が0.035mm程度の銅からなる電極35が形成されている。
絶縁性基板29の裏面29bに、第2配線パターン31bの端部31eに対応して、例えば膜厚が0.035mm程度の銅からなる電極37が形成されている。
第1配線パターン31aの端部31cと電極35はスルーホール39aを介して電気的に接続されている。第2配線パターン31bの端部31eと電極37はスルーホール39bを介して電気的に接続されている。スルーホール39a,39bは絶縁性材料33及び絶縁性基板29を貫通して形成されている。
スルーホール39a,39bは銅メッキ処理によって形成されたものであり、スルーホール39a,39bの形成時に電極35,37にも銅がメッキされる。第1配線パターン31aと第2配線パターン31bは、銅メッキ処理時には絶縁性基板29と絶縁性材料33によって覆われているので、メッキ処理が施されていない。
例えば電極35からスルーホール39a、第1配線パターン31a、折り返し部31c、第2配線パターン31b及びスルーホール39bを介して電極37に電流が流れる場合、第1配線パターン31aと第2配線パターン31bにおいて電流の流れる方向が互いに180°異なっており、第1配線パターン31a及び第2配線パターン31bは両配線パターン31a,31bが作り出す磁界が互いに打ち消されるような位置に近接して配置されている。これにより、第1配線パターン31a及び第2配線パターン31bにおける磁界を打ち消すことができる。
さらに、第1配線パターン31a及び第2配線パターン31bは折り返し部31cを介して1本の配線を形成しており、第1配線パターン31a及び第2配線パターン31bに流れる電流が同じなので磁界を効率よく打ち消すことができる。
図5及び図6を参照して説明した両参考例では、第1配線パターン及び第2配線パターンは直線状であるが、参考例はこれに限定されるものではなく、第1配線パターン及び第2配線パターンは折り曲がっていてもよいし、曲線であってもよい。
図1から図6を参照して実施例及び参考例を説明した。本発明を構成する第1配線パターン及び第2配線パターンは抵抗として用いることができる。特に、図3、図4及び図6に示した実施例又は参考例のように、複数の配線パターン層をもつプリント配線基板において、第1配線パターン及び第2配線パターンが絶縁性材料に挟み込まれており、第1配線パターン及び第2配線パターンには金属メッキ処理が施されていないようにすれば、第1配線パターン及び第2配線パターンの膜厚を安定させることができ、抵抗値を安定させることができる。
以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、形状、材料、配置などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。
参考例を示す図であり、(A)は平面図、(B)は上面側から見た裏面の配線パターン層を示す平面図、(C)は(A)のA−A位置での断面図である。 他の参考例を示す図であり、(A)は上面図、(B)は上面側から見た裏面の配線パターン層を示す平面図、(C)は(A)のB−B位置での断面図である。 実施例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は上面側から見た第4層目配線パターン層を示す平面図、(E)は(A)のC−C位置での断面図である。 の実施例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は上面側から見た第4層目配線パターン層を示す平面図、(E)は(A)のD−D位置での断面図である。 参考例を示す平面図である。 他の参考例を示す図であり、(A)は第1層目配線パターン層を示す平面図、(B)は上面側から見た第2層目配線パターン層を示す平面図、(C)は上面側から見た第3層目配線パターン層を示す平面図、(D)は(A)のE−E位置での断面図である。
符号の説明
1,9,25,29 絶縁性基板
1a,9a,29a 絶縁性基板の一表面
1b,9b,29b 絶縁性基板の裏面
3a,5e,11a,11d,27a,31a 第1配線パターン
3b,3c,15,21,27d,27e,31d,31e,35,37 電極
3d,11b,11c,31b 第1配線パターンの端部
5a,5e,17a,17d,27b,31b 第2配線パターン
5b,5c,17b,17c,31e 第2配線パターンの端部
7a,7b,23a,23b,23c,39a,39b スルーホール
13,19,33 絶縁性材料
13a,19a,33a 絶縁性材料の表面
27c,31c 折り返し部

Claims (3)

  1. 電流の流れる方向が互いに180°異なっている第1配線パターンと第2配線パターンを備え、
    前記第1配線パターン及び前記第2配線パターンはそれらが作り出す磁界が互いに打ち消されるような位置に近接して配置されており、
    層以上の配線パターン層を備え、前記第1配線パターン及び前記第2配線パターンは互いの異なる中間層の配線パターン層に形成されており、
    前記第1配線パターン及び前記第2配線パターンは金属メッキ処理によって形成されたスルーホールを介して1本の配線が折り返して形成されたものであり、
    前記第1配線パターン及び前記第2配線パターンは絶縁性材料に挟み込まれており、前記第1配線パターン及び前記第2配線パターンには金属メッキ処理が施されていないプリント配線基板。
  2. 前記第1配線パターン及び前記第2配線パターンは抵抗として機能する請求項1に記載のプリント配線基板。
  3. 前記第1配線パターン及び前記第2配線パターンは蛇行して形成されている請求項1又は2に記載のプリント配線基板。
JP2004349070A 2004-12-01 2004-12-01 プリント配線基板 Expired - Fee Related JP4562504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004349070A JP4562504B2 (ja) 2004-12-01 2004-12-01 プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349070A JP4562504B2 (ja) 2004-12-01 2004-12-01 プリント配線基板

Publications (2)

Publication Number Publication Date
JP2006156911A JP2006156911A (ja) 2006-06-15
JP4562504B2 true JP4562504B2 (ja) 2010-10-13

Family

ID=36634773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349070A Expired - Fee Related JP4562504B2 (ja) 2004-12-01 2004-12-01 プリント配線基板

Country Status (1)

Country Link
JP (1) JP4562504B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5908792B2 (ja) * 2012-05-29 2016-04-26 京セラ株式会社 コイル内蔵配線基板および電子装置
JP6399969B2 (ja) * 2015-05-22 2018-10-03 三菱電機株式会社 プリント基板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145362U (ja) * 1986-03-07 1987-09-12
JPH03173101A (ja) * 1989-11-30 1991-07-26 Fuji Elelctrochem Co Ltd 薄膜抵抗体
JPH05120928A (ja) * 1991-10-25 1993-05-18 Sumitomo Wiring Syst Ltd フラツト回路体
JPH07326833A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd Emi放射を抑止する配線パターン
JPH1117409A (ja) * 1997-06-25 1999-01-22 Murata Mfg Co Ltd 高周波伝送線路及び高周波伝送線路を有した電子部品
JP2000307205A (ja) * 1999-04-21 2000-11-02 Nec Corp プリント配線基板
JP2001244584A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 回路基板及びそれを備えたディスプレイ装置
JP2003078221A (ja) * 2001-09-05 2003-03-14 Ricoh Co Ltd プリント基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62145362U (ja) * 1986-03-07 1987-09-12
JPH03173101A (ja) * 1989-11-30 1991-07-26 Fuji Elelctrochem Co Ltd 薄膜抵抗体
JPH05120928A (ja) * 1991-10-25 1993-05-18 Sumitomo Wiring Syst Ltd フラツト回路体
JPH07326833A (ja) * 1994-06-02 1995-12-12 Fujitsu Ltd Emi放射を抑止する配線パターン
JPH1117409A (ja) * 1997-06-25 1999-01-22 Murata Mfg Co Ltd 高周波伝送線路及び高周波伝送線路を有した電子部品
JP2000307205A (ja) * 1999-04-21 2000-11-02 Nec Corp プリント配線基板
JP2001244584A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 回路基板及びそれを備えたディスプレイ装置
JP2003078221A (ja) * 2001-09-05 2003-03-14 Ricoh Co Ltd プリント基板

Also Published As

Publication number Publication date
JP2006156911A (ja) 2006-06-15

Similar Documents

Publication Publication Date Title
US11557427B2 (en) Coil component
US11581117B2 (en) Coil-incorporated multilayer substrate and method for manufacturing the same
US10123420B2 (en) Coil electronic component
JP4736988B2 (ja) 多層プリント基板
US20120056705A1 (en) Layered inductor and manufacturing method thereof
KR102105396B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
KR102105395B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP6169894B2 (ja) 配線回路基板
JP2017017140A (ja) コイル部品
JP2017059680A (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP2009111132A (ja) 多層配線基板
US7426118B2 (en) Printed wiring board
JP2018041795A (ja) 配線回路基板およびその製造方法
JP4562504B2 (ja) プリント配線基板
JP6688667B2 (ja) 配線回路基板およびその製造方法
JP2012009611A (ja) 回路モジュール
JP2022173402A (ja) 電子機器及び配線基板
JP6323622B2 (ja) 部品実装基板
WO2017131011A1 (ja) インダクタ部品およびその製造方法
KR101548858B1 (ko) 칩형 코일 부품 및 그 실장 기판
JP6808266B2 (ja) 配線回路基板およびその製造方法
US20220005644A1 (en) Module
JP6425632B2 (ja) プリント基板
JP3928152B2 (ja) プリント配線板
WO2022091643A1 (ja) チップ抵抗器及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100727

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130806

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees