JP2003078221A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JP2003078221A
JP2003078221A JP2001269204A JP2001269204A JP2003078221A JP 2003078221 A JP2003078221 A JP 2003078221A JP 2001269204 A JP2001269204 A JP 2001269204A JP 2001269204 A JP2001269204 A JP 2001269204A JP 2003078221 A JP2003078221 A JP 2003078221A
Authority
JP
Japan
Prior art keywords
pattern
printed circuit
circuit board
driver
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001269204A
Other languages
English (en)
Inventor
Hidemasa Morimoto
英雅 森元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2001269204A priority Critical patent/JP2003078221A/ja
Publication of JP2003078221A publication Critical patent/JP2003078221A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 高価なノイズ対策部品を使用することなく、
プリント基板の不要輻射を減少させる。 【解決手段】 プリント基板100の表層110には、
ドライバ40、レシーバ1及び手動スイッチ50、6
0、パターンA、端子VIA1,VIA2,VIA3,
VIA4を設け、内層1(120)には、パターンB、
端子VIA1,VIA3を設け、内層2(130)に
は、パターンC、端子VIA2,VIA4が設けられて
いる。このように、本来一本でよい信号線としてパター
ンA,B,Cを有する信号線をそれぞれ設け、これを手
動スイッチにより切り換えて1つのパターンを選択する
ことかできる。これにより、不要輻射を抑える周波数領
域に応じたパターンを選択することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電子機器等に用い
られるプリント基板に関し、特に、不要輻射ノイズ低減
のためのミアンダパターン等のパターンを有すると共
に、複数層に形成されたプリント基板に関する。
【0002】
【従来の技術】プリント基板から出る不要輻射の上限値
は規格で決まっており、その規格を守らなければ製品と
して売り出せないため、その対策は必要不可欠である。
近年のCPUの性能向上に伴い、プリント基板から出る
不要輻射はますます増加している。一般的な対策方法と
しては、ノイズ対策部品を用いる方法があるが、高価で
あるため、ノイズ対策部品を用いずにプリント基板設計
の段階で不要輻射を抑える対策方法が注目されている。
【0003】例えば多層基板において、各層のベタ電源
パターンとベタ接地パターンを向き合わせてレイアウト
したり、ベタ電源パターンとベタ接地パターンを薄くす
るなどの方法がある。また、特開平08−274427
号公報に示されるように、信号線パターンを平走させ電
流の方向が互いに対抗するように配置することで、電流
によって発生する磁界の方向が反対方向になって打ち消
すことにより、磁界から発生する電磁波の発生を減少さ
せ、不要輻射を抑えるという方法が一般的に知られてい
る。この原理を用いた代表例が図8に示すようなミアン
ダ(蛇行)パターンと呼ばれるもので、あらゆるプリン
ト基板に用いられている。従来のミアンダパターンは、
実際のレイアウトではクロック線などの等長配線により
余った部分を限られたスペースで這いまわすと偶然ミア
ンダになっているというのが現状である。後述する本発
明の実施の形態のように、ミアンダパターンの形態を意
図的に変えることにより、様々な周波数帯域の不要輻射
を意図的に抑える方法は知られていない。
【0004】また、その他の方法として、特開平7−2
12043号公報に示されるように、意図的に信号線を
内層に入れてシールドすることにより、ノイズ放射を抑
えるという技術がある。さらに、ミアンダパターンを内
層でなく部品面(あるいは半田面)に設け、ジャンパ線
の実装、未実装に応じてノイズを低減したい周波数帯域
を選択するという方法がある。この方法ではミアンダパ
ターンを部品面(または半田面)に這いまわすことにな
るが、その場合、複数のミアンダパターンを施すスペー
スが必要なため、プリント基板に余分なスペースが無い
場合(部品面や半田面の表層面の部品実装密度が高い場
合)はレイアウトを施すことが不可能になってしまう。
また、別のプリント基板をコネクタを介して接続する場
合は、コネクタ分の高さが高さ制限にひっかかる恐れが
ある。さらにジャンパ線を用いた切り換え方法では、一
度ジャンパ線を半田こてなどを使って取り除く必要があ
り、複数台数に対策する場合にはその手間が大きな問題
になる。
【0005】
【発明が解決しようとする課題】一度作ってしまったプ
リント基板は簡単に変更することができない。プリント
基板作成後、ある周波数帯域で不要輻射が規定値を超え
ることが判明した場合、その周波数帯域の不要輻射を抑
えるように対策を講じるのであるが、対策ごとにいちい
ち追加工またはプリント基板を再設計し、その効果を確
認(規定値を超えた周波数帯の不要輻射を軽減できたか
どうかを確認する)しなければならず、多大な費用と工
数が掛かってしまう。
【0006】プリント基板の設計の段階では、前述した
ように高価なノイズ対策部品を用いずに不要輻射を抑え
る方法も含め、色々な不要輻射対策方法を用いている
が、不要輻射は複雑なメカニズムで発生するので、同じ
ような対策をしても回路や塔載するデバイスやパターン
のレイアウトが異なるプリント基板においては、プリン
ト基板ごとに不要輻射が規定値を超える周波数帯域が異
なっており、このため、プリント基板設計の段階で、ど
の周波数帯域を抑えればよいかを予想することは不可能
であり、プリント基板作成後に不要輻射を測定すること
でしか、どの周波数帯域が不要輻射の規定値を超えるか
は分からない。このようにプリント基板を作成した後に
不要輻射を抑えるための対策費用がコストアップの一因
になっている。
【0007】また、一般にプリント基板に機能を追加す
る場合、オプションボードを増設する方法(例えば増設
オプションボード用にプリント基板上にPCIインター
フェースを備える)や、SDRAMなどが塔載されてい
るDIMMを新たに増設する方法などがあるが、このよ
うなものを増設した場合、その負荷容量やオプションボ
ード自体のパターンレイアウトにより増設した場合と増
設していない場合とで不要輻射のでる周波数帯域が変化
する。また、PCIインターフェースには色々なオプシ
ョンボードが接続されるため、これによっても各々のボ
ードによる不要輻射の出る周波数帯域について対策しな
ければならない。
【0008】本発明は、このようなプリント基板作成後
の追加工や再設計をせずに不要輻射対策ができる手段、
およびプリント基板作成時のノイズ対策に関わる表層面
上のスペースをできるだけ少なくする技術を提供し、開
発工数およびコストを減らすことができるプリント基板
を提供することを目的とする。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、第1の発明によるプリント基板においては、ドラ
イバとレシーバが表層に設けられ、少なくとも1つの内
層を有するプリント基板において、ドライバとレシーバ
とを接続する信号線として、それぞれ形態の異なるパタ
ーンを有する複数の信号線を表層および内層に設けると
共に、信号線の1つを選択する切り換え手段を設けてい
る。
【0010】また、第2の発明によるプリント基板にお
いては、ドライバと複数のレシーバが表層に設けられ、
少なくとも1つの内層を有するプリント基板において、
ドライバと複数のレシーバとを接続するためのそれぞれ
形態の異なるパターンを有する複数の信号線を表層およ
び内層に設けると共に、ドライバと各レシーバとを接続
する信号線を切り換える切り換え手段を設けている。
【0011】
【発明の実施の形態】以下、本発明の実施の形態を図面
と共に説明する。本実施の形態は、ノイズ対策部品を用
いることなく不要輻射ノイズを低減し、手動スイッチあ
るいはバッファなどの制御ICのみで、周波数領域の異
なる不要輻射ノイズ低減を選択できるパターンレイアウ
トを有し、かつパターンレイアウトを施すときに生じる
余分なスペースや高さを使わないプリント基板に関する
ものである。
【0012】図4は本発明の実施の形態によるプリント
基板上のデバイスの配置を示すブロック図である。図4
において、10、20、30はそれぞれレシーバ1、レ
シーバ2、レシーバ3である。40はドライバで、各レ
シーバ1、2、3とパターンA,B,Cを有する信号線
(ここではクロック線)を介して接続されている。な
お、図示では例としてドライバ40をSSCG、レシー
バ1をSDRA、レシーバ2をASIC、レシーバ3を
CPUとし、高速信号をクロックとしているが、本発明
に関する範囲はこの限りでなく、一般的にドライバ40
は高速信号を送り出すもの、レシーバ1、2、3は高速
信号を受け取るもの、高速信号は他の高速信号を含むも
のとする。
【0013】また、図4ではドライバ40から各レシー
バ1、2、3にクロック線が最短でレイアウトされてい
る(這いまわされている)様子を示している。最短でレ
イアウトしているのに一直線でないのは、一直線にする
とクロストークの影響を受けるおそれが強いので、パタ
ーンA,B,Cのように少しずつ折り曲げてレイアウト
されている。実際のレイアウトでは、デバイス(ドライ
バやレシーバ)の位置がデバイス実装上の制約のために
動かしにくいので、ここでは、図4の位置に固定されて
いるものとする。
【0014】クロックはタイミングを合わせなければな
らないので、パターンA,B,Cを等長にする必要があ
る。パターンAの長さをa、パターンBの長さをb、パ
ターンCの長さをcとし、パターンAを基準にしてa>
b,a>cとすると、長さb1=a−b、c1=a−c
分だけパターンB,Cにそれぞれ足さなければならな
い。図5はパターンBに関してb1=a−bを足すこと
を示しているが、パターンCに関しても同様である。こ
こにパターンB,Cには余分な長さb1,c1が生じた
ことになる。
【0015】一般的にはこの余分な部分b1,c1を図
6(a)のように大回りしてレイアウトしたり、図6
(b)のように漠然と余り分を基板上の狭いスペースに
効率的に収めたりする(これが結果的にミアンダパター
ンになることもある)。
【0016】次に、図7により周波数帯別の効果的なミ
アンダパターンのレイアウトについて説明する。図7
(a)は高周波領域帯でノイズ放射が低く、低周波領域
帯でノイズ放射が高い。図7(b)はその逆に高周波領
域帯でノイズ放射が高く、低周波領域帯でノイズ放射が
低い。また、図7(c)は(a)と(b)の中間の特性
を持つ。
【0017】次に、図7(c)を基準にして(a)
(b)を説明する。図7(a)(b)(c)の各パター
ンに電流を流すと、隣り合うHの部分に逆向きの電流が
流れることにより磁界成分が打ち消し合い、磁界により
放射される電磁波の発生を減少させて不要輻射ノイズを
抑えることができる。(a)(b)(c)とも全長およ
び高さXは全て等長であるものとする。(a)は(c)
のYを短くした分をZに割り当てることによりZを長く
している。
【0018】これによりミアンダパターンのこぶZの間
隔が広くなり、その代わりミアンダ部分以外の直線部Y
が短いレイアウトパターンになっている。Zの間隔が広
いため、Hの部分で打ち消し合う力が弱くなるが、元々
打ち消し合う成分が無いYからの放射は低くなる。この
パターンは高周波領域帯でノイズ放射が低く、低周波領
域帯でノイズ放射が高い。逆に(b)は(c)のZを短
くし大部分をYに割り当てている。これにより、こぶZ
の間隔が狭く、ミアンダ部分以外の直線部Yが長いレイ
アウトパターンになっている。Zの間隔が狭いためHで
示す部分は打ち消し合う力が強くなり、放射が弱くなる
一方Yからの放射は強くなる。
【0019】図1は本発明の第1の実施の形態を示すも
ので、図4から図7を用いて上述したことを利用して信
号線の這い回しをしたプリント基板100を示す。プリ
ント基板は通常複数層あり、図1では表層110には、
ドライバ40、レシーバ1およびDIP−SW(スイッ
チ)等の手動スイッチ50、60を設けると共に、パタ
ーンAをレイアウトし、さらに、端子VIA1,VIA
2,VIA3,VIA4を設けている。
【0020】また、内層1(120)には、パターンB
をレイアウトすると共に、表層110の端子VIA1,
VIA3とスルーホール等を介して接続される端子VI
A1,VIA3を設けている。さらに、内層2(13
0)には、パターンCをレイアウトすると共に、表層1
10の端子VIA2,VIA4とスルーホール等を介し
て接続される端子VIA2,VIA4を設けている。な
お、パターンA,B,Cは一例であり、別のパターンを
レイアウトしてもよい。
【0021】上記のように、通常は、ドライバ40から
レシーバ10にクロックなどの信号を伝えるための信号
線の数は一本であるが、本実施の形態においては、本来
一本でよい信号線としてパターンA,B,Cを有する複
数の信号線を設け、これを手動スイッチ50、60によ
り切り換えることで1つのパターンを選択できるように
している。例えばパターンAを使いたいときは、パター
ンAに対応したスイッチをONにし、パターンB,Cに
対応するスイッチはOFFにする。これらのパターン
は、前述したように抑える周波数領域が異なるので、必
要に応じて手動スイッチ50、60の切り換えのみで軽
減したい周波数領域に対応させることができる。
【0022】本実施の形態によれば、プリント基板を市
場に投入後、オプションボードなどにより新しい機能を
追加したいが、現状では不要輻射の規格を守れない場合
に、プリント基板上の手動スイッチにより最適パターン
に切り換えることにより、規格を守ることができる。ま
た、プリント基板作成の際も、表層にレイアウトされて
いるパターンは1パターンのみなので、表層に実装でき
る部品のスペースが減少することがなく、また高価なノ
イズ対策部品を使用することなく、不要輻射減少のため
の手段を提供することができる。
【0023】図2は本発明の第2の実施の形態を示すも
ので、第1の実施の形態における手動スイッチに代えて
バッファなどの一般的な制御用のIC70を用い、制御
線80により制御することにより、パターンA,B,C
の1つを選択するようにしたものである。制御線80に
よる制御については、一般的なICの制御と同じなの
で、ここでは説明を割愛する。
【0024】従来では、不要輻射を測定中に規格を守れ
ないと、電源を切ってからプリント基板を機器から外
し、ノイズ対策部品実装するなどの追加工を行うため時
間がかかっていたが、本実施の形態によれば、電源を投
入したままのダイナミックな状態で、パターン変更して
不要輻射対策を試みることができるため、いちいち電源
を切って機器をセットアップする手間を省くことがで
き、作業の効率アップをはかることができる。
【0025】図3は本発明の第3の実施の形態を示すも
ので、図1、図2と対応する部分には同一番号を付して
重複する説明は省略する。本実施の形態は、第1、第2
の実施の形態のようにドライバ1個に対してレシーバ1
個ではなく、ドライバ1個に対してレシーバを2個以上
の設けた場合である。プリント基板100の表層110
において、レシーバ1に対してパターンAが接続され、
レシーバ2に対してパターンBが接続されている。ここ
では、各レシーバはオプションボードに実装されている
ことを想定している。
【0026】今レシーバ1、2の代わりに違うオプショ
ンボードが接続され、そしてレシーバ1を接続すること
により生じる周波数領域の低減に有効なパターンがBで
あり、レシーバ2に有効なパターンがAであるとする
と、IC(一般的なPAL)70を制御線80により出
力端を入れかえることにより、レシーバ2をパターンA
に、レシーバ1をパターンBに接続することができ、そ
れぞれ有効なパターンに接続することができる。
【0027】本実施の形態によれば、第1、第2の実施
の形態のように余分なパターンをプリント基板に持てな
い場合でも、パターンを入れ替えることにより、不要輻
射低減にできるだけ有効なパターンを選択することがで
きる。
【0028】
【発明の効果】以上説明したように本発明によれば、表
層に実装できる部品のスペースが減少することなく、ま
た高価なノイズ対策部品を使用することなく、不要輻射
を減少させることができる。また、1個のドライバに対
して複数のレシーバが設けられる場合にも、不要輻射低
減にできるだけ有効なパターンを選択することができ
る。また、パターンの切り換えを制御線および制御回路
を用いて行うことにより、電源を投入したままで不要輻
射対策を行うことができ、効率アップに繋げることがで
きる。さらに、パターンをミアンダパターンとすること
により、不要輻射低減の大きな効果を得ることができ
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態によるプリント基板
の表層および内層の構成図である。
【図2】本発明の第2の実施の形態による表層でのパタ
ーン切り替えの回路構成を示すブロック図である。
【図3】本発明の第3の実施の形態によるプリント基板
の表層および内層の構成図である。
【図4】プリント基板上のドライバとレシーバの配置を
示すブロック図である。
【図5】ドライバとレシーバを接続する信号線が長くな
ることを説明する図である。
【図6】信号線の長くなる部分のパターン例を示す図で
ある。
【図7】ミアンダパターンの変形例を示す図である。
【図8】一般的なミアンダパターンを示す図である。
【符号の説明】
10 レシーバ1 20 レシーバ2 30 レシーバ3 40 ドライバ 50、60 手動スイッチ 70 制御用IC 80 制御線 100 プリント基板 110 表層 120 内層1 130 内層2

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 ドライバとレシーバが表層に設けられ、
    少なくとも1つの内層を有するプリント基板において、 ドライバとレシーバとを接続する信号線として、それぞ
    れ形態の異なるパターンを有する複数の信号線を表層お
    よび内層に設けると共に、信号線の1つを選択する切り
    換え手段を設けたことを特徴とするプリント基板。
  2. 【請求項2】 ドライバと複数のレシーバが表層に設け
    られ、少なくとも1つの内層を有するプリント基板にお
    いて、 ドライバと複数のレシーバとを接続するためのそれぞれ
    形態の異なるパターンを有する複数の信号線を表層およ
    び内層に設けると共に、ドライバと各レシーバとを接続
    する信号線を切り換える切り換え手段を設けたことを特
    徴とするプリント基板。
  3. 【請求項3】 前記切り換え手段は、手動スイッチであ
    ることを特徴とする請求項1または2記載のプリント基
    板。
  4. 【請求項4】 前記切り換え手段は、ドライバから制御
    される制御回路であり、ドライバと制御回路とを接続す
    る制御線を設けたことを特徴とする請求項1または2記
    載のプリント基板。
  5. 【請求項5】 前記信号線のパターンがミアンダパター
    ンであることを特徴とする請求項1から4の何れか1項
    に記載のプリント基板。
JP2001269204A 2001-09-05 2001-09-05 プリント基板 Pending JP2003078221A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001269204A JP2003078221A (ja) 2001-09-05 2001-09-05 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001269204A JP2003078221A (ja) 2001-09-05 2001-09-05 プリント基板

Publications (1)

Publication Number Publication Date
JP2003078221A true JP2003078221A (ja) 2003-03-14

Family

ID=19095065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001269204A Pending JP2003078221A (ja) 2001-09-05 2001-09-05 プリント基板

Country Status (1)

Country Link
JP (1) JP2003078221A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156911A (ja) * 2004-12-01 2006-06-15 Ricoh Co Ltd プリント配線基板
JP2019097321A (ja) * 2017-11-24 2019-06-20 富士電機株式会社 電力変換装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156911A (ja) * 2004-12-01 2006-06-15 Ricoh Co Ltd プリント配線基板
JP4562504B2 (ja) * 2004-12-01 2010-10-13 株式会社リコー プリント配線基板
JP2019097321A (ja) * 2017-11-24 2019-06-20 富士電機株式会社 電力変換装置

Similar Documents

Publication Publication Date Title
JP3265669B2 (ja) プリント基板
JP4047351B2 (ja) 多層プリント回路板
US20020118528A1 (en) Substrate layout method and structure for reducing cross talk of adjacent signals
US7501583B2 (en) Low noise multilayer printed circuit board
JP2007180292A (ja) 回路基板
KR101086856B1 (ko) 반도체 집적 회로 모듈 및 이를 구비하는 pcb 장치
US5790383A (en) Printed circuit board
US9131615B2 (en) Printed circuit board
EP1594353A1 (en) High frequency multilayer printed wiring board
JP4371766B2 (ja) プリント配線板
JP2006270026A (ja) 配線構造、プリント配線板、集積回路および電子機器
JP2003078221A (ja) プリント基板
KR100843220B1 (ko) 동일 평면상 엘.씨 벨런싱이 달성된 인쇄회로기판
US6900544B2 (en) Integrated circuit package and printed circuit board arrangement
JPH03224261A (ja) 半導体集積回路装置
US7663894B2 (en) Multilayer printed wiring board
JP2002261408A (ja) プリント基板
JPH1174644A (ja) 多層プリント配線基板及びその自動配線方法
JP2004304134A (ja) 配線基板及びその製造方法
JP2738376B2 (ja) 印刷配線板
JPH07106771A (ja) 多層プリント基板の配線構造
JP2005310885A (ja) プリント配線板
JP2009044029A (ja) 複数マイコン実装回路装置
JP2003273477A (ja) 車両装置用プリント配線基板におけるic素子間接続方法及び車両装置用プリント配線基板
JP2006310713A (ja) プリント配線板