JP5337042B2 - 回路基板および電子デバイス - Google Patents

回路基板および電子デバイス Download PDF

Info

Publication number
JP5337042B2
JP5337042B2 JP2009537898A JP2009537898A JP5337042B2 JP 5337042 B2 JP5337042 B2 JP 5337042B2 JP 2009537898 A JP2009537898 A JP 2009537898A JP 2009537898 A JP2009537898 A JP 2009537898A JP 5337042 B2 JP5337042 B2 JP 5337042B2
Authority
JP
Japan
Prior art keywords
wiring
interlayer
ground
pattern
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009537898A
Other languages
English (en)
Other versions
JPWO2009050851A1 (ja
Inventor
孝生 関
浩行 佐藤
博昭 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of JPWO2009050851A1 publication Critical patent/JPWO2009050851A1/ja
Application granted granted Critical
Publication of JP5337042B2 publication Critical patent/JP5337042B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、回路基板および電子デバイスに関する。本出願は、下記の米国出願に関連し、下記の米国出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
米国特許出願第11/874,933号 出願日 2007年10月19日
回路パターンが形成された基板を複数重ねた多層基板として、例えば特開2007−88058号公報に開示された多層基板が知られている。このような多層基板において、各基板に形成された回路間の信号の伝送は、基板を貫通して形成される層間信号配線が担う場合が多い。
特開2007−88058号公報
一方で、このような層間信号配線上を伝送される信号が、他の層間信号配線を伝送される信号と干渉する可能性がある。あるいは、このような層間信号配線上を伝送される信号が、当該層間信号配線の周囲の回路上の配線を伝送される信号と干渉する可能性がある。
そこで本発明の1つの側面においては、上記の課題を解決することのできる回路基板および電子デバイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
本発明の第1の態様によると、複数の配線層を有する回路基板であって、異なる配線層に設けられる回路パターンの間を電気的に接続する層間信号配線と、層間信号配線が貫通する配線層のうち、少なくとも一部の配線層において、層間信号配線を囲むように形成される接地プレーンとを備える回路基板が提供される。
また、第2の態様によると、回路基板と、回路基板に形成される回路素子とを備える電子デバイスであって、回路基板は、異なる配線層に形成される回路パターンの間を接続する層間信号配線と、層間信号配線が貫通するそれぞれの前記配線層において、前記層間信号配線を囲むように形成される接地プレーンとを有する電子デバイスが提供される。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
マザーボード600および回路基板10の断面図である。 回路基板10の層間信号配線201近傍の断面図である。 回路基板10の層間信号配線201近傍における配線層21の上面図である。 回路基板10の層間信号配線201近傍における配線層25の上面図である。 接地プレーン161に替えて接地プレーン171が形成された回路基板10の層間信号配線201近傍における配線層21の上面図である。 接地プレーン161に替えて接地プレーン171が形成された回路基板10の層間信号配線201近傍における配線層25の上面図である。 回路基板10の層間信号配線202近傍の断面図である。 回路基板10の層間信号配線203近傍の断面図である。 回路基板10の上面側から見たときのカップラ配線551、552の位置関係を示す概略図である。 回路基板10の回路素子502近傍の断面図である。
符号の説明
10・・・回路基板、21、22、23、24、25、26、27・・・配線層、31、32・・・凹部、101、102、105、106・・・回路パターン、111、112、113・・・信号電極、121、122、123・・・信号線路、151・・・接地電極、161、162、163、171・・・接地プレーン、201、202、203・・・層間信号配線、352、353、354、355・・・層間配線、301〜308、311、315、321、325、331・・・層間接地配線、401、402、403、411、413、414・・・接地パターン、501、502・・・回路素子、503、504・・・電極、511、512、513、514・・・端子、550・・・カップラ、551、552・・・カップラ配線、600・・・マザーボード、610・・・電極、620・・・端子ボール
以下、発明の実施の形態を通じて本発明の(一)側面を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、マザーボード600および回路基板10の断面図である。本実施形態に係る回路基板10は、例えば、マザーボード600との間で高周波信号を授受するSiP(System in Package)モジュールでよく、順次積層された複数の配線層21〜27を有する。なお、以下の説明において、図1における配線層21の下側の面を「回路基板10の下面」と称し、図1における配線層27の上側の面を「回路基板10の上面」と称する。また、配線層21〜27のそれぞれにおける回路基板10の下面側の面を「配線層21〜27の下面」と称し、回路基板10の上面側の面を「配線層21〜27の上面」と称する。
配線層21〜27のそれぞれの上面には、回路パターン101〜107が設けられる。これらの回路パターン101〜107の各々は、対応する配線層21〜27のそれぞれの上面に形成される信号線路および接地パターン等を含む。回路基板10は、また、回路パターン101〜107のうちの複数の回路パターンの間を電気的に接続する層間信号配線201、202、203を有する。
また、回路基板10の上面には、凹部31および凹部32がそれぞれ異なる位置に形成される。凹部31は、配線層26および配線層27の一部が面方向における同じ位置において取り除かれることにより露出する配線層26および配線層27の断面と、当該断面に囲まれた位置において露出する配線層25の上面とにより形成される。
また、凹部32は、配線層27の一部が面方向における凹部31が形成される位置と異なる位置において取り除かれることにより露出する配線層27の断面と、当該断面に囲まれた位置において露出する配線層26の上面とにより形成される。なお、凹部31および凹部32は、配線層26および配線層27の一部をエッチング処理することにより形成してもよい。
回路素子501は、凹部31において露出する配線層25の上面に配され、当該上面とともに露出する回路パターン105の一部と、端子511、512を介して電気的に接続される。また、回路素子502は、凹部32において露出する配線層26の上面に配され、当該上面とともに露出する回路パターン106の一部と、端子513、514を介して電気的に接続される。これらの回路素子501、502は、例えばIC、LSI等の能動部品またはトランジスタ、抵抗、コンデンサ等の受動部品であってよい。
図2は、回路基板10の層間信号配線201近傍の断面図である。配線層21の下面における層間信号配線201の近傍には、図2に示すように、信号電極111および接地電極151が形成される。信号電極111は、マザーボード600に設けられる複数の電極610のうちの少なくとも1つと、端子ボール620を介して電気的に接続される。また、信号電極111は、層間信号配線201と信号線路121とを介して回路素子501の端子511と電気的に接続される。
接地電極151は、マザーボード600に設けられる複数の電極610のうちの、上記信号電極111が接続する電極610とは異なる電極610と、端子ボール620を介して電気的に接続され、接地電位に保たれる。なお、接地電極151は、信号電極111の周囲に複数設けられてもよい。
配線層25の上面には、信号線路121が形成される。この信号線路121は、回路素子501の端子511と電気的に接続される。層間信号配線201は、配線層21〜25を貫通して形成される導電性の伝送路であり、信号電極111と信号線路121との間を電気的に接続される。信号線路121は、例えば、マザーボード600から端子ボール620、信号電極111および層間信号配線201を介して高周波信号を伝送する伝送路である。
配線層21〜25の上面には、それぞれ接地プレーン161が形成される。層間接地配線301は、配線層21〜27を貫通して形成される導電性の伝送路であり、接地電極151から層間信号配線201と平行して延伸する。この層間接地配線301は、配線層21〜25それぞれの上面に形成された接地プレーン161と接地電極151とを電気的に接続する。また、層間接地配線301は、その延伸する方向において、信号線路121と交差しない位置に設けられており、その上端は層間信号配線201の上端(信号線路121との接続部)よりも回路基板10の上面側まで延伸する。
層間接地配線305は、配線層21〜24を貫通して形成される導電性の伝送路であり、接地電極151から層間信号配線201と平行して延伸する。この層間接地配線305は、配線層21〜25それぞれの上面に形成された接地プレーン161と接地電極151とを電気的に接続する。
また、層間接地配線305は、その延伸する方向において、信号線路121と交差する位置に設けられており、その上端は信号線路121が形成される配線層25よりも回路基板10の下面側の層まで延伸する。本例では、層間接地配線305は、図2に示すように、配線層24の上面まで延伸する。したがって、層間接地配線305と信号線路121とは電気的に絶縁される。
配線層27の上面には、接地パターン401が形成される。この接地パターン401は、層間信号配線201の上端が信号線路121と接続する接続部の上方に形成される。また、配線層26の上面には、接地パターン402が形成される。この接地パターン402は、上記接続部の上方を除く信号線路121の上方に形成される。
これら接地パターン401、402は、信号線路121が形成される配線層25とは異なる配線層である配線層26、27に当該信号線路121と平行に形成される。接地パターン401の一端は、層間接地配線301の上端と電気的に接続される。また、接地パターン401の他端は、層間接地配線321を介して接地パターン402と電気的に接続される。
このように、接地パターン402は、層間信号配線201と信号線路121との接続部の上方に位置する接地パターン401と比べて、信号線路121の上方において当該信号線路121からより近い配線層26に形成される。すなわち、信号線路121における上記接続部の上方には、配線層26、27の2層分だけ離れて対向する接地パターン401が形成され、信号線路121における当該接続部を除く部分の上方には、配線層26の1層分だけ離れて対向する接地パターン402が形成される。
これにより、上記接続部において信号線路121と接地パターン401との間に生じる容量成分を、当該接続部を除く部分において信号線路121と接地パターン402との間に生じる容量成分よりも小さくすることができる。また、信号線路121の下方に、さらに接地パターン403が形成されてもよい。この接地パターン403は、信号線路121と平行に形成されるとともに、一端が接地プレーン161と電気的に接続されて接地電位に保たれることが好ましい。なお、回路基板10において、接地パターン401〜403は、それぞれ配線層21〜27を貫通して形成される図示しない層間接地配線を介して、接地電極151と電気的に接続されてもよい。
図3は、回路基板10の層間信号配線201近傍を配線層21の上面で切断した断面図である。配線層21に形成される接地プレーン161は、図3に示すように、層間信号配線201を囲むように形成される。また、接地プレーン161は、層間信号配線201を中心とした円状の内周を有する。したがって、接地プレーン161と層間信号配線201との距離は略同一となる。
このように、層間信号配線201の周囲を円状に囲む接地プレーン161が配線層21の上面に形成されることにより、層間信号配線201を伝送される信号のノイズが回路パターン101上の信号線路等に伝播しにくくなる。なお、配線層21の上面に形成される接地プレーン161は、層間信号配線201および他の信号配線の周囲を除く配線層21の上面全体に形成されてもよい。
また、配線層22〜25それぞれの上面にも、層間信号配線201の周囲を囲む接地プレーン161が形成される。したがって、層間信号配線201を伝送される信号のノイズが回路パターン102〜105上の信号線路等に伝播しにくくなる。なお、配線層22〜24の上面に形成される接地プレーン161は、層間信号配線201および他の信号配線の周囲を除く配線層22〜24の上面全体に形成されてもよい。また、この場合、配線層24の上面に形成される接地プレーン161が接地パターン403を含んでよい。また、配線層25の上面に形成される接地プレーン161は、図4に示すように、信号線路121の両側を除く層間信号配線201の周囲を囲むように形成される。
また、配線層21〜25それぞれの上面に形成される接地プレーン161は、図2に示した層間接地配線301、305を含む8本の層間接地配線301〜308と電気的に接続される。これらの層間接地配線301〜308は、いずれも接地プレーン161と接地電極151とを電気的に接続する。なお、層間信号配線201に対応して配される層間接地配線の本数は、本例のように8本に限られず、接地プレーン161と接地電極151との電位差をより小さくするべく本数を増やしてもよい。
このように、層間信号配線201および信号線路121を含む伝送線路は、当該伝送線路の近傍に設けられる複数の接地プレーン161、層間接地配線301〜308、および接地パターン401〜403によりシールドされる。これにより、層間信号配線201および信号線路121を含む伝送線路を伝送される信号のノイズが回路パターン101〜107上の信号線路等に伝播しにくくなる。
なお、回路基板10において、配線層21〜24の上面における層間信号配線201の周囲には、図3に示す接地プレーン161に替えて、図5に示す接地プレーン171が形成されてもよい。また、配線層25の上面における層間信号配線201の周囲には、図4に示す接地プレーン161に替えて、図6に示す接地プレーン171が形成されてもよい。接地プレーン171は、図5から図6に示すように、接地プレーン161と同様に層間信号配線201を囲むように形成されるが、接地プレーン161とは異なり、層間信号配線201を対角線の中心とした四角形状の内周を有する。
回路基板10の配線層21〜25それぞれの上面にこのような接地プレーン171が形成されることにより、層間信号配線201を伝送される信号のノイズが回路パターン101〜105上の信号線路等に伝播しにくくなる。また、層間信号配線201と接地プレーン171との間に生じる容量成分を、層間信号配線201と上記の接地プレーン161との間に生じる容量成分よりも小さくすることができる。
なお、回路基板10の配線層21〜25それぞれの上面に上記の接地プレーン171が形成される場合、回路基板10の下面において、おける層間接地配線301〜308の下端に対応する位置を含んで信号電極111を囲む四角形の辺上に、複数の接地電極151が設けられてもよい。
図7は、回路基板10の層間信号配線202近傍の断面図である。図7において、図2を参照して説明した構成と同じ構成については同じ符号を付して説明を一部省略する。配線層21の下面における層間信号配線202の近傍には、図7に示すように、信号電極112および接地電極151が形成される。信号電極112は、マザーボード600に設けられる複数の電極610のうちの少なくとも1つと、端子ボール620を介して電気的に接続される。
配線層26の上面には、信号線路122が形成される。この信号線路122は、回路素子502の端子514と電気的に接続される。層間信号配線202は、配線層21〜26を貫通して形成され、信号電極112と信号線路122との間を電気的に接続する。信号線路122は、例えば、マザーボード600からの高周波信号またはマザーボード600への高周波信号を端子ボール620、信号電極112および層間信号配線202を介して伝送する伝送路である。
配線層21〜26の上面には、それぞれ接地プレーン162が形成される。接地プレーン162の各々は、上記の接地プレーン161と同様の形状を有し、層間信号配線202の周囲を円形に囲む。なお、配線層21〜26の上面には、接地プレーン162に替えて、上記の接地プレーン171が形成されてもよい。層間接地配線311は、配線層21〜27を貫通して形成され、接地電極151から層間信号配線202と平行して延伸する。この層間接地配線311は、配線層21〜26それぞれの上面に形成された接地プレーン162と接地電極151とを電気的に接続する。また、層間接地配線311は、その延伸する方向において、信号線路122と交差しない位置に設けられており、その上端は層間信号配線202の上端よりも回路基板10の上面側まで延伸する。
層間接地配線315は、配線層21〜25を貫通して形成され、接地電極151から層間信号配線202と平行して延伸する。この層間接地配線315は、配線層21〜24それぞれの上面に形成された接地プレーン162と接地電極151とを電気的に接続する。また、層間接地配線315は、その延伸する方向において、信号線路122と交差する位置に設けられており、その上端は信号線路122が設けられる配線層26よりも回路基板10の下面側まで延伸する。本例では、層間接地配線315は、図7に示すように、配線層25の上面まで延伸する。したがって、層間接地配線315と信号線路122とは電気的に絶縁される。
なお、層間信号配線202の周囲には、上記の層間信号配線201と同様に、層間接地配線311、315を含む複数の(例えば8本の)層間接地配線が配される。また、これら複数の層間接地配線は、いずれも接地プレーン162と接地電極151とを電気的に接続する。
配線層27の上面には、接地パターン411が形成される。この接地パターン411は、信号線路122の上方において当該信号線路122と平行に形成され、一端が層間接地配線311の上端と電気的に接続される。また、信号線路122の下方に、さらに接地パターン413が形成されてもよい。接地パターン413は、本実施形態において配線層25の上面に形成される。なお、接地パターン413は、信号線路122と平行に形成されるともともに、一端が接地プレーン162と電気的に接続されて接地電位に保たれる。
このように、回路基板10は、信号線路122が形成される配線層26を挟んだ両側の配線層25および配線層27のそれぞれに、当該信号線路122と平行に形成される接地パターン411および接地パターン413を有する。また、回路基板10は、信号線路122と接地パターン411との間に設けられ、当該信号線路122と層間配線352を介して電気的に接続される電極503と、信号線路122と接地パターン413との間に設けられ、当該信号線路122と層間配線353を介して電気的に接続される電極504とをさらに有する。
このような電極503および電極504を設けることにより、信号線路122と接地パターン411および接地パターン413との間に、所定容量のコンデンサを設けることができる。これらのコンデンサは、例えばローパスフィルタ(RC積分回路)等に用いることができる。なお、回路基板10において、接地パターン411、413は、それぞれ配線層21〜27を貫通して形成される図示しない層間接地配線を介して、接地電極151と電気的に接続されてもよい。
図8は、回路基板10の層間信号配線203近傍の断面図である。図8において、図2を参照して説明した構成と同じ構成については同じ符号を付して説明を一部省略する。配線層21の下面における層間信号配線203の近傍には、図8に示すように、信号電極113および接地電極151が形成される。信号電極113は、マザーボード600に設けられる複数の電極610のうちの少なくとも1つと、端子ボール620を介して電気的に接続されるとともに、層間信号配線203の一端と電気的に接続される。
配線層21〜23の上面には、それぞれ接地プレーン163が形成される。接地プレーン163の各々は、上記の接地プレーン161、162と同様の形状を有し、層間信号配線203の周囲を円形に囲む。なお、配線層21〜23の上面には、接地プレーン163に替えて、上記の接地プレーン171が形成されてもよい。
層間接地配線321は、配線層21〜23を貫通して形成され、接地電極151から層間信号配線203と平行して延伸する。この層間接地配線321は、配線層21〜23それぞれの上面に形成された接地プレーン163と接地電極151とを電気的に接続する。層間接地配線325は、配線層21、22を貫通して形成され、接地電極151から層間信号配線203と平行して延伸する。この層間接地配線325は、配線層21、22それぞれの上面に形成された接地プレーン163と接地電極151とを電気的に接続する。
なお、層間信号配線203の周囲には、上記の層間信号配線201、202と同様に、層間接地配線321、325を含む複数の(例えば8本の)層間接地配線が配される。また、これら複数の層間接地配線は、いずれも接地プレーン163と接地電極151とを電気的に接続する。
配線層25の上面には、信号線路123が形成される。この信号線路123は、回路素子501の端子512と、配線層25を貫通して形成される層間配線354とを電気的に接続する。配線層23の上面には、カップラ配線552が形成され、また、配線層23と隣接する配線層24の上面には、カップラ配線551が形成される。これらのカップラ配線551、552は、カップラ550を形成する。
図9は、回路基板10の上面側から見たときのカップラ配線551、552の位置関係を示す概略図である。カップラ550における2本のカップラ配線551、552は、配線層24を挟んで形成されており、当該配線層24の厚さ方向について互いに対向した部分を有する。また、カップラ配線551とカップラ配線552とは、当該対向した部分を含む全ての部分において互いに絶縁される。
カップラ配線551の一端(例えば図9の右上の線路端)は、層間配線354と電気的に接続される。また、カップラ配線551の他端(例えば図9の左上の線路端)は、配線層24の上面に形成された図示しない信号線路と電気的に接続される。カップラ配線552の一端(例えば図9の右下の線路端)は、層間信号配線203と電気的に接続される。また、カップラ配線552の他端(例えば図9の左下の線路端)は、配線層23の上面に形成された図示しない信号線路と電気的に接続される。
このようなカップラ配線551およびカップラ配線552を有するカップラ550において、カップラ配線552上を当該カップラ配線552の上記一端側から上記他端側へ信号が伝送された場合、電磁結合により、当該信号の強度相関信号がカップラ配線551上に生じる。この強度相関信号は、カップラ配線551の上記一端から出力される。
したがって、カップラ550は、例えばマザーボード600に設けられる電極610から、端子ボール620、信号電極113および層間信号配線203を介してカップラ配線552に信号が与えられると、当該信号に対する強度相関信号が層間配線354および信号線路123を介して回路素子501の端子512に与えられる。
図10は、回路基板10の回路素子502近傍の断面図である。図10において、図2を参照して説明した構成と同じ構成については同じ符号を付して説明を一部省略する。上記のように、配線層26の上面には、回路素子502が配されるとともに、回路素子502の端子513、514と電気的に接続される回路パターン106が設けられる。
回路パターン106が設けられる配線層26とは異なる配線層25の上面には、接地パターン413が、回路パターン106の信号線路122と平行に形成される。また、接地パターン413が形成される配線層25よりも回路素子502から遠い配線層24の上面には、接地パターン414が、回路素子502の下面と対向するように形成される。この接地パターン414は、配線層25を貫通して形成される層間配線355を介して接地パターン413と電気的に接続される。したがって、接地パターン413が上記のように接地電位に保たれることから、接地パターン414も接地電位に保たれる。なお、接地パターン414は、配線層21〜24を貫通して形成される層間接地配線331を介して接地電極151と電気的に接続されてもよい。
このように、回路素子502の下面と対向する位置に形成される接地パターン414を、当該位置以外の位置に形成される接地パターン413よりも回路素子502から離すことにより、回路素子502の端子513、514あるいは回路素子502と接地パターン414との間に生じる容量成分をより小さくすることができる。
また、回路パターン106において、回路素子502の端子513、514と電気的に接続される接続点近傍の信号線路を当該接続点以外の部分よりも細くした場合、当該接続点において信号線路の誘導成分が増加する。ここで、回路素子502と接地パターン414との間に生じる容量成分を、上記誘導成分により打ち消し、信号線路122から回路素子502までのインピーダンスを均一に保つことができる。
以上において説明した回路基板10において、層間信号配線、層間接地配線、および、層間配線は、例えば配線層を貫通するビア(Via)であってよい。回路基板10は、例えば半導体チップ等の複数の電子部品がモジュール化されたSiP(System in Package)であってよい。また、回路基板10は、それ自体が複数の電子部品が実装されるプリント基板であってもよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
上記説明から明らかなように、本発明の(一)実施形態によれば、複数の配線層を有する回路基板、および当該回路基板と回路素子とを備える電子デバイスを実現することができる。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

Claims (20)

  1. 複数の積層された配線層を有する回路基板であって、
    異なる配線層に設けられる複数の回路パターンの間を電気的に接続する層間信号配線と、
    前記層間信号配線が貫通する複数の前記配線層において、前記層間信号配線を囲むように形成される複数の接地プレーンと
    前記層間信号配線と平行して延伸し、前記複数の接地プレーンを電気的に接続する複数の層間接地配線と、
    を備え、
    前記層間信号配線の上端は、第1の回路パターンに電気的に接続され、
    前記層間信号配線に対応する複数の前記層間接地配線のうち、第1の層間接地配線は、前記層間信号配線の上端よりも前記回路基板の下面側まで延伸し、
    前記層間信号配線に対応する複数の前記層間接地配線のうち、当該層間信号配線に対して前記第1の層間接地配線とは逆側に設けられた第2の層間接地配線は、前記第1の回路パターンが設けられる配線層よりも前記回路基板の上面側まで延伸し、
    前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンの一部と重なるように平行に形成され、一端が前記第2の層間接地配線の上端と電気的に接続される第1の接地パターンと、
    前記第1の回路よりも前記回路基板の上面側の配線層であって前記第1の接地パターンよりも前記第1の回路パターンに近い配線層に、当該第1の回路パターンの他の一部と重なるように平行に形成され、且つ、前記第1の接地パターンの他端と電気的に接続される第2の接地パターンと
    を更に備える
    回路基板。
  2. 前記層間接地配線の下端は、前記回路基板の下面に設けられた接地電極と電気的に接続され、当該層間接地配線は、前記接地電極から前記層間信号配線と平行して延伸する
    請求項に記載の回路基板。
  3. 前記回路基板の下面に設けられ、前記層間信号配線の下端が接続される信号電極を更に備え、
    前記接地電極は、前記回路基板の下面において、前記信号電極を囲む四角形の辺上に複数設けられ
    請求項2に記載の回路基板。
  4. 前記第1の層間接地配線は、前記第1の回路パターンが設けられる前記配線層よりも前記回路基板の下面側まで延伸する
    請求項1から3のいずれか1項に記載の回路基板。
  5. 前記第1の回路パターンが設けられる前記配線層と同一の前記配線層に形成され、当該第1の回路パターンと電気的に接続される回路素子と、
    前記回路パターンが設けられる前記配線層とは異なる前記配線層に当該回路パターンと平行に形成される第3の接地パターンと、
    前記第3の接地パターンが形成される前記配線層よりも前記回路素子から遠い前記配線層に形成され、且つ、前記第3の接地パターンと電気的に接続される第4の接地パターンと
    を更に備える請求項1からのいずれか1項に記載の回路基板。
  6. 複数の積層された配線層を有する回路基板であって、
    異なる配線層に設けられる複数の回路パターンの間を電気的に接続する層間信号配線と、
    前記層間信号配線が貫通する前記配線層のうち、少なくとも一部の前記配線層において、前記層間信号配線を囲むように形成される接地プレーンと
    複数の端子を有し、第1の回路パターンが設けられる配線層と同一の配線層に形成され、当該第1の回路パターンと前記複数の端子を介して電気的に接続される回路素子と、
    を備え、
    前記接地プレーンは、
    前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンと重なるように平行に形成される第3の接地パターンと、
    前記第1の回路パターンに対して前記第3の接地パターンと同じ側であって前記第3の接地パターンが形成される前記配線層よりも前記回路素子から遠い前記配線層に当該回路素子の一の面と対向するように形成され、且つ前記第3の接地パターンと電気的に接続される第4の接地パターンと
    を有し、
    前記第1の回路パターンにおいて、前記複数の端子と電気的に接続される接続点近傍の信号線路が、当該接続点以外の部分よりも細い、回路基板。
  7. 異なる前記配線層に形成される前記接地プレーンを電気的に接続する層間接地配線を更に備える
    請求項に記載の回路基板。
  8. 前記層間接地配線の下端は、前記回路基板の下面に設けられた接地電極と電気的に接続され、当該層間接地配線は、前記接地電極から前記層間信号配線と平行して延伸する
    請求項7に記載の回路基板。
  9. 前記回路基板の下面に設けられ、前記層間信号配線の下端が接続される信号電極を更に備え、
    前記接地電極は、前記回路基板の下面において、前記信号電極を囲む四角形の辺上に複数設けられる、
    請求項8に記載の回路基板。
  10. 一の前記層間信号配線に対応する前記層間接地配線を複数備え、
    一の前記層間信号配線に対応する複数の前記層間接地配線のうち、少なくとも一つの前記層間接地配線は、一の前記層間信号配線の上端よりも前記回路基板の下面側まで延伸する
    請求項またはに記載の回路基板。
  11. 一の前記層間信号配線の上端は、前記第1の回路パターンに電気的に接続され、
    一の前記層間信号配線に対応する複数の前記層間接地配線のうち、前記第1の回路パターンよりも前記回路基板の下面側において延伸する第1の層間接地配線は、当該第1の回路パターンが設けられる前記配線層よりも前記回路基板の下面側まで延伸する
    請求項10に記載の回路基板。
  12. 一の前記層間信号配線に対応する複数の前記層間接地配線のうち、少なくとも一つの前記層間接地配線は、一の前記層間信号配線の上端よりも前記回路基板の上面側まで延伸する
    請求項11に記載の回路基板。
  13. 一の前記層間信号配線に対応する複数の前記層間接地配線のうち、当該層間信号配線に対して前記第1の層間接地配線とは逆側に設けられた第2の層間接地配線は、前記回路パターンが設けられる前記配線層よりも前記回路基板の上面側まで延伸する
    請求項12に記載の回路基板。
  14. 前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンと平行に形成され、一端が前記第2の層間接地配線の上端と電気的に接続される第1の接地パターンと、
    前記第1の接地パターンよりも前記第1の回路パターンに近い前記配線層に前記第1の回路パターンと平行に形成され、且つ、前記第1の接地パターンの他端と電気的に接続される第2の接地パターンと
    を更に備える請求項13に記載の回路基板。
  15. 前記配線層における前記接地プレーンの内周は、前記層間信号配線を中心とした円状である
    請求項1から14のいずれか1項に記載の回路基板。
  16. 前記接地プレーンが形成される前記配線層のそれぞれにおいて、前記接地プレーンと前記層間信号配線との距離は略同一である
    請求項15に記載の回路基板。
  17. 前記配線層における前記接地プレーンの内周は、前記層間信号配線を囲む四角形状である
    請求項1から14のいずれか1項に記載の回路基板。
  18. 前記回路基板の下面に設けられ、一の前記層間信号配線の下端が接続される信号電極と、
    一の前記配線層に形成される第1のカプラ配線と、
    一の前記配線層と隣接する前記配線層に形成される第2のカプラ配線とを更に備え、
    前記第1のカプラ配線は、前記信号電極から一の前記層間信号配線を介して信号を受け取り、前記第2のカプラ配線は、前記第1のカプラ配線が受け取った前記信号の少なくとも一部を前記第1のカプラ配線から受け取り、一の前記層間信号配線とは異なる前記層間信号配線を介して出力する
    請求項1から17のいずれか1項に記載の回路基板。
  19. 前記第1の回路パターンが設けられる前記配線層を挟んだ両側の前記配線層のそれぞれに、当該第1の回路パターンと平行に形成される接地パターンと、
    前記第1の回路パターンと前記接地パターンの一方との間に設けられ、前記第1の回路パターンと電気的に接続される第1の電極と、
    前記第1の回路パターンと前記接地パターンの他方との間に設けられ、前記第1の回路パターンと電気的に接続される第2の電極と
    を更に備える請求項1から18のいずれか1項に記載の回路基板。
  20. 請求項1から19のいずれか1項に記載の回路基板を有する電子デバイス。
JP2009537898A 2007-10-19 2008-10-02 回路基板および電子デバイス Expired - Fee Related JP5337042B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/874,933 US20090101402A1 (en) 2007-10-19 2007-10-19 Circuit board, and electronic device
US11/874,933 2007-10-19
PCT/JP2008/002778 WO2009050851A1 (ja) 2007-10-19 2008-10-02 回路基板および電子デバイス

Publications (2)

Publication Number Publication Date
JPWO2009050851A1 JPWO2009050851A1 (ja) 2011-02-24
JP5337042B2 true JP5337042B2 (ja) 2013-11-06

Family

ID=40562322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009537898A Expired - Fee Related JP5337042B2 (ja) 2007-10-19 2008-10-02 回路基板および電子デバイス

Country Status (3)

Country Link
US (1) US20090101402A1 (ja)
JP (1) JP5337042B2 (ja)
WO (1) WO2009050851A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130048344A1 (en) * 2011-08-30 2013-02-28 Star Technologies Inc. High frequency circuit board
JPWO2013121732A1 (ja) * 2012-02-15 2015-05-11 パナソニックIpマネジメント株式会社 無線モジュール
US20130322029A1 (en) * 2012-05-30 2013-12-05 Dror Hurwitz Multilayer electronic structure with integral faraday shielding
JP6259254B2 (ja) * 2013-10-18 2018-01-10 株式会社日本マイクロニクス 検査装置および検査方法
US11166374B2 (en) 2018-03-15 2021-11-02 Huawei Technologies Co., Ltd. Connection plate, circuit board assembly, and electronic device
CN114945240A (zh) * 2022-05-23 2022-08-26 维沃移动通信有限公司 转接板、电路板和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685099A (ja) * 1992-09-01 1994-03-25 Shinko Electric Ind Co Ltd 高周波用回路基板の信号回路
JP2002312087A (ja) * 2001-04-12 2002-10-25 Hitachi Ltd バスシステム、プリント配線基板および電子装置
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP2003218482A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp 高周波信号接続構造
JP2004304178A (ja) * 2003-03-18 2004-10-28 Tdk Corp 積層電子部品とその製造方法
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353540B1 (en) * 1995-01-10 2002-03-05 Hitachi, Ltd. Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board.
US5929729A (en) * 1997-10-24 1999-07-27 Com Dev Limited Printed lumped element stripline circuit ground-signal-ground structure
JP4204150B2 (ja) * 1998-10-16 2009-01-07 パナソニック株式会社 多層回路基板
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
JP2006073994A (ja) * 2004-08-05 2006-03-16 Seiko Epson Corp 接続用基板、接続構造、接続方法並びに電子機器
JP4410242B2 (ja) * 2006-12-27 2010-02-03 三菱電機株式会社 電子制御装置及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685099A (ja) * 1992-09-01 1994-03-25 Shinko Electric Ind Co Ltd 高周波用回路基板の信号回路
JP2002312087A (ja) * 2001-04-12 2002-10-25 Hitachi Ltd バスシステム、プリント配線基板および電子装置
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP2003218482A (ja) * 2002-01-25 2003-07-31 Mitsubishi Electric Corp 高周波信号接続構造
JP2004304178A (ja) * 2003-03-18 2004-10-28 Tdk Corp 積層電子部品とその製造方法
WO2007046271A1 (ja) * 2005-10-18 2007-04-26 Nec Corporation 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ

Also Published As

Publication number Publication date
JPWO2009050851A1 (ja) 2011-02-24
WO2009050851A1 (ja) 2009-04-23
US20090101402A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US9674941B2 (en) Printed circuit board for mobile platforms
JP5337042B2 (ja) 回路基板および電子デバイス
US6750403B2 (en) Reconfigurable multilayer printed circuit board
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
US20070158797A1 (en) Circuit board and electronic assembly
TWI572256B (zh) 線路板及電子總成
CN109155308B (zh) 堆叠式传输线
JPWO2009050843A1 (ja) 電子デバイス
JP2009038112A (ja) プリント配線板構造および電子機器
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP2015185812A (ja) 部品内蔵回路基板
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP4983906B2 (ja) 電子部品内蔵モジュール
US20110011634A1 (en) Circuit package with integrated direct-current (dc) blocking capacitor
JP6102770B2 (ja) 高周波モジュール
JP2003258510A (ja) 有線伝送路
US8736079B2 (en) Pad structure, circuit carrier and integrated circuit chip
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
JP4793156B2 (ja) ビルドアッププリント配線板
JP4744269B2 (ja) 半導体装置とその製造方法
JP7302869B2 (ja) 通信モジュール、及び通信回路
US10278289B2 (en) Resin circuit board and resin circuit board having component mounted thereon
JP4876655B2 (ja) 実装構造体および電子機器
JP2009105095A (ja) デバイス及び装置
KR20090083614A (ko) 인쇄 회로 기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees