JP5337042B2 - 回路基板および電子デバイス - Google Patents
回路基板および電子デバイス Download PDFInfo
- Publication number
- JP5337042B2 JP5337042B2 JP2009537898A JP2009537898A JP5337042B2 JP 5337042 B2 JP5337042 B2 JP 5337042B2 JP 2009537898 A JP2009537898 A JP 2009537898A JP 2009537898 A JP2009537898 A JP 2009537898A JP 5337042 B2 JP5337042 B2 JP 5337042B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- interlayer
- ground
- pattern
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011229 interlayer Substances 0.000 claims description 179
- 239000010410 layer Substances 0.000 claims description 148
- 230000005540 biological transmission Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
- H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
米国特許出願第11/874,933号 出願日 2007年10月19日
Claims (20)
- 複数の積層された配線層を有する回路基板であって、
異なる配線層に設けられる複数の回路パターンの間を電気的に接続する層間信号配線と、
前記層間信号配線が貫通する複数の前記配線層において、前記層間信号配線を囲むように形成される複数の接地プレーンと
前記層間信号配線と平行して延伸し、前記複数の接地プレーンを電気的に接続する複数の層間接地配線と、
を備え、
前記層間信号配線の上端は、第1の回路パターンに電気的に接続され、
前記層間信号配線に対応する複数の前記層間接地配線のうち、第1の層間接地配線は、前記層間信号配線の上端よりも前記回路基板の下面側まで延伸し、
前記層間信号配線に対応する複数の前記層間接地配線のうち、当該層間信号配線に対して前記第1の層間接地配線とは逆側に設けられた第2の層間接地配線は、前記第1の回路パターンが設けられる配線層よりも前記回路基板の上面側まで延伸し、
前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンの一部と重なるように平行に形成され、一端が前記第2の層間接地配線の上端と電気的に接続される第1の接地パターンと、
前記第1の回路よりも前記回路基板の上面側の配線層であって前記第1の接地パターンよりも前記第1の回路パターンに近い配線層に、当該第1の回路パターンの他の一部と重なるように平行に形成され、且つ、前記第1の接地パターンの他端と電気的に接続される第2の接地パターンと
を更に備える
回路基板。 - 前記層間接地配線の下端は、前記回路基板の下面に設けられた接地電極と電気的に接続され、当該層間接地配線は、前記接地電極から前記層間信号配線と平行して延伸する
請求項1に記載の回路基板。 - 前記回路基板の下面に設けられ、前記層間信号配線の下端が接続される信号電極を更に備え、
前記接地電極は、前記回路基板の下面において、前記信号電極を囲む四角形の辺上に複数設けられる、
請求項2に記載の回路基板。 - 前記第1の層間接地配線は、前記第1の回路パターンが設けられる前記配線層よりも前記回路基板の下面側まで延伸する
請求項1から3のいずれか1項に記載の回路基板。 - 前記第1の回路パターンが設けられる前記配線層と同一の前記配線層に形成され、当該第1の回路パターンと電気的に接続される回路素子と、
前記回路パターンが設けられる前記配線層とは異なる前記配線層に当該回路パターンと平行に形成される第3の接地パターンと、
前記第3の接地パターンが形成される前記配線層よりも前記回路素子から遠い前記配線層に形成され、且つ、前記第3の接地パターンと電気的に接続される第4の接地パターンと
を更に備える請求項1から4のいずれか1項に記載の回路基板。 - 複数の積層された配線層を有する回路基板であって、
異なる配線層に設けられる複数の回路パターンの間を電気的に接続する層間信号配線と、
前記層間信号配線が貫通する前記配線層のうち、少なくとも一部の前記配線層において、前記層間信号配線を囲むように形成される接地プレーンと
複数の端子を有し、第1の回路パターンが設けられる配線層と同一の配線層に形成され、当該第1の回路パターンと前記複数の端子を介して電気的に接続される回路素子と、
を備え、
前記接地プレーンは、
前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンと重なるように平行に形成される第3の接地パターンと、
前記第1の回路パターンに対して前記第3の接地パターンと同じ側であって前記第3の接地パターンが形成される前記配線層よりも前記回路素子から遠い前記配線層に当該回路素子の一の面と対向するように形成され、且つ前記第3の接地パターンと電気的に接続される第4の接地パターンと
を有し、
前記第1の回路パターンにおいて、前記複数の端子と電気的に接続される接続点近傍の信号線路が、当該接続点以外の部分よりも細い、回路基板。 - 異なる前記配線層に形成される前記接地プレーンを電気的に接続する層間接地配線を更に備える
請求項6に記載の回路基板。 - 前記層間接地配線の下端は、前記回路基板の下面に設けられた接地電極と電気的に接続され、当該層間接地配線は、前記接地電極から前記層間信号配線と平行して延伸する
請求項7に記載の回路基板。 - 前記回路基板の下面に設けられ、前記層間信号配線の下端が接続される信号電極を更に備え、
前記接地電極は、前記回路基板の下面において、前記信号電極を囲む四角形の辺上に複数設けられる、
請求項8に記載の回路基板。 - 一の前記層間信号配線に対応する前記層間接地配線を複数備え、
一の前記層間信号配線に対応する複数の前記層間接地配線のうち、少なくとも一つの前記層間接地配線は、一の前記層間信号配線の上端よりも前記回路基板の下面側まで延伸する
請求項8または9に記載の回路基板。 - 一の前記層間信号配線の上端は、前記第1の回路パターンに電気的に接続され、
一の前記層間信号配線に対応する複数の前記層間接地配線のうち、前記第1の回路パターンよりも前記回路基板の下面側において延伸する第1の層間接地配線は、当該第1の回路パターンが設けられる前記配線層よりも前記回路基板の下面側まで延伸する
請求項10に記載の回路基板。 - 一の前記層間信号配線に対応する複数の前記層間接地配線のうち、少なくとも一つの前記層間接地配線は、一の前記層間信号配線の上端よりも前記回路基板の上面側まで延伸する
請求項11に記載の回路基板。 - 一の前記層間信号配線に対応する複数の前記層間接地配線のうち、当該層間信号配線に対して前記第1の層間接地配線とは逆側に設けられた第2の層間接地配線は、前記回路パターンが設けられる前記配線層よりも前記回路基板の上面側まで延伸する
請求項12に記載の回路基板。 - 前記第1の回路パターンが設けられる前記配線層とは異なる前記配線層に当該第1の回路パターンと平行に形成され、一端が前記第2の層間接地配線の上端と電気的に接続される第1の接地パターンと、
前記第1の接地パターンよりも前記第1の回路パターンに近い前記配線層に前記第1の回路パターンと平行に形成され、且つ、前記第1の接地パターンの他端と電気的に接続される第2の接地パターンと
を更に備える請求項13に記載の回路基板。 - 前記配線層における前記接地プレーンの内周は、前記層間信号配線を中心とした円状である
請求項1から14のいずれか1項に記載の回路基板。 - 前記接地プレーンが形成される前記配線層のそれぞれにおいて、前記接地プレーンと前記層間信号配線との距離は略同一である
請求項15に記載の回路基板。 - 前記配線層における前記接地プレーンの内周は、前記層間信号配線を囲む四角形状である
請求項1から14のいずれか1項に記載の回路基板。 - 前記回路基板の下面に設けられ、一の前記層間信号配線の下端が接続される信号電極と、
一の前記配線層に形成される第1のカプラ配線と、
一の前記配線層と隣接する前記配線層に形成される第2のカプラ配線とを更に備え、
前記第1のカプラ配線は、前記信号電極から一の前記層間信号配線を介して信号を受け取り、前記第2のカプラ配線は、前記第1のカプラ配線が受け取った前記信号の少なくとも一部を前記第1のカプラ配線から受け取り、一の前記層間信号配線とは異なる前記層間信号配線を介して出力する
請求項1から17のいずれか1項に記載の回路基板。 - 前記第1の回路パターンが設けられる前記配線層を挟んだ両側の前記配線層のそれぞれに、当該第1の回路パターンと平行に形成される接地パターンと、
前記第1の回路パターンと前記接地パターンの一方との間に設けられ、前記第1の回路パターンと電気的に接続される第1の電極と、
前記第1の回路パターンと前記接地パターンの他方との間に設けられ、前記第1の回路パターンと電気的に接続される第2の電極と
を更に備える請求項1から18のいずれか1項に記載の回路基板。 - 請求項1から19のいずれか1項に記載の回路基板を有する電子デバイス。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/874,933 US20090101402A1 (en) | 2007-10-19 | 2007-10-19 | Circuit board, and electronic device |
US11/874,933 | 2007-10-19 | ||
PCT/JP2008/002778 WO2009050851A1 (ja) | 2007-10-19 | 2008-10-02 | 回路基板および電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009050851A1 JPWO2009050851A1 (ja) | 2011-02-24 |
JP5337042B2 true JP5337042B2 (ja) | 2013-11-06 |
Family
ID=40562322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009537898A Expired - Fee Related JP5337042B2 (ja) | 2007-10-19 | 2008-10-02 | 回路基板および電子デバイス |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090101402A1 (ja) |
JP (1) | JP5337042B2 (ja) |
WO (1) | WO2009050851A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130048344A1 (en) * | 2011-08-30 | 2013-02-28 | Star Technologies Inc. | High frequency circuit board |
JPWO2013121732A1 (ja) * | 2012-02-15 | 2015-05-11 | パナソニックIpマネジメント株式会社 | 無線モジュール |
US20130322029A1 (en) * | 2012-05-30 | 2013-12-05 | Dror Hurwitz | Multilayer electronic structure with integral faraday shielding |
JP6259254B2 (ja) * | 2013-10-18 | 2018-01-10 | 株式会社日本マイクロニクス | 検査装置および検査方法 |
US11166374B2 (en) | 2018-03-15 | 2021-11-02 | Huawei Technologies Co., Ltd. | Connection plate, circuit board assembly, and electronic device |
CN114945240A (zh) * | 2022-05-23 | 2022-08-26 | 维沃移动通信有限公司 | 转接板、电路板和电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685099A (ja) * | 1992-09-01 | 1994-03-25 | Shinko Electric Ind Co Ltd | 高周波用回路基板の信号回路 |
JP2002312087A (ja) * | 2001-04-12 | 2002-10-25 | Hitachi Ltd | バスシステム、プリント配線基板および電子装置 |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
JP2003218482A (ja) * | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | 高周波信号接続構造 |
JP2004304178A (ja) * | 2003-03-18 | 2004-10-28 | Tdk Corp | 積層電子部品とその製造方法 |
WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353540B1 (en) * | 1995-01-10 | 2002-03-05 | Hitachi, Ltd. | Low-EMI electronic apparatus, low-EMI circuit board, and method of manufacturing the low-EMI circuit board. |
US5929729A (en) * | 1997-10-24 | 1999-07-27 | Com Dev Limited | Printed lumped element stripline circuit ground-signal-ground structure |
JP4204150B2 (ja) * | 1998-10-16 | 2009-01-07 | パナソニック株式会社 | 多層回路基板 |
US7030712B2 (en) * | 2004-03-01 | 2006-04-18 | Belair Networks Inc. | Radio frequency (RF) circuit board topology |
JP2006073994A (ja) * | 2004-08-05 | 2006-03-16 | Seiko Epson Corp | 接続用基板、接続構造、接続方法並びに電子機器 |
JP4410242B2 (ja) * | 2006-12-27 | 2010-02-03 | 三菱電機株式会社 | 電子制御装置及びその製造方法 |
-
2007
- 2007-10-19 US US11/874,933 patent/US20090101402A1/en not_active Abandoned
-
2008
- 2008-10-02 JP JP2009537898A patent/JP5337042B2/ja not_active Expired - Fee Related
- 2008-10-02 WO PCT/JP2008/002778 patent/WO2009050851A1/ja active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685099A (ja) * | 1992-09-01 | 1994-03-25 | Shinko Electric Ind Co Ltd | 高周波用回路基板の信号回路 |
JP2002312087A (ja) * | 2001-04-12 | 2002-10-25 | Hitachi Ltd | バスシステム、プリント配線基板および電子装置 |
JP2003204209A (ja) * | 2002-01-07 | 2003-07-18 | Kyocera Corp | 高周波用配線基板 |
JP2003218482A (ja) * | 2002-01-25 | 2003-07-31 | Mitsubishi Electric Corp | 高周波信号接続構造 |
JP2004304178A (ja) * | 2003-03-18 | 2004-10-28 | Tdk Corp | 積層電子部品とその製造方法 |
WO2007046271A1 (ja) * | 2005-10-18 | 2007-04-26 | Nec Corporation | 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JPWO2009050851A1 (ja) | 2011-02-24 |
WO2009050851A1 (ja) | 2009-04-23 |
US20090101402A1 (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9674941B2 (en) | Printed circuit board for mobile platforms | |
JP5337042B2 (ja) | 回路基板および電子デバイス | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
US20090085192A1 (en) | Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof | |
US20070158797A1 (en) | Circuit board and electronic assembly | |
TWI572256B (zh) | 線路板及電子總成 | |
CN109155308B (zh) | 堆叠式传输线 | |
JPWO2009050843A1 (ja) | 電子デバイス | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP2015185812A (ja) | 部品内蔵回路基板 | |
JP4854345B2 (ja) | コンデンサシート及び電子回路基板 | |
JP4983906B2 (ja) | 電子部品内蔵モジュール | |
US20110011634A1 (en) | Circuit package with integrated direct-current (dc) blocking capacitor | |
JP6102770B2 (ja) | 高周波モジュール | |
JP2003258510A (ja) | 有線伝送路 | |
US8736079B2 (en) | Pad structure, circuit carrier and integrated circuit chip | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
JP4793156B2 (ja) | ビルドアッププリント配線板 | |
JP4744269B2 (ja) | 半導体装置とその製造方法 | |
JP7302869B2 (ja) | 通信モジュール、及び通信回路 | |
US10278289B2 (en) | Resin circuit board and resin circuit board having component mounted thereon | |
JP4876655B2 (ja) | 実装構造体および電子機器 | |
JP2009105095A (ja) | デバイス及び装置 | |
KR20090083614A (ko) | 인쇄 회로 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |