JP7302869B2 - 通信モジュール、及び通信回路 - Google Patents
通信モジュール、及び通信回路 Download PDFInfo
- Publication number
- JP7302869B2 JP7302869B2 JP2019192714A JP2019192714A JP7302869B2 JP 7302869 B2 JP7302869 B2 JP 7302869B2 JP 2019192714 A JP2019192714 A JP 2019192714A JP 2019192714 A JP2019192714 A JP 2019192714A JP 7302869 B2 JP7302869 B2 JP 7302869B2
- Authority
- JP
- Japan
- Prior art keywords
- coupler
- substrate
- transmission line
- ground electrode
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 102
- 239000000758 substrate Substances 0.000 claims description 430
- 230000005540 biological transmission Effects 0.000 claims description 151
- 230000008878 coupling Effects 0.000 claims description 19
- 238000010168 coupling process Methods 0.000 claims description 19
- 238000005859 coupling reaction Methods 0.000 claims description 19
- 230000005672 electromagnetic field Effects 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 description 40
- 238000010586 diagram Methods 0.000 description 21
- 230000001965 increasing effect Effects 0.000 description 13
- 238000012986 modification Methods 0.000 description 11
- 230000004048 modification Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 7
- 238000003475 lamination Methods 0.000 description 5
- 230000001939 inductive effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Near-Field Transmission Systems (AREA)
Description
図1は、通信回路1の構成を模式的に示す側面図である。基板の積層方向がZ方向であり、基板の主面と平行な平面がXY平面となる。例えば、X方向、及びY方向は、矩形基板の端辺と平行な方向である。
非特許文献1:http://akizukidenshi.com/catalog/g/gM-04522
非特許文献2:http://www.okp.jp/contents/products/elements.html
本実施の形態にかかる通信回路1の構成について、図4を用いて説明する。本実施の形態では、各配線層の構成が実施の形態1と異なっている。なお、通信回路1の基本的な構成については、実施の形態1と同様であるため、適宜説明を省略する。また、第2モジュール200は、第1モジュール100を上下反転した構成となっているため、同様の構成については、適宜省略する。
実施の形態1,及び実施の形態2の実装例について図6~図9を用いて説明する。なお、図6~図9では、実施の形態1で示した第1モジュール100、及び第2モジュール200をそれぞれ第1モジュール100A、及び第2モジュール200Aとして示している。また、実施の形態2で示した第1モジュール100、第2モジュール200を、それぞれ第1モジュール100A、及び第2モジュール200Aとして示している。
図6は、実装例1の積層構成を模式的に示す図である。実装例1では、2つのモジュールが実施の形態1と同様の構成となっている。実装例1では、実施の形態1の第1モジュール100A、及び実施の形態1の第2モジュール200Aを組み合わせている。
図7は、実装例2の積層構成を模式的に示す図である。実装例2では、2つのモジュールが実施の形態2と同様の構成となっている。実装例2では、実施の形態2の第1モジュール100B、実施の形態2の第2モジュール200Bを組み合わせている。
実装例3では、実施の形態1の第1モジュール100Aと、実施の形態2の第2モジュール200Bを組み合わせている。第2結合器基板201の厚さ以下の高さの第2電子部品270を、第2積層基板202の第1結合器基板101側の面に実装することができる。換言すれば、距離d1を実装例1の場合よりも長くできる。したがって、通信回路1の通信距離をさらに延伸できる。また、第1結合器基板101と第1積層基板102の第1接続経路150が帰還経路にあって信号経路にはないので、反射が少なく高速信号を転送することができる。
実装例4では、実施の形態2の第1モジュール100Bと、実施の形態1の第2モジュール200Bを組み合わせている。第1結合器基板101の厚さ以下の高さの第1電子部品170を、第1積層基板102の第2結合器基板201側の面に実装することができる。換言すれば、距離d1を実装例1の場合よりも長くできる。したがって、通信回路1の通信距離をさらに延伸できる。第2積層基板202と第2結合器基板201との第2接続経路250が、帰還経路に合って信号経路にはないので反射が少なく高速信号を転送することができる。
実施の形態3にかかる通信回路1の構成について、図10を用いて説明する。図10は、通信回路1の積層構成を示す概念図である。本実施の形態では、第1結合器基板101と第1積層基板102との間に、第1中間基板103が配置されている。また、第2結合器基板201と第2積層基板202との間に、第2中間基板203が配置されている。つまり、上から、第2積層基板202、第2中間基板203、第2結合器基板201、第1結合器基板101、第1中間基板103第1積層基板102の順番で積層されている。
実施の形態1~3では、第1接続経路150が第1結合器基板101と第1積層基板102とを接続し、第2接続経路250が第2結合器基板201と第2積層基板202とを接続している。つまり、第1接続経路150、第2接続経路250は基板間を電気的に接続する構成を有している。基板間の接続について、図1では、第1接続経路150として第1側壁電極128、第1半田129を用いて、図4では第2接続経路250として第2側壁電極228、第2半田229を用いていたが、第1接続経路150、第2接続経路250は、これに限られるものではない。
図12では、SMT工程で表面実装部品のように第1接続経路150を実装している。具体的には、第1接続経路150は、第1結合器基板101を貫通するスルーホール151により形成されている。第1積層基板102は、貫通穴152が設けられている。リフロー半田工程で、貫通穴152に、半田を充填することで、スルーホール151が形成される。スルーホール151は、第1積層基板102の第1表面電極125上に配置されている。
図13では、SMT工程で表面実装部品のように第1接続経路150を実装している。第1結合器基板101の第1積層基板102側の表面に、表面電極153が形成されている。第1積層基板102の第1結合器基板101側の表面に、表面電極154が形成されている。表面電極153と表面電極154との間には、半田155が設けられている。よって、表面電極153と表面電極154とは、半田155を介して接続される。つまり、半田155により、第1結合器基板101と第1積層基板102とが接続される。表面電極153、半田155、及び表面電極154が、第1接続経路150となる。
図14では、DIP工程により、刺し部品を用いて第1接続経路150を実装している。第1積層基板102と第1結合器基板101との間には、リード等の端子156が設けられている。端子156は第1積層基板102に設けられたホールに挿入して、半田(不図示)など接続する。これにより、第1積層基板102と第1結合器基板101とを接続することができる。端子156が、第1接続経路150となる。
非特許文献4: https://product.tdk.com/info/ja/techlibrary/archives/techjournal/vol05_mlcc/contents03.html
実施の形態4にかかる通信回路について、図15を用いて説明する。図15は、本実施の形態にかかる通信回路1の構成を模式的に示す側面図である。本実施の形態では、第1積層基板102、及び第2積層基板202がチップ抵抗又はチップコンデンサなどの表面実装部品により構成されている。つまり、第1結合器基板101、及び第1積層基板102が表面実装部品であるチップ部品の基板となっている。
非特許文献5:https://www.rohm.co.jp/electronics-basics/resistors/r_what3
実施の形態5にかかる通信回路について、図18を用いて説明する。図18は本実施の形態にかかる通信回路1の構成を模式的に示す側面図である。実施の形態5では、第1積層基板102、及び第2積層基板202が設けられていない点で、実施の形態1と異なっている。そして、第1モジュール100、及び第2モジュール200には、第1コネクタ180及び第2コネクタ280がそれぞれ設けられている。第1コネクタ180及び第2コネクタ280は、表面実装部品であるジャンパーピン等を用いることができる。
実施の形態6にかかる通信回路1について、図20を用いて説明する。本実施の形態では、第1結合器111と第1接地電極113とが同じ配線層で形成されている。また、第2結合器211と第1接地電極113とが同じ第1結合器基板101に形成されている。この構造により、第1積層基板102と第2積層基板202とが重複しない構成とすることができる。
本実施の形態では、第1結合器基板101の主面(XY平面)と平行な方向において、第1結合器111と第1接地電極113との距離を離すことで、実効的に距離hを大きくしている。本実施の形態にかかる通信回路1について、図22を用いて説明する。
図25は、変形例1にかかる配線層のパターンレイアウトを示すXY平面図である。変形例1では、第1接地電極113のパターンG1の形状が異なっている。パターンG1以外は、図24と同様であるため説明を省略する。
図26は、変形例2にかかる配線層のパターンレイアウトを示すXY平面図である。変形例2では、第1接地電極113のパターンG1の形状が異なっている。具体的には、変形例2では、図25等で示した2つの第1結合器111の間の第1接地電極113がない構成となっている。よって、Y方向において、第1結合器111の片側のみに第1接地電極113が配置されたレイアウトとなる。この構成により、小さくレイアウトすることができる。
本実施の形態にかかる通信回路1について、図27を用いて説明する。本実施の形態では、実施の形態7と同様に、通信回路1が第1積層基板102、第2積層基板202を有していない。すなわち、第1帰還経路121が、第1結合器基板101に設けられている。具体的には、第1ビアホール114を介して、第1接地電極113と第1帰還経路121とが接続されている。第1帰還経路121が、第1結合器基板101に設けられている。また、第2ビアホール214を介して、第2接地電極213と第2帰還経路221とが接続されている。なお、通信回路1の基本的な構成は、上記の実施の形態と同様であるため説明を省略する。
101 第1結合器基板
102 第1積層基板
103 第1中間基板
111 第1結合器
112 第1伝送線路
113 第1接地電極
114 第1ビアホール
115 第1表面電極
118 第1側壁電極
119 第1半田
121 第1帰還経路
122 第1接地ビアホール
123 第1接地電極
124 第1ビアホール
125 第1表面電極
126 第1接続用伝送線路
128 第1側壁電極
129 第1半田
150 第1接続経路
170 第1電子部品
200 第2モジュール
201 第2結合器基板
202 第2積層基板
203 第2中間基板
211 第2結合器
212 第2伝送線路
213 第2接地電極
214 第2ビアホール
215 第2表面電極
221 第2帰還経路
222 第2接地ビアホール
223 第2接地電極
224 第2ビアホール
225 第2表面電極
226 第2接続用伝送線路
228 第2側壁電極
229 第2半田
250 第2接続経路
261 第2側壁端子
270 第2電子部品
Claims (14)
- 通信相手の結合器と電磁界結合する結合器を有する結合器基板と、
前記結合器基板と積層された積層基板と、
前記結合器基板に設けられ、前記結合器と接続する伝送線路と、
接地電極と接続するように前記積層基板に設けられ、前記結合器基板の主面と平行な平面視において前記結合器と重複して、前記結合器と電磁界結合する帰還経路と、
前記結合器基板及び前記積層基板の一方から他方に渡って形成され、前記伝送線路を送信器又は受信器に接続するために、又は前記帰還経路を前記接地電極に接続するために設けられた接続経路と、を備えた通信モジュール。 - 前記接続経路が、前記帰還経路を前記接地電極に接続するために設けられており、
前記接地電極が、前記結合器基板に設けられ、前記平面視において前記伝送線路と重複し、
前記接続経路が前記接地電極と前記帰還経路とを接続する請求項1に記載の通信モジュール。 - 前記積層基板に設けられた接続用伝送線路を、さらに備え、
前記接続経路が前記伝送線路を前記送信器又は前記受信器に接続するために設けられており、
前記接地電極が前記積層基板に設けられ、前記帰還経路と接続し、前記平面視において前記接続用伝送線路と重複し、
前記接続用伝送線路が前記送信器又は前記受信器と接続しており、
前記接続経路が、前記接続用伝送線路と前記伝送線路とを接続する請求項1に記載の通信モジュール。 - 前記積層基板と前記結合器基板との間に配置された中間基板をさらに備えている請求項1~3のいずれか1項に記載の通信モジュール。
- 前記積層基板がチップ部品の基板により形成されている請求項1~4のいずれか1項に記載の通信モジュール。
- 通信相手となる結合器と電磁界結合する結合器を有する結合器基板と、
前記結合器基板に設けられ、送信器又は受信器を前記結合器と接続する伝送線路と、
前記結合器基板の主面と平行な平面視において前記結合器と重複して、前記結合器と電磁界結合する帰還経路と、
前記帰還経路と接続し、前記平面視において前記伝送線路と重複する接地電極と、を備え、
前記帰還経路が、前記結合器基板の結合器側と反対側の面に設けられたコネクタにより形成され、
前記コネクタが、前記平面視において前記結合器と重複する部分では、前記結合器基板との間に空間を形成するように屈曲している通信モジュール。 - 通信相手の結合器と電磁界結合する結合器を有する結合器基板と、
前記結合器基板に設けられ、送信器又は受信器を前記結合器と接続する伝送線路と、
前記結合器基板に設けられ、前記結合器基板の主面と平行な平面視において前記結合器とずれて配置された接地電極と、
前記結合器と電磁界結合するよう前記結合器基板に設けられ、前記接地電極と接続し、前記平面視において前記結合器とずれて配置された帰還経路とを備え、
前記接地電極と前記結合器と前記帰還経路とが異なる配線層で形成されている通信モジュール。 - 第1結合器を有する第1結合器基板と、
前記第1結合器と電磁界結合する第2結合器を有する第2結合器基板と、
前記第1結合器基板の前記第2結合器基板側と反対側に設けられ、前記第1結合器基板に積層された第1積層基板と、
前記第2結合器基板の前記第1結合器基板側と反対側に設けられ、前記第2結合器基板に積層された第2積層基板と、
前記第1結合器基板に設けられ、前記第1結合器と接続する第1伝送線路と
前記第2結合器基板に設けられ、前記第2結合器と接続する第2伝送線路と
前記第1積層基板に設けられ、前記第1結合器基板の主面と平行な平面視において前記第1結合器と重複して、前記第1結合器と電磁界結合する第1帰還経路と、
前記第2積層基板に設けられ、前記平面視において前記第2結合器と重複して、前記第2結合器と電磁界結合する第2帰還経路と、
前記第1結合器基板及び前記第1積層基板の一方から他方に渡って形成され、前記第1伝送線路を送信器又は受信器に接続するために、又は前記第1帰還経路を第1接地電極に接続するために設けられた第1接続経路と
前記第2結合器基板及び前記第2積層基板の一方から他方に渡って形成され、前記第2伝送線路を受信器又は送信器に接続するために、又は前記第2帰還経路を第2接地電極に接続するために設けられた第2接続経路と、を備えた通信回路。 - 前記第1接続経路が、前記第1帰還経路を前記第1接地電極に接続するために設けられており、
前記第1接地電極が、前記第1結合器基板に設けられ、前記平面視において前記第1伝送線路と重複し、
前記第1接続経路が前記第1接地電極と前記第1帰還経路とを接続する請求項8に記載の通信回路。 - 前記第1積層基板に設けられた第1接続用伝送線路をさらに備え、
前記第1接続経路が、前記第1伝送線路を前記送信器又は受信器に接続するために設けられており、
前記第1接地電極が、前記第1積層基板に設けられ、前記第1帰還経路と接続し、前記平面視において前記第1接続用伝送線路と重複し、
前記第1接続経路が、前記第1接続用伝送線路と前記第1伝送線路とを接続する請求項8に記載の通信回路。 - 前記第2接続経路が、前記第2帰還経路を前記第2接地電極に接続するために設けられており、
前記第2接地電極が、前記第2結合器基板に設けられ、前記平面視において前記第2伝送線路と重複し、
前記第2接続経路が前記第2接地電極と前記第2帰還経路とを接続する請求項8~10のいずれか1項に記載の通信回路。 - 前記第2積層基板に設けられた第2接続用伝送線路をさらに備え、
前記第2接続経路が、前記第2伝送線路を前記送信器又は受信器に接続するために設けられており、
前記第2接地電極が、前記第2積層基板に設けられ、前記第2帰還経路と接続し、前記平面視において前記第2接続用伝送線路と重複し、
前記第2接続経路が、前記第2接続用伝送線路と前記第2伝送線路とを接続する請求項8~10のいずれか1項に記載の通信回路。 - 前記第1積層基板と前記第1結合器基板との間に配置された第1中間基板と、
前記第2積層基板と前記第2結合器基板との間に配置された第2中間基板と、をさらに備えている請求項10~12のいずれか1項に記載の通信回路。 - 前記第1積層基板がチップ部品の基板により形成され、
前記第1積層基板がチップ部品の基板により形成されている請求項8~13のいずれか1項に記載の通信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019192714A JP7302869B2 (ja) | 2019-10-23 | 2019-10-23 | 通信モジュール、及び通信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019192714A JP7302869B2 (ja) | 2019-10-23 | 2019-10-23 | 通信モジュール、及び通信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021069003A JP2021069003A (ja) | 2021-04-30 |
JP7302869B2 true JP7302869B2 (ja) | 2023-07-04 |
Family
ID=75637715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019192714A Active JP7302869B2 (ja) | 2019-10-23 | 2019-10-23 | 通信モジュール、及び通信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7302869B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010113776A1 (ja) | 2009-03-31 | 2010-10-07 | 株式会社村田製作所 | 信号伝達用通信体及びカプラ |
JP2011054919A (ja) | 2009-08-07 | 2011-03-17 | Sumitomo Bakelite Co Ltd | 回路基板 |
JP2011097517A (ja) | 2009-11-02 | 2011-05-12 | Smk Corp | 高周波結合器 |
JP2011151763A (ja) | 2009-12-24 | 2011-08-04 | Toshiba Corp | カプラ装置 |
JP2011172095A (ja) | 2010-02-19 | 2011-09-01 | Toshiba Corp | アンテナ及びカプラ |
WO2012111639A1 (ja) | 2011-02-18 | 2012-08-23 | 学校法人 慶應義塾 | モジュール間通信装置 |
JP2014033432A (ja) | 2012-07-12 | 2014-02-20 | Keio Gijuku | 方向性結合式通信装置 |
JP2015201741A (ja) | 2014-04-08 | 2015-11-12 | 三菱電機株式会社 | 方向性結合器 |
US20190163003A1 (en) | 2016-07-29 | 2019-05-30 | Samsung Electronics Co., Ltd. | Electronic device provided with input detection panel |
-
2019
- 2019-10-23 JP JP2019192714A patent/JP7302869B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010113776A1 (ja) | 2009-03-31 | 2010-10-07 | 株式会社村田製作所 | 信号伝達用通信体及びカプラ |
JP2011054919A (ja) | 2009-08-07 | 2011-03-17 | Sumitomo Bakelite Co Ltd | 回路基板 |
JP2011097517A (ja) | 2009-11-02 | 2011-05-12 | Smk Corp | 高周波結合器 |
JP2011151763A (ja) | 2009-12-24 | 2011-08-04 | Toshiba Corp | カプラ装置 |
JP2011172095A (ja) | 2010-02-19 | 2011-09-01 | Toshiba Corp | アンテナ及びカプラ |
WO2012111639A1 (ja) | 2011-02-18 | 2012-08-23 | 学校法人 慶應義塾 | モジュール間通信装置 |
JP2014033432A (ja) | 2012-07-12 | 2014-02-20 | Keio Gijuku | 方向性結合式通信装置 |
JP2015201741A (ja) | 2014-04-08 | 2015-11-12 | 三菱電機株式会社 | 方向性結合器 |
US20190163003A1 (en) | 2016-07-29 | 2019-05-30 | Samsung Electronics Co., Ltd. | Electronic device provided with input detection panel |
Also Published As
Publication number | Publication date |
---|---|
JP2021069003A (ja) | 2021-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108445590B (zh) | 光模块及柔性基板 | |
WO2007120184A2 (en) | Printed circuit boards for high-speed communication | |
KR100726458B1 (ko) | 기판조립체 | |
US8418357B2 (en) | Printed circuit board layout method | |
JP6137360B2 (ja) | 高周波線路及び電子機器 | |
JP6570976B2 (ja) | 光モジュール | |
CN111511100B (zh) | 柔性电路板及制作方法、电子装置模组及电子装置 | |
CN111511109B (zh) | 柔性电路板及制作方法、电子装置模组及电子装置 | |
US10403989B2 (en) | Resin multilayer substrate and electronic device | |
US20190341168A1 (en) | Circuit module and interposer | |
US20080078571A1 (en) | Device mounting board and semiconductor module | |
JPWO2009050851A1 (ja) | 回路基板および電子デバイス | |
CN113179579A (zh) | 电路板和电子设备 | |
JP7302869B2 (ja) | 通信モジュール、及び通信回路 | |
JP6528576B2 (ja) | コネクタ付きケーブル | |
WO2023246608A1 (zh) | 电路板及终端 | |
JP2021100166A (ja) | 光モジュール | |
US20230369257A1 (en) | Semiconductor device | |
US11145586B2 (en) | Interposer and electronic device | |
US10772204B2 (en) | Electronic device | |
JPWO2018139382A1 (ja) | 多層基板および電子機器 | |
US11515069B2 (en) | Multilayer substrate and electronic device | |
US8077477B2 (en) | Electronic component and circuit board | |
WO2018168336A1 (ja) | 信号伝送モジュール | |
JP2008034672A (ja) | チップ部品の実装方法および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230606 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230615 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7302869 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |