JP2023161397A - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP2023161397A JP2023161397A JP2022071761A JP2022071761A JP2023161397A JP 2023161397 A JP2023161397 A JP 2023161397A JP 2022071761 A JP2022071761 A JP 2022071761A JP 2022071761 A JP2022071761 A JP 2022071761A JP 2023161397 A JP2023161397 A JP 2023161397A
- Authority
- JP
- Japan
- Prior art keywords
- hole via
- region
- pad
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229920005989 resin Polymers 0.000 claims abstract description 45
- 239000011347 resin Substances 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims description 6
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 62
- 230000008602 contraction Effects 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】スルーホールビアを覆うパッドにはんだ付けされて基板に面実装される電子部品の接合信頼性を高めることができる回路基板を提供する。【解決手段】回路基板1は、基板10と、基板10に面実装される電子部品20とを備え、基板10は、スルーホールビア12と、スルーホールビア12に充填される樹脂13と、スルーホールビア12を覆う導電性のパッド14と、を有し、電子部品20は、本体部21とパッド14にはんだ付けされる端子部22とを有し、基板10の平面視において、端子部22の外端面22Bに対応する線分L1を含み線分L1に沿って延長される仮想線A1を引き、仮想線A1によってパッド14を端子部22が配置されている側である第一領域R1と端子部22が配置されていない側である第二領域R2とに区分したときに、スルーホールビア12の軸芯Xは第一領域R1に重畳する位置に配置されている。【選択図】図1
Description
本発明は、回路基板に関する。
回路基板において基板に電子部品を面実装する方法としてはんだ付けが用いられている。特許文献1には、基板に設けられたスルーホールビア(特許文献1では「スルーホール」)に導電性樹脂塗料が充填された回路基板が開示されている。特許文献1に記載の回路基板では、スルーホールビアの上下がレジストで覆われており、電子部品が当該レジストの上部に端子部(特許文献1では、「電極部」)が配置されている。
特許文献1に記載の回路基板において、スルーホールビアを覆うレジストにははんだが付着しない。このため、当該レジストには電子部品をはんだ付けできない。そこで、特許文献1に記載の回路基板では、電子部品を基板に実装するために、端子部を回路基板に接着剤で仮固定し、電子部品の端子部を回路パターンのランドにはんだ付けしている。しかし、こうした構成では、電子部品の端子部と基板との間に配置されるはんだ量が不足し、基板のランドに対する端子部の接合面積が小さくなる。このため、温度変化が繰り返される環境下にあっては、電子部品と基板との熱膨張係数の差を受けて両者間のはんだ接合部にせん断応力が作用した際に、はんだ接合部にクラックができ易く、当該クラックにより電子部品が導通不良になり易い。
こうした不具合に防ぐために、例えば回路基板にパッドオンビアの構成を採用することが考えられる。パッドオンビアとは、基板の平面視においてスルーホールビアに重なる位置に導電性のパッドを配置する形態をいう。回路基板にパッドオンビアの構成を採用し、スルーホールビアに樹脂を充填し当該樹脂の上に銅メッキ等により形成されたパッドを配置することで、当該パッドの上に電子部品の端子部をはんだ付けすることができる。その結果、電子部品を、基板に対する端子部の接合面積を適正に確保した状態で、基板に面実装することができる。ただし、当該回路基板では、スルーホールビアに充填された樹脂(以下、「充填樹脂」とも称する。)が存在するため、外界に温度変化があると、基板や電子部品に加えて充填樹脂が膨張や収縮する。この際、基板、電子部品、及び充填樹脂の熱膨張係数の差によって充填樹脂は基板の板面に垂直な方向に膨張、収縮し、これによりスルーホールビアを覆うパッドに載置されたはんだに基板の板面に垂直な方向の応力が作用する。そのため、パッドオンビアの構成を採用すると、回路基板のスルーホールビア上を覆うパッド上のはんだに応力が作用してクラックが生じ易くなり、当該クラックが発生した場合にはクラックの進行が早くなり易い。すなわち、「パッドオンビア」を採用した回路基板では、基板(パッド)に対する電子部品の接合信頼性が低くなる。
上記実情に鑑み、スルーホールビアを覆うパッドにはんだ付けされて基板に面実装される電子部品の接合信頼性を高めることができる回路基板が求められている。
本発明に係る回路基板の特徴構成は、導電性材料からなる配線が形成された基板と、前記基板に面実装され、前記配線に電気的に接続される電子部品と、を備え、前記基板は、前記配線と電気的に接続されたスルーホールビアと、前記スルーホールビアに充填される樹脂と、前記基板の少なくとも一方の面に前記スルーホールビアを覆うように配置され、前記電子部品がはんだ付けされる導電性のパッドと、を有し、前記電子部品は、本体部と、前記本体部から前記基板の板面に沿う方向に延出されて、前記パッドにはんだ付けされる端子部と、を有し、前記電子部品の前記端子部は、前記本体部との境界である基端面と、前記基端面に対して前記本体部と反対側にある外端面と、を有し、前記電子部品が実装された前記基板の平面視において、前記端子部の前記外端面に対応する線分を含み当該線分に沿って延長される仮想線を引き、当該仮想線によって前記パッドを前記端子部が配置されている側である第一領域と前記端子部が配置されていない側である第二領域とに区分したときに、前記スルーホールビアの軸芯は前記第一領域に重畳する位置に配置されている点にある。
本構成によれば、回路基板は、基板が、樹脂が充填されたスルーホールビアと、スルーホールビアを覆う導電性のパッドと、を有し、当該パッドに電子部品の端子部がはんだ付けされる。これにより、回路基板において、電子部品は、端子部の底面を導電性パッドにはんだ付けすることができるので、基板に確実に面実装することができる。
ただし、本構成の回路基板では、導電性のパッドは樹脂が充填されたスルーホールビアを覆っている。このため、外界の温度変化を受けた場合に充填樹脂が膨張又は収縮することで、回路基板のスルーホールビアを覆うパッドに載置されたはんだには基板の板面に垂直な方向の応力が作用する。当該応力によりはんだにはクラックが生じ易く、当該クラックが発生した場合にはクラックの進行が早くなり易い。そこで、本構成では、電子部品が実装された基板の平面視において、端子部の外端面に対応する線分を含み当該線分に沿って延長される仮想線を引き、当該仮想線によってパッドを端子部が配置されている側である第一領域と端子部が配置されていない側である第二領域とに区分したときに、スルーホールビアの軸芯が第一領域に重畳する位置に配置されるように構成されている。
通常、電子部品を基板に面実装するために導電性のパッドに載置されるはんだは、端子部の底面や端子部の外端面の外側に配置される。本構成によれば、平面視のパッドにおいて、電子部品の端子部が配置されている側の第一領域にスルーホールビアの軸芯が含まれる。したがって、充填樹脂の膨張や収縮によってスルーホールビアを覆うパッド上のはんだに作用する応力は主に第一領域のはんだに作用し、第二領域のはんだに作用する応力を小さくすることができる。これにより、パッド上のはんだのうち第二領域において、端子部の外端面に隣接して載置されるはんだのクラックの発生及びその進行を抑制することができる。
パッドに載置されたはんだのうち第一領域のはんだには、充填樹脂の膨張や収縮の発生による応力が大きく作用し、平面視で充填樹脂に重畳する位置にクラックが生じ易くなる。しかし、第一領域に載置されたはんだは、クラックが生じることではんだ内の応力が解放される。これにより、端子部の外端面に隣接して配置される第二領域のはんだにおいて、第一領域のはんだに生じたクラックに起因する新たなクラックの発生及びその進行を抑制することができる。すなわち、本構成の回路基板では、スルーホールビアを覆う導電性のパッド上のはんだに生じたクラックの進行を効果的に抑制することができる。その結果、回路基板において基板に面実装される電子部品の接合信頼性を高めることができる。
他の特徴構成は、前記基板の平面視において、前記スルーホールビアの軸芯が前記端子部に重畳する位置に配置されている点である。
回路基板において、スルーホールを覆うパッドの第一領域には、電子部品の端子部が配置されていない部位も含まれる。このため、スルーホールビアの軸芯がパッドの当該部位に配置された場合には、充填樹脂の膨張や収縮が当該部位に発生することで、パッドの当該部位の近くに載置されたはんだに応力が作用して当該はんだにクラックが生じるおそれがある。そこで、本構成では、基板の平面視において、スルーホールビアの軸芯が端子部に重畳する位置に配置されている。本構成によれば、充填樹脂の膨張や収縮に伴う応力は、パッドの第一領域のうち主に端子部に重畳する箇所に作用することになり、端子部以外の部位には作用し難い。これにより、回路基板において、スルーホールビアを覆う導電性のパッド上のはんだに生じるクラックの進行を効果的に抑制することができる。その結果、回路基板において基板に面実装される電子部品の接合信頼性を高めることができる。
他の特徴構成は、前記基板の平面視において、前記スルーホールビアの全体が前記端子部に重畳する位置に配置されている点である。
本構成によれば、充填樹脂の膨張や収縮に伴う応力は、パッドの第一領域のうち電子部品の端子部のみに作用することになり、端子部以外の部位には作用し難い。これにより、回路基板において、スルーホールビアを覆う導電性のパッド上のはんだに生じるクラックの進行をより効果的に抑制することができる。その結果、回路基板において基板に面実装される電子部品の接合信頼性をより高めることができる。
他の特徴構成は、前記基板の平面視において、前記端子部の延出方向に直交し前記基端面と前記外端面との間の距離を二等分する第二仮想線を引き、当該第二仮想線によって前記第一領域を前記基端面が配置されている側である第三領域と前記外端面が配置されている側である第四領域とに区分したときに、前記スルーホールビアの前記軸芯が前記第三領域に重畳する位置に配置されている点である。
本構成によれば、充填樹脂の膨張収縮は、パッドの第一領域のうち端子部の基端面と外端面の距離を二等分する第二仮想線によって区分された第三領域において主に発生する。当該第三領域は、端子部の外端面及び基端面のうち基端面に近接する位置であるので、端子部の外端面に隣接して配置されるはんだからは大きく離間している。したがって。充填樹脂の膨張や収縮に伴う応力は、端子部の外端面に隣接して配置されるはんだには作用し難い。これにより、回路基板において、スルーホールビアを覆う導電性のパッド上のはんだに発生するクラックの進行をより効果的に抑制することができる。その結果、回路基板において基板に面実装される電子部品の接合信頼性をより高めることができる。
以下に、本発明に係る回路基板の実施形態について、図面に基づいて説明する。ただし、以下の実施形態に限定されることなく、その要旨を逸脱しない範囲内で種々の変形が可能である。
〔第1実施形態〕
図1及び図2に示されるように、回路基板1は、基板10と、基板10に面実装された電子部品20とを備える。基板10は、樹脂製の板材に導電性材料からなる配線19が形成されて構成されている。電子部品20は、基板10の上において配線19に電気的に接続される。基板10は、3つの樹脂層10a,10b,10cによって構成され、樹脂層10aと樹脂層10bとの間に導電性材料からなる内層11aが配置され、樹脂層10bと樹脂層10cとの間に導電性材料からなる内層11bが配置されている。基板10は、スルーホールビア12と、スルーホールビア12に充填される樹脂(以下、「充填樹脂」と称する。)13と、基板10の表面に配置される導電性のパッド14と、を有する。パッド14と配線19とは電気的に接続されている。
図1及び図2に示されるように、回路基板1は、基板10と、基板10に面実装された電子部品20とを備える。基板10は、樹脂製の板材に導電性材料からなる配線19が形成されて構成されている。電子部品20は、基板10の上において配線19に電気的に接続される。基板10は、3つの樹脂層10a,10b,10cによって構成され、樹脂層10aと樹脂層10bとの間に導電性材料からなる内層11aが配置され、樹脂層10bと樹脂層10cとの間に導電性材料からなる内層11bが配置されている。基板10は、スルーホールビア12と、スルーホールビア12に充填される樹脂(以下、「充填樹脂」と称する。)13と、基板10の表面に配置される導電性のパッド14と、を有する。パッド14と配線19とは電気的に接続されている。
スルーホールビア12は、基板10の厚み方向に形成されて基板10を貫通する孔の内面に例えば銅メッキが施されたものである。充填樹脂13は例えば絶縁性樹脂で構成されている。スルーホールビア12は、貫通する孔の内面に銅メッキを施さず、充填樹脂13として導電性樹脂を充填してもよい。
。
。
電子部品20は、本体部21と、本体部21から基板10の板面に沿う方向に延出されて、パッド14にはんだ付けされる端子部22と、を有する。電子部品20は、パッド14に対してはんだ付けによって接合される。電子部品20は、例えば、抵抗、コンデンサ等のチップ部品である。図1には、基板10のパッド14にはんだ30(図2参照)を介して電子部品20を接合した回路基板1が示されている。本実施形態では、電子部品20は、本体部21の両側に端子部22が夫々設けられている。電子部品20は、基板10の平面視において、本体部21及び端子部22が矩形状であり、全体も矩形状に形成されている。
パッド14は、一対のパッド14a,14bによって構成され、一対のパッド14a,14bに電子部品20の端子部22,22の夫々がはんだ付けされている。本実施形態では、基板10の一方の面10A(上面)において、一対のパッド14a,14bのうち、一方のパッド14aがスルーホールビア12を覆うように配置され、他方のパッド14bはスルーホールビア12が形成されていない部位に配置されている。スルーホールビア12は、基板10に形成されたパッド14aと電気的に接続される。図1及び図2に示されるように、パッド14に隣接して絶縁性のレジスト17が設けられる。レジスト17は基板10に設けられた配線パターンにはんだが付着しないよう保護するためのものであり、例えばエポキシ樹脂等によって形成されている。一対のパッド14a,14bは、基板10の両面10A,10Bのうち、少なくとも一方の面10Aに配置される。本実施形態では、基板10の他方の面10Bには、スルーホールビア12を覆い、基板10の板面に沿って配置される放熱パターン18が設けられている。基板10の他方の面10Bに、スルーホールビア12を覆い、且つ、他の電子部品がはんだ付けされるパッドを配置してもよい。
図2に示されるように、基板10の一方の面10Aにおいて、電子部品20は、パッド14に対してはんだ30を用いてはんだ付けされる。パッド14及び放熱パターン18は、例えばメッキされた銅箔等で構成され、スルーホールビア12を介して、一方のパッド14aと放熱パターン18とが電気的に接続されている。
電子部品20の端子部22は、本体部21との境界である基端面22Aと、基端面22Aに対して本体部21と反対側にある外端面22Bと、外端面22Bに直交する側端面22C,22Dを有する。パッド14a(パッド14b)は、矩形状に形成されており、辺部14a1(14b1),14a2(14b2),14a3(14b3),14a4(14b4)の四辺を有する。電子部品20は、基板10の平面視において、端子部22の基端面22A、外端面22B、側端面22C,22Dが、パッド14a(パッド14b)の辺部14a1(14b1),14a2(14b2),14a3(14b3),14a4(14b4)に夫々近接し且つ平行になるようにはんだ付けされている。
本実施形態によれば、回路基板1は、基板10が、樹脂13が充填されたスルーホールビア12と、スルーホールビア12を覆うパッド14aと、を有し、パッド14aに電子部品20の端子部22がはんだ付けされる。これにより、回路基板1において、電子部品20は、端子部22の底面24をパッド14にはんだ付けすることができるので、基板10に確実に面実装することができる。
また、本実施形態では、スルーホールビア12を覆うパッド14aに対して、スルーホールビア12の軸芯Xが所定の位置になるように配置されている。具体的には、基板10の平面視において(図1参照)、パッド14aに、端子部22の外端面22Bに対応する線分L1を含み当該線分L1に沿って延長される仮想線A1を引き、当該仮想線A1によってパッド14aを端子部22が配置されている側である第一領域R1と端子部22が配置されていない側である第二領域R2とに区分したときに、スルーホールビア12の軸芯Xを含むスルーホールビア12の全体が第一領域R1のうち端子部22に重畳する位置に配置されている。
通常、電子部品20を基板10に面実装するためにパッド14に載置されるはんだ30は、端子部22の底面24や端子部22の外端面22Bの外側に配置される。本実施形態によれば、平面視のパッド14aにおいて、電子部品20の端子部22が配置されている側の第一領域R1にスルーホールビア12の軸芯Xが含まれる。したがって、充填樹脂13の膨張や収縮によってはんだ30に作用する応力は主に第一領域R1のはんだ30(図2の水平方向範囲S1)に作用し、第二領域R2のはんだ30に作用する応力を小さくすることができる。これにより、パッド14a上のはんだ30のうち第二領域R2において、端子部22の外端面22Bに隣接して載置されるはんだ30のクラックの発生及びその進行を抑制することができる。
パッド14aに載置されたはんだ30のうち第一領域R1のはんだ30には、充填樹脂13の膨張や収縮の発生による応力が大きく作用し、平面視で充填樹脂13に重畳する位置にクラックが生じ易くなる。しかし、第一領域R1に載置されたはんだ30は、クラックが生じることではんだ30内の応力が解放される。これにより、端子部22の外端面22Bに隣接して配置される第二領域R2のはんだ30において、第一領域R1のはんだ30に生じたクラックに起因する新たなクラックの発生及びその進行を抑制することができる。すなわち、本実施形態の回路基板1では、スルーホールビア12を覆うパッド14a上のはんだ30に生じたクラックの進行を効果的に抑制することができる。その結果、回路基板1において基板10に面実装される電子部品20の接合信頼性を高めることができる。
図3及び図4に比較例の回路基板100を示す。比較例の回路基板100では、図1と同様に仮想線A1を引き、当該仮想線A1によってパッド14aを端子部22が配置されている側である第一領域R1と端子部22が配置されていない側である第二領域R2とに区分したときに、スルーホールビア12の軸芯Xが第二領域R2に重畳する位置に配置されている。このような構成の場合、第一領域R1のはんだ30(図4の水平方向範囲S1)には、主に電子部品20と基板10との熱膨張係数差による応力が作用し、第二領域R2のはんだ30(図4の垂直方向範囲S2)には、主に充填樹脂13の膨張や収縮の発生による応力が作用する。このため、本比較例では、第一領域R1のはんだ30と第二領域R2のはんだ30との両方において、上記の応力から開放されるまでクラックの進行が継続する。したがって、本比較例の回路基板100では、電子部品20の端子部22とパッド14aとの間で導通不良が生じるおそれがある。
回路基板1において、スルーホールビア12を覆うパッド14aの第一領域R1には、電子部品20の端子部22が配置されていない部位も含まれる。このため、基板10の平面視において、スルーホールビア12の軸芯Xがパッド14aの当該部位に配置された場合には、充填樹脂13の膨張や収縮が当該部位に発生することで、パッド14aの当該部位の近くに載置されたはんだ30に応力が作用して当該はんだ30にクラックが生じるおそれがある。しかし、本実施形態によれば、基板10の平面視において、スルーホールビア12の全体が端子部22に重畳する位置に配置されているので、充填樹脂13の膨張や収縮に伴う応力は、パッド14aの第一領域R1のうち端子部22に重畳する箇所のみに作用することになり、端子部22以外の部位には作用し難い。これにより、回路基板1において、スルーホールビア12を覆う導電性のパッド14上のはんだ30に生じるクラックの進行をより効果的に抑制することができる。その結果、回路基板1においてスルーホールビア12の軸芯Xが第二領域R2に重畳する位置にある場合よりも第一領域R1に重畳する位置にある場合の方が電子部品20の接合信頼性をより高めることができる。
なお、本実施形態では、他方のパッド14bは基板10においてスルーホールビア12が形成されていない部位に配置されているが、他方のパッド14bについても、一方のパッド14aと同じく、スルーホールビア12が形成された部位に配置してスルーホールビア12を覆うようにしてもよい。その場合は、一方のパッド14aと同じく、基板10の平面視において、他方のパッド14bの外端面22Bに対応する線分L2を含み当該線分L2に沿って延長される仮想線A2を引くことで区分される2つの領域のうち、パッド14bの端子部22が配置されている側の領域にスルーホールビア12の軸芯Xが重畳する位置に配置されることが好ましい。
〔第2実施形態〕
第2実施形態においても、図5に示されるように、基板10の平面視において、スルーホールビア12の軸芯Xは、端子部22に重畳する位置に配置されている。ただし、第2実施形態では、基板10の平面視において、スルーホールビア12の全体が端子部22に重畳しておらず、スルーホールビア12の一部(軸芯Xを除く部分)が第二領域R2に重畳する位置に配置されている点で第1実施形態とは異なる。この場合でも、充填樹脂13の膨張や収縮によってスルーホールビア12を覆うパッド14a上のはんだ30に作用する応力は主に第一領域R1のはんだ30に作用し、第二領域R2のはんだ30に作用する応力を小さくすることができる。これにより、パッド14a上のはんだ30のうち第二領域R2において、端子部22の外端面22Bに隣接して載置されるはんだ30のクラックの発生及びその進行を抑制することができる。
第2実施形態においても、図5に示されるように、基板10の平面視において、スルーホールビア12の軸芯Xは、端子部22に重畳する位置に配置されている。ただし、第2実施形態では、基板10の平面視において、スルーホールビア12の全体が端子部22に重畳しておらず、スルーホールビア12の一部(軸芯Xを除く部分)が第二領域R2に重畳する位置に配置されている点で第1実施形態とは異なる。この場合でも、充填樹脂13の膨張や収縮によってスルーホールビア12を覆うパッド14a上のはんだ30に作用する応力は主に第一領域R1のはんだ30に作用し、第二領域R2のはんだ30に作用する応力を小さくすることができる。これにより、パッド14a上のはんだ30のうち第二領域R2において、端子部22の外端面22Bに隣接して載置されるはんだ30のクラックの発生及びその進行を抑制することができる。
〔第3実施形態〕
第3実施形態においても、図6に示されるように、基板10の平面視において、スルーホールビア12の軸芯Xは、端子部22に重畳する位置に配置されている。ただし、スルーホールビア12の軸芯Xの位置が端子部22のうち本体部21寄りである点で第1実施形態とは異なる。
第3実施形態においても、図6に示されるように、基板10の平面視において、スルーホールビア12の軸芯Xは、端子部22に重畳する位置に配置されている。ただし、スルーホールビア12の軸芯Xの位置が端子部22のうち本体部21寄りである点で第1実施形態とは異なる。
具体的には、基板10の平面視において、パッド14aに、端子部22の延出方向に直交し基端面22Aと外端面22Bとの間の距離を二等分する第二仮想線Bを引き、当該第二仮想線Bによって第一領域R1を基端面22Aが配置されている側である第三領域R3と外端面22Bが配置されている側である第四領域R4とに区分したときに、スルーホールビア12の軸芯Xが第三領域R3に重畳する位置に配置されている。
本実施形態によれば、充填樹脂13の膨張や収縮は、パッド14aの第一領域R1のうち端子部22の基端面22Aと外端面22Bの距離を二等分する第二仮想線Bによって区分された第三領域R3において主に発生する。当該第三領域R3は、端子部22の外端面22B及び基端面22Aのうち基端面22Aに近接する位置であるので、端子部22の外端面22Bに隣接して配置されるはんだ30からは大きく離間している。したがって。充填樹脂13の膨張や収縮に伴い発生する応力は、端子部22の外端面22Bに隣接して配置されるはんだ30には作用し難い。これにより、回路基板1において、スルーホールビア12を覆う導電性のパッド14上のはんだ30に発生するクラックの進行をより効果的に抑制することができる。その結果、回路基板1において基板10に面実装される電子部品20の接合信頼性をより高めることができる。
〔別実施形態〕
(1)上記の実施形態では、パッド14に配置された電子部品20の端子部22にスルーホールビア12の軸芯Xが重畳する例を示した。これに代えて、図7及び図8に示すように、スルーホールビア12の軸芯Xが第一領域R1、且つ、電子部品20の端子部22に重畳しない位置に配置されていてもよい。図7に示す例では、基板10の平面視において、パッド14aにおける、スルーホールビア12の軸芯Xが電子部品20の端子部22の側端面22Cの外側に重畳する位置に配置されている。図8に示す例では、基板10の平面視において、パッド14aにおける、スルーホールビア12の軸芯Xが電子部品20の本体部21に重畳する位置に配置されており、スルーホールビア12の全体がパッド14aに重畳している。
(1)上記の実施形態では、パッド14に配置された電子部品20の端子部22にスルーホールビア12の軸芯Xが重畳する例を示した。これに代えて、図7及び図8に示すように、スルーホールビア12の軸芯Xが第一領域R1、且つ、電子部品20の端子部22に重畳しない位置に配置されていてもよい。図7に示す例では、基板10の平面視において、パッド14aにおける、スルーホールビア12の軸芯Xが電子部品20の端子部22の側端面22Cの外側に重畳する位置に配置されている。図8に示す例では、基板10の平面視において、パッド14aにおける、スルーホールビア12の軸芯Xが電子部品20の本体部21に重畳する位置に配置されており、スルーホールビア12の全体がパッド14aに重畳している。
(2)上記の実施形態では、パッド14の形状が矩形状である例を示したが、パッド14の形状は上記形状に限定されず、例えば円形状や楕円形状等であってもよい。
本発明は、回路基板に広く利用することができる。
1 :回路基板
10 :基板
10A,10B:面
12 :スルーホールビア
13 :樹脂(充填樹脂)
14,14a,14b:パッド
17 :レジスト
19 :配線
20 :電子部品
21 :本体部
22 :端子部
22A :基端面
22B :外端面
23,24:底面
30 :はんだ
A1,A2:仮想線
B :第二仮想線
L1,L2:線分
R1 :第一領域
R2 :第二領域
R3 :第三領域
R4 :第四領域
X :軸芯
10 :基板
10A,10B:面
12 :スルーホールビア
13 :樹脂(充填樹脂)
14,14a,14b:パッド
17 :レジスト
19 :配線
20 :電子部品
21 :本体部
22 :端子部
22A :基端面
22B :外端面
23,24:底面
30 :はんだ
A1,A2:仮想線
B :第二仮想線
L1,L2:線分
R1 :第一領域
R2 :第二領域
R3 :第三領域
R4 :第四領域
X :軸芯
Claims (4)
- 導電性材料からなる配線が形成された基板と、
前記基板に面実装され、前記配線に電気的に接続される電子部品と、を備え、
前記基板は、
前記配線と電気的に接続されたスルーホールビアと、
前記スルーホールビアに充填される樹脂と、
前記基板の少なくとも一方の面に前記スルーホールビアを覆うように配置され、前記電子部品がはんだ付けされる導電性のパッドと、を有し、
前記電子部品は、本体部と、前記本体部から前記基板の板面に沿う方向に延出されて、前記パッドにはんだ付けされる端子部と、を有し、
前記電子部品の前記端子部は、前記本体部との境界である基端面と、前記基端面に対して前記本体部と反対側にある外端面と、を有し、
前記電子部品が実装された前記基板の平面視において、前記端子部の前記外端面に対応する線分を含み当該線分に沿って延長される仮想線を引き、当該仮想線によって前記パッドを前記端子部が配置されている側である第一領域と前記端子部が配置されていない側である第二領域とに区分したときに、前記スルーホールビアの軸芯は前記第一領域に重畳する位置に配置されている回路基板。 - 前記基板の平面視において、前記スルーホールビアの軸芯が前記端子部に重畳する位置に配置されている請求項1に記載の回路基板。
- 前記基板の平面視において、前記スルーホールビアの全体が前記端子部に重畳する位置に配置されている請求項1に記載の回路基板。
- 前記基板の平面視において、前記端子部の延出方向に直交し前記基端面と前記外端面との間の距離を二等分する第二仮想線を引き、当該第二仮想線によって前記第一領域を前記基端面が配置されている側である第三領域と前記外端面が配置されている側である第四領域とに区分したときに、前記スルーホールビアの前記軸芯が前記第三領域に重畳する位置に配置されている請求項1から3のいずれか一項に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022071761A JP2023161397A (ja) | 2022-04-25 | 2022-04-25 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022071761A JP2023161397A (ja) | 2022-04-25 | 2022-04-25 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023161397A true JP2023161397A (ja) | 2023-11-07 |
Family
ID=88650132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022071761A Pending JP2023161397A (ja) | 2022-04-25 | 2022-04-25 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023161397A (ja) |
-
2022
- 2022-04-25 JP JP2022071761A patent/JP2023161397A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10375816B2 (en) | Printed-circuit board, printed-wiring board, and electronic apparatus | |
JP2007088313A (ja) | 半導体装置 | |
US11096290B2 (en) | Printed circuit board with edge soldering for high-density packages and assemblies | |
JP2008098273A (ja) | 複合部品 | |
US11096285B2 (en) | Electronic circuit substrate | |
JP2023161397A (ja) | 回路基板 | |
US20220384380A1 (en) | Electronic component package body, electronic component package assembly, and electronic device | |
KR101138469B1 (ko) | 칩 마운트용 기판 | |
JP6497942B2 (ja) | 電子制御装置 | |
JP2001291792A (ja) | 半導体装置 | |
JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
WO2022149446A1 (ja) | 回路基板、および、回路モジュール | |
JP7425587B2 (ja) | 電子制御装置 | |
JPH10150065A (ja) | チップサイズパッケージ | |
JPH10256695A (ja) | 電気部品接続構造及びランドパターン構造 | |
JP3914478B2 (ja) | Lsiチップ実装可撓配線板 | |
JP2022122467A (ja) | プリント配線板 | |
JP3978906B2 (ja) | Icパッケージ | |
JP2021190526A (ja) | 基板、電子部品、及び電子機器 | |
JP6370652B2 (ja) | 半導体装置 | |
JP6487286B2 (ja) | 配線基板 | |
JP2016129170A (ja) | リジットフレキシブル基板 | |
JP2023113338A (ja) | 配線基板 | |
JP2020155512A (ja) | インターポーザ、接合構造体、および実装方法 | |
JP2001135937A (ja) | 多層プリント配線板 |