JP2022122467A - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP2022122467A JP2022122467A JP2021019714A JP2021019714A JP2022122467A JP 2022122467 A JP2022122467 A JP 2022122467A JP 2021019714 A JP2021019714 A JP 2021019714A JP 2021019714 A JP2021019714 A JP 2021019714A JP 2022122467 A JP2022122467 A JP 2022122467A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- pair
- solder
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 78
- 230000002093 peripheral effect Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 42
- 230000007547 defect Effects 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 12
- 238000005476 soldering Methods 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 5
- 108091032917 Transfer-messenger RNA Proteins 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】リフロー時にはんだ流れ等の製造不良を防止しながら種々のサイズの部品で使用できる異サイズ部品搭載可能パッドを備えるプリント配線板を提供する。【解決手段】基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板は、一対の配線パターンのそれぞれに接続され、第1の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第1のパッドと、一対の第1のパッドのそれぞれに接続され各々が一対の第1のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、重なり部分を含み第2の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第2のパッドと、を有する。【選択図】図1
Description
本発明は、電子部品であるチップ部品(以下、単に部品ともいう)が表面実装されるプリント配線板(以下、単に基板ともいう)に関する。
表面実装(SMT:Surface Mounting Technology)において、例えば、基板表面の一対の部品用パッドやランドにそれぞれ予めはんだペーストを介してチップ部品の両端の一対の電極をセットしておき、後に加熱しはんだペーストを溶融してはんだ付けする(以下、リフローともいう)。
従来の基板において、リフローされる部品の小型化の過渡期に、部品の価格、入手性を考慮して同一或いは類似の機能、特性でサイズ、形状の異なる複数の部品を、基板変更や基板面積を増加させずとも、搭載可能とする異サイズ部品搭載可能パッドが望まれている。例えば、特許文献1~特許文献3に異サイズ部品搭載可能パッドが記載されている。
しかしながら、前述の従来技術にはそれぞれ以下のような課題があった。
特許文献1の図1に示される実施例において、図示されたソルダーレジストが設けられた半田流れ防止部7が共用パッド6のパッド3a、4aを完全に分離していない故に、パッド3a、4aの間で半田流れを防止できない。段落0014中の説明のコ字形の半田流れ防止部7で流れを防止した場合でも、根本的にパッド3bの面積とパッド3aを含む共用パッド6の面積差が大きいがために両者に熱容量差分が生じるため、リフロー時の半田溶融のアンバランスでチップ立ちの懸念がある。
特許文献2の図1に示される第1の実施形態において、段落0015に記載されているように、実装用ランド5Aを、サイズの異なる表面実装型チップ部品2A(サイズ大)及び2B(サイズ小)をプリント基板1上にはんだ付け接続できるように、凸型に形成しているが、大部品用ランドと小部品用ランドが区切られることなく一体なため、実装用ランド5Aの全面にはんだを塗布すると、はんだ過多によるはんだボール等の製造不良の懸念がある。特に、小部品搭載時はその影響が顕著である。それを防止しようとして部品サイズに合わせた量のはんだを塗布すると、リフロー時には実装用ランド5Aの全面に流れてしまうため接続不良やチップ立ちの懸念がある。
特許文献3の図1に示される第1の実施形態において、段落0016に記載されているように、大形のパッド1Aの中のソルダーレジスト3の内側に小形のパッド2Aが形成されているがために、大形のパッド1Aが過大となり、リフロー時にはんだ過多によるはんだボール等の製造不良の懸念がある。
特許文献3の図2に示される第2の実施形態において、段落0020、段落0021、段落0024に記載されているように、基板表面に逆台形状で形成された凹部5aの基材の斜面に形成された略Z字状のパッド1Bは、その下端部1bと一体で形成されることによって、段落0022に記載されているように、小形の電子部品7をパターン1Bの下端部1bにてはんだ付けすること、段落0023に記載されているように、大形の電子部品6をパターン1Bの上端にてはんだ付けすること、としているが、略Z字状のパッド1Bは上端と下端が斜面部分で繋がっているため、リフロー時にはんだ流れによる接続不良やチップ立ちの懸念がある。
本発明は、以上の従来技術の問題点に鑑みなされたものであり、リフロー時にはんだ流れ等の製造不良を防止しながらも、種々のサイズの部品で使用できる異サイズ部品搭載可能パッドを備えるプリント配線板を提供することを目的とする。
本発明のプリント配線板は、基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、前記一対の配線パターンのそれぞれに接続され、第1の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第1のパッドと、前記一対の第1のパッドのそれぞれに接続され各々が前記一対の第1のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、前記重なり部分を含み第2の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第2のパッドと、
を有することを特徴とする。
を有することを特徴とする。
本発明のプリント配線板は、基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、前記一対の配線パターンのそれぞれに接続され、第1の電子部品がはんだ付けされる、互いに離れた一対の第1のパッドと、前記一対の第1のパッドのそれぞれに接続され各々が前記一対の第1のパッドのそれぞれの対向する側に部分的に間接的に重なる重なり部分を有し、第2の電子部品がはんだ付けされる、互いに離れた一対の第2のパッドと、を有し、前記第2のパッドのそれぞれは、前記一対の第1のパッドの有る基板表面から内部に形成された凹部の底に配置され、バイアホールによってそれぞれ前記一対の第1のパッドに接続されることを特徴とする。
本発明によれば、リフロー時にはんだ流れ等の製造不良を防止しつつ、基板上に、様々な異サイズ部品搭載可能パッドを提供することができる。
以下、図面を参照しつつ本発明による実施例の基板について詳細に説明する。なお、本発明は以下の実施例に限定されるものではない。また、実施例において、実質的に同一の機能及び構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
以下の実施例では、基板として1層の導体配線パターンを有する構成の単層基板(片面基板あるいは両面基板)を例として説明するが、複数の導体配線パターンが積層された多層基板についても本発明は適用できる。単層基板は、そのコアを構成する基材は絶縁性平板で構成され、例えば、ガラスコンポジット基板、ガラスエポキシ基板、ガラスポリイミド基板、セラミック基板が用いられ得る。また、多層基板として例えばビルドアップ基板は、コア基材(芯となる板)の表面及び裏面に、それぞれ1層以上の配線層を形成し構成される。層間絶縁体の材質としてエポキシ樹脂やポリイミド等が用いられる。導体配線パターンは、導電性材料で形成可能であるが、一般的には例えば銅によって形成される。単層基板及び多層基板の表面は絶縁性材料からなる絶縁性表面として形成されている。
(構成の説明)
図1は、本発明の実施例1の基板PWBであって、表面に互いに離れた少なくとも一対の配線パターンWPにそれぞれ接続された一対の異サイズ部品共用パッドPDを有する部分の基板PWBの模式的部分平面図である。図示する異サイズ部品を搭載可能な一対の異サイズ部品共用パッドPDのそれぞれは、基板PWB上の回路を構成する部品(図示せず)との接続のための一対の配線パターンWPのそれぞれに接続されている。部品には、具体的にはインダクタ、キャパシタ等の受動部品と、ダイオード、トランジスタ、IC等の能動部品が挙げられる。
図1は、本発明の実施例1の基板PWBであって、表面に互いに離れた少なくとも一対の配線パターンWPにそれぞれ接続された一対の異サイズ部品共用パッドPDを有する部分の基板PWBの模式的部分平面図である。図示する異サイズ部品を搭載可能な一対の異サイズ部品共用パッドPDのそれぞれは、基板PWB上の回路を構成する部品(図示せず)との接続のための一対の配線パターンWPのそれぞれに接続されている。部品には、具体的にはインダクタ、キャパシタ等の受動部品と、ダイオード、トランジスタ、IC等の能動部品が挙げられる。
この一対の異サイズ部品共用パッドPDのそれぞれは、図2に示す一対の大部品用パッドLPD(第1のパッド)と図3に示す一対の小部品用パッドSPD(第2のパッド)とを重ねた形状となっている。図2は異サイズ部品共用パッドの内の一対の大部品用パッド部分を強調して示し、図3は異サイズ部品共用パッドの内の一対の小部品用パッド部分を強調して示している。
ここで、一対の大部品用パッドLPDのそれぞれは口の字形の外周領域を大型ソルダーレジストダムLSRで囲われている。また、一対の小部品用パッドSPDのそれぞれは口の字形の外周領域を小型ソルダーレジストダムSSRで囲われている。一対の大部品用パッドLPDの間の距離D1が一対の小部品用パッドSPDの間の距離D2より長い。
一対の異サイズ部品共用パッドPDのそれぞれの全体のソルダーレジストSRは、凸形の外周領域のみではなく、小型ソルダーレジストダムSSR、大型ソルダーレジストダムLSRの同等の口の字形のソルダーレジストも重ねた形状(重なり部分IPを共用し介在させた形状)となっている。
すなわち、本実施例において、図2に示すように、互いに離れた一対の大部品用パッドLPDは、一対の配線パターンWPのそれぞれに接続され、大部品LC(第1の電子部品)がはんだ付けされる部分の外周領域が大型ソルダーレジストダムLSRで覆われている。そして、図3示すように、互いに離れた一対の小部品用パッドSPD(第2のパッド)は、一対の大部品用パッドLPDのそれぞれに接続され各々が一対の大部品用パッドLPDのそれぞれの対向する側に部分的に直接的に重なる重なり部分IPを有する。小部品SC(第2の電子部品)がはんだ付けされる重なり部分IPを含む部分の外周領域は、小型ソルダーレジストダムSSRで覆われている。
また、図4は本発明の実施例1に係る基板の個々の異サイズ部品共用パッドの1つを拡大して示す模式的部分拡大平面図である。図4に示すように、個々の異サイズ部品共用パッドPDを拡大して示すと、重なり部分IPの各々は、大部品用パッドLPDの各々の大型ソルダーレジストダムLSRの一部LSRaと小部品用パッドSPDの各々の小型ソルダーレジストダムSSRの一部SSRaで囲まれている。そして、大部品用パッドLPDの各々の大型ソルダーレジストダムLSRの一部LSRaと小部品用パッドSPDの各々の小型ソルダーレジストダムSSRの一部SSRaは、それぞれ小部品用パッドSPDと大部品用パッドLPDの上に形成される。換言すれば、各大部品用パッドLPDは重なり部分IPを含む大型ソルダーレジストダムLSRで画定され、各小部品用パッドSPDは重なり部分IPを含む小型ソルダーレジストダムSSRで画定される。
よって、重なり部分IPを囲む大型ソルダーレジストダムLSRの一部LSRaと小型ソルダーレジストダムSSRの一部SSRaにより、はんだペーストが大部品用パッドLPDの各々のみ又は重なり部分IPを含む小部品用パッドSPDの各々のみに付与されることができるようになる。
(動作の説明)
図5は一対の異サイズ部品共用パッドPDに大部品LCを実装する様子を示す基板PWBの模式的部分平面図である。
図5は一対の異サイズ部品共用パッドPDに大部品LCを実装する様子を示す基板PWBの模式的部分平面図である。
大部品LCを実装する際は先ず、一対の大部品用パッドLPDにはんだを塗布する。図5に示したソルダーレジストダムに囲まれた重なり部分IPを含むハッチング部のみにはんだ塗布が可能となる。はんだ塗布後に大部品LCを一対の大部品用パッドLPDに搭載、リフローにてはんだ付け実装する。
図6は一対の異サイズ部品共用パッドPDに小部品SCを実装する様子を示す基板PWBの模式的部分平面図である。
小部品SCを実装する際は先ず、一対の小部品用パッドSPDにはんだを塗布する。図6に示したソルダーレジストダムに囲まれた重なり部分IPを含むハッチング部のみにはんだ塗布が可能となる。はんだ塗布後に小部品SCを一対の小部品用パッドSPDに搭載、リフローにてはんだ付け実装する。なお、リフローによるはんだ付け実装は周知の技術のため、詳細な説明は省略する。
(効果の説明)
実施例1の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを平面上に重ねた形状としつつ、それぞれのパッド周囲をソルダーレジストで分離した形状とすることによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。
実施例1の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを平面上に重ねた形状としつつ、それぞれのパッド周囲をソルダーレジストで分離した形状とすることによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。
以上のように、実施例1の基板表面での一対の異サイズ部品共用パッドPDによれば、一対の異サイズ部品共用パッドPDのそれぞれは全体のソルダーレジストSRが、凸形の外周領域のみではなく、小型ソルダーレジストダムSSRと大型ソルダーレジストダムLSRの同等の口の字形を重ねた形状とされている。これにより、小部品SCを実装時は小部品用パッドSPDの電極と同等形状の部分のみにはんだ塗布でき、更に、大部品LCを実装時は大部品用パッドLPDの電極と同等形状の部分のみにはんだ塗布できる。このように、小部品SC、大部品LCそれぞれに最適なパッド形状、はんだ量でのはんだ付けを可能としたことで、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止しながら、基板面積を増加させることなく、サイズの異なる部品のいずれでも実装可能となる。
(構成の説明)
図7は本実施例の基板の複数層での一対の異サイズ部品共用パッドPDを示す基板PWBの模式的部分断面図である。基板PWBの表層に一対の大部品用パッドLPDを配置しており、一対の大部品用パッドLPDからは回路を構成する他の部品との接続のための配線パターンWPが接続されている。一方、基板PWBの内層(内部に形成された凹部RCCの底)に一対の小部品用パッドSPDを配置しており、一対の小部品用パッドSPDにはそれぞれ一対の配線パターンWPが接続され、この内層の配線パターンWPと一対の大部品用パッドLPDに接続された表層の配線パターンWPはバイアホール8で接続される。つまり、表層の一対の大部品用パッドLPDと内層の一対の小部品用パッドSPDは配線パターンWPとバイアホール8によって、並列接続されている。一対の大部品用パッドLPDの間の距離D1が一対の小部品用パッドSPDの間の距離D2より長い。
図7は本実施例の基板の複数層での一対の異サイズ部品共用パッドPDを示す基板PWBの模式的部分断面図である。基板PWBの表層に一対の大部品用パッドLPDを配置しており、一対の大部品用パッドLPDからは回路を構成する他の部品との接続のための配線パターンWPが接続されている。一方、基板PWBの内層(内部に形成された凹部RCCの底)に一対の小部品用パッドSPDを配置しており、一対の小部品用パッドSPDにはそれぞれ一対の配線パターンWPが接続され、この内層の配線パターンWPと一対の大部品用パッドLPDに接続された表層の配線パターンWPはバイアホール8で接続される。つまり、表層の一対の大部品用パッドLPDと内層の一対の小部品用パッドSPDは配線パターンWPとバイアホール8によって、並列接続されている。一対の大部品用パッドLPDの間の距離D1が一対の小部品用パッドSPDの間の距離D2より長い。
このように、本実施例では、互いに離れた一対の大部品用パッドLPDは一対の配線パターンWPのそれぞれに接続され、これに大部品LCがはんだ付けされ、一方、互いに離れた一対の小部品用パッドSPDは一対の大部品用パッドLPDのそれぞれに接続され各々が一対の大部品用パッドLPDのそれぞれの対向する側に部分的に間接的に重なる平面視での重なり部分IPを有し、小部品SCがはんだ付けされる。
(動作の説明)
図8は複数層での一対の異サイズ部品共用パッドPDの一対の小部品用パッドSPDに小部品SCを実装する様子を示す基板PWBの模式的部分断面図である。
図8は複数層での一対の異サイズ部品共用パッドPDの一対の小部品用パッドSPDに小部品SCを実装する様子を示す基板PWBの模式的部分断面図である。
一対の小部品用パッドSPDに小部品SCを実装する際は、一対の小部品用パッドSPDのみに、はんだを塗布後に小部品SCを一対の小部品用パッドSPDに搭載、リフローにてはんだ付け実装する。
図9は複数層での一対の異サイズ部品共用パッドPDの一対の大部品用パッドLPDに大部品LCを実装する様子を示す基板PWBの模式的部分断面図である。
一対の大部品用パッドLPDに大部品LCを実装する際は、一対の大部品用パッドLPDのみに、はんだを塗布後に大部品LCを一対の大部品用パッドLPDに搭載、リフローにてはんだ付け実装する。
一対の大部品用パッドLPDに大部品LCを実装する際は、一対の大部品用パッドLPDのみに、はんだを塗布後に大部品LCを一対の大部品用パッドLPDに搭載、リフローにてはんだ付け実装する。
(効果の説明)
実施例2の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを基板の表層と内層に配置して、それぞれのパッド表面をつなげた形状ではなく、パッド表面を完全に分離し、バイアホールで接続することによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。
実施例2の異サイズ部品搭載可能パッドでは、複数部品用それぞれのパッドを基板の表層と内層に配置して、それぞれのパッド表面をつなげた形状ではなく、パッド表面を完全に分離し、バイアホールで接続することによって、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止する。
以上のように、実施例2の複数層での一対の異サイズ部品共用パッドPDによれば、基板PWBの表層に一対の大部品用パッドLPDを配置し、基板PWBの内層に一対の小部品用パッドSPDを配置し、配線パターンWPとバイアホール8を介して一対の大部品用パッドLPDと一対の小部品用パッドSPDとが並列に接続されている。これにより、一対の小部品用パッドSPDのはんだ塗布面と一対の大部品用パッドLPDのはんだ塗布面とは完全に分離しているため、小部品SCを実装時は一対の小部品用パッドSPDのみにはんだ塗布でき、更に、大部品LCを実装時は一対の大部品用パッドLPDのみにはんだ塗布できる。このように、小部品SC、大部品LCそれぞれに最適なパッド形状、はんだ量でのはんだ付けを可能としたことで、はんだ流れによる接続不良やチップ立ち、はんだ過多によるはんだボールなどの製造不良を防止しながら、基板面積を増加させることなく、サイズの異なる部品のいずれでも実装可能となる。
(変形例)
実施例1及び2では2端子の大部品と2端子の小部品の2部品としたが、これに限る物ではなく、例えば、3端子の部品と4端子の部品といった、部品端子数の増減や、部品端子数の異なる部品同士、更には2部品ではなく、3部品以上の複数部品でも同様な効果が期待できる。
実施例1及び2では2端子の大部品と2端子の小部品の2部品としたが、これに限る物ではなく、例えば、3端子の部品と4端子の部品といった、部品端子数の増減や、部品端子数の異なる部品同士、更には2部品ではなく、3部品以上の複数部品でも同様な効果が期待できる。
8 バイアホール
PWB 基板
PD 異サイズ部品共用パッド
LPD 大部品用パッド
SPD 小部品用パッド
LSR 大型ソルダーレジストダム
SSR 小型ソルダーレジストダム
IP 重なり部分
LSRa 大型ソルダーレジストダムの一部
SSRa 小型ソルダーレジストダムの一部
PWB 基板
PD 異サイズ部品共用パッド
LPD 大部品用パッド
SPD 小部品用パッド
LSR 大型ソルダーレジストダム
SSR 小型ソルダーレジストダム
IP 重なり部分
LSRa 大型ソルダーレジストダムの一部
SSRa 小型ソルダーレジストダムの一部
Claims (6)
- 基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、
前記一対の配線パターンのそれぞれに接続され、第1の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第1のパッドと、
前記一対の第1のパッドのそれぞれに接続され各々が前記一対の第1のパッドのそれぞれの対向する側に部分的に直接的に重なる重なり部分を有し、前記重なり部分を含み第2の電子部品がはんだ付けされる部分の外周領域がソルダーレジストダムで覆われた、互いに離れた少なくとも一対の第2のパッドと、
を有することを特徴とするプリント配線板。 - 前記重なり部分の各々は、前記第1のパッドの各々の前記ソルダーレジストダムの一部と前記第2のパッドの各々の前記ソルダーレジストダムの一部で囲まれ、
前記第1のパッドの各々の前記ソルダーレジストダムの前記一部と前記第2のパッドの各々の前記ソルダーレジストダムの前記一部は、それぞれ前記第2のパッドと前記第1のパッドの上に形成され、
はんだペーストが前記第1のパッドの各々のみ又は前記重なり部分を含む前記第2のパッドの各々のみに付与されることを特徴とする請求項1に記載のプリント配線板。 - 前記一対の第1のパッドの間の距離が前記一対の第2のパッドの間の距離より長いことを特徴とする請求項1又は2に記載のプリント配線板。
- 基板表面に互いに離れた少なくとも一対の配線パターンを有するプリント配線板であって、
前記一対の配線パターンのそれぞれに接続され、第1の電子部品がはんだ付けされる、互いに離れた一対の第1のパッドと、
前記一対の第1のパッドのそれぞれに接続され各々が前記一対の第1のパッドのそれぞれの対向する側に部分的に間接的に重なる重なり部分を有し、第2の電子部品がはんだ付けされる、互いに離れた一対の第2のパッドと、
を有し、
前記第2のパッドのそれぞれは、前記一対の第1のパッドの有る基板表面から内部に形成された凹部の底に配置され、バイアホールによってそれぞれ前記一対の第1のパッドに接続されることを特徴とするプリント配線板。 - 前記第1のパッドの各々のみ又は前記第2のパッドの各々のみにはんだペーストが付与されることを特徴とする請求項4に記載のプリント配線板。
- 前記一対の第1のパッドの間の距離が前記一対の第2のパッドの間の距離より長いことを特徴とする請求項4又は5に記載のプリント配線板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021019714A JP2022122467A (ja) | 2021-02-10 | 2021-02-10 | プリント配線板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021019714A JP2022122467A (ja) | 2021-02-10 | 2021-02-10 | プリント配線板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022122467A true JP2022122467A (ja) | 2022-08-23 |
Family
ID=82939245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021019714A Pending JP2022122467A (ja) | 2021-02-10 | 2021-02-10 | プリント配線板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022122467A (ja) |
-
2021
- 2021-02-10 JP JP2021019714A patent/JP2022122467A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509530B2 (en) | Via intersect pad for electronic components and methods of manufacture | |
US7573722B2 (en) | Electronic carrier board applicable to surface mounted technology (SMT) | |
JP6415111B2 (ja) | プリント回路板、半導体装置の接合構造及びプリント回路板の製造方法 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
JP2013074054A (ja) | 電子装置、配線基板、及び、電子装置の製造方法 | |
TWI575686B (zh) | 半導體結構 | |
US10085353B2 (en) | Solder bridging prevention structures for circuit boards and semiconductor packages | |
JP2022122467A (ja) | プリント配線板 | |
US10201086B2 (en) | Electronic device | |
JP2009117409A (ja) | 回路基板 | |
JP2007242908A (ja) | 電子部品収納用セラミックパッケージ | |
JP7335732B2 (ja) | プリント配線基板 | |
KR20060049953A (ko) | 프린트배선판의 제조방법 및 프린트배선판 | |
JP2016162813A (ja) | プリント基板及びハンダ付け方法 | |
TWM611216U (zh) | 電子線路總成 | |
KR20110135593A (ko) | 칩 마운트용 기판 | |
WO2024023980A1 (ja) | 部品実装基板 | |
JPH07307363A (ja) | 半導体回路基板 | |
JP2011066122A (ja) | 回路基板 | |
JP2006005112A (ja) | 半導体装置およびこれに用いる回路基板 | |
JP2008130618A (ja) | 多層配線基板 | |
JP2845034B2 (ja) | 印刷配線板 | |
KR20080061719A (ko) | 반도체 소자의 커패시터 제조방법 및 이를 이용한 커패시터 | |
JP2023161397A (ja) | 回路基板 | |
JP2022120923A (ja) | 回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240723 |