TWM611216U - 電子線路總成 - Google Patents

Abstract

一種電子線路總成包括線路主體部、周邊框部、多個電連接部與第一電子元件。線路主體部具有第一表面以及相對第一表面的第二表面。周邊框部連接並圍繞線路主體部，其中周邊框部未覆蓋第一表面與第二表面。周邊框部具有圍繞線路主體部的外側壁面，其中第一表面與第二表面兩者的面積各自大於外側壁面的面積。這些電連接部配置於周邊框部中，並連接線路主體部，其中各個電連接部從線路主體部朝向外側壁面延伸，並裸露於外側壁面。第一電子元件固定於外側壁面，並電性連接這些電連接部其中至少一個。

Description

電子線路總成

本創作是有關於一種印刷電路，且特別是有關於一種電子線路總成。

現有的線路板，例如電子封裝載板（electronic package carrier）或印刷線路板（Printed Wiring Board，PWB），可以供一個或多個電子元件裝設（mounted）。現有的線路板具有上表面、下表面以及位於上表面與下表面之間的側面，其中上表面與下表面兩者個別的面積大於側面的面積，而現有的線路板所具有的接墊皆裸露於上表面與下表面，但不會裸露於側面。因此，上述電子元件只能裝設於線路板的上表面及下表面。

本創作至少一實施例提出一種電子線路總成，其外側壁面可供電子元件裝設。

本創作至少一實施例所提出的電子線路總成包括線路主體部、周邊框部、多個電連接部與第一電子元件。線路主體部具有第一表面以及相對第一表面的第二表面。周邊框部連接線路主體部，並圍繞線路主體部，其中周邊框部未覆蓋第一表面與第二表面。周邊框部具有外側壁面，而外側壁面圍繞線路主體部，其中第一表面與第二表面兩者的面積各自大於外側壁面的面積。這些電連接部配置於周邊框部中，並連接線路主體部，其中各個電連接部從線路主體部朝向外側壁面延伸，並裸露於外側壁面。第一電子元件固定於外側壁面，並電性連接這些電連接部其中至少一個，其中周邊框部的一部分位於第一電子元件與線路主體部之間。

在本創作至少一實施例中，至少一個電連接部凸出於外側壁面。

在本創作至少一實施例中，至少一個電連接部的一端面與外側壁面切齊。

在本創作至少一實施例中，上述電子線路總成還包括多個墊層。這些墊層分別配置於這些電連接部上，並分別連接這些電連接部，其中這些墊層裸露於外側壁面。

在本創作至少一實施例中，這些墊層分別具有與外側壁面切齊的多個側壁。

在本創作至少一實施例中，上述周邊框部具有至少一凹洞，其裸露於外側壁面。上述凹洞各自鄰接其中一個電連接部，而凹洞的深度小於外側壁面至線路主體部的距離。

在本創作至少一實施例中，上述電連接部包括末端與連接金屬層。末端裸露及凸出於外側壁面，並鄰接凹洞，而連接金屬層包覆末端。

在本創作至少一實施例中，上述外側壁面至線路主體部之間的最短距離大於100微米。

在本創作至少一實施例中，上述線路主體部包括多層線路層。這些線路層連接這些電連接部，其中彼此連接的線路層與電連接部共平面（coplanar），並具有實質上相同的厚度。

在本創作至少一實施例中，電性連接第一電子元件的這些電連接部分別電性連接至少兩層線路層。

在本創作至少一實施例中，電性連接第一電子元件的這些電連接部電性連接同一層線路層。

在本創作至少一實施例中，這些線路層包括兩層外層線路層與至少一層內層線路層。這些外層線路層分別包括多個接墊，其中接墊分別裸露於第一表面與第二表面。內層線路層位於這些外層線路層之間。

在本創作至少一實施例中，上述電子線路總成還包括第二電子元件，其配置於第一表面與第二表面其中一面，並電性連接這些接墊其中至少兩個。

基於上述，利用裸露於外側壁面的電連接部，固定於外側壁面的電子元件（例如第一電子元件）能電性連接線路主體部，以使電子線路總成的外側壁面可以供電子元件裝設。

在以下的內文中，為了清楚呈現本案的技術特徵，圖式中的元件（例如層、膜、基板以及區域等）的尺寸（例如長度、寬度、厚度與深度）會以不等比例的方式放大。因此，下文實施例的說明與解釋不受限於圖式中的元件所呈現的尺寸與形狀，而應涵蓋如實際製程及/或公差所導致的尺寸、形狀以及兩者的偏差。例如，圖式所示的平坦表面可以具有粗糙及/或非線性的特徵，而圖式所示的銳角可以是圓的。所以，本案圖式所呈示的元件主要是用於示意，並非旨在精準地描繪出元件的實際形狀，也非用於限制本案的申請專利範圍。

其次，本案內容中所出現的「約」、「近似」或「實質上」等這類用字不僅涵蓋明確記載的數值與數值範圍，而且也涵蓋所屬技術領域中具有通常知識者所能理解的可允許偏差範圍，其中此偏差範圍可由測量時所產生的誤差來決定，而此誤差例如是起因於測量系統或製程條件兩者的限制。此外，「約」可表示在上述數值的一個或多個標準偏差內，例如±30％、±20％、±10％或±5％內。本案文中所出現的「約」、「近似」或「實質上」等這類用字可依光學性質、蝕刻性質、機械性質或其他性質來選擇可以接受的偏差範圍或標準偏差，並非單以一個標準偏差來套用以上光學性質、蝕刻性質、機械性質以及其他性質等所有性質。

圖1A至圖1I是本創作至少一實施例的電子線路總成的製造過程示意圖，其中圖1A至圖1D、圖1F與圖1G皆為剖面示意圖，而圖1E為圖1D的俯視示意圖。請參閱圖1A，首先，提供線路基板10，其包括兩層線路層111a、111b、電連接部131以及絕緣層12a，其中絕緣層12a夾置於這兩層線路層111a與111b之間。

線路層111a與111b兩者材料可彼此相同，例如線路層111a與111b兩者可為銅層。不過，線路層111a與111b兩者材料也可彼此不同，例如線路層111a與111b其中一者為銅層，另一者為鎳層或鋁層。線路基板10可用來製造具有多塊線路板的線路母板（panel）或基板條（strip）。或者，線路基板10也可以用來製造單一塊線路板。

線路層111a與111b可以彼此電性連接。以圖1A為例，線路基板10可以還包括導電連接件13，其中導電連接件13配置於絕緣層12a中，並且連接這兩層線路層111a與111b。如此，透過導電連接件13，這些線路層111a與111b能彼此電性連接，以使電流能在線路層111a與111b之間傳輸。

以圖1A為例，絕緣層12a可具有通孔H12，而導電連接件13可利用通孔電鍍（Plating Through Hole，PTH）形成於通孔H12內。導電連接件13為導電柱，其可以是空心或實心柱體。在圖1A所示的實施例中，導電連接件13為空心的導電柱，而導電連接件13的形狀可以是筒狀，並且具有貫孔13h，其中貫孔13h的孔徑小於通孔H12的孔徑。線路基板10可以還包括填充材料14，其中填充材料14填滿貫孔13h，且可以是油墨。不過，在其他實施例中，線路基板10也可以不包括填充材料14，而導電連接件13的貫孔13h可以由後續形成的絕緣層填滿。

線路基板10還包括至少一個電連接部131，其中電連接部131連接線路層111a。線路層111a、111b以及電連接部131可以利用光刻（photolithography）與電鍍而形成，其中線路層111a與電連接部131可由同一層金屬層經光刻後而形成。因此，線路層111a與電連接部131兩者材料可以彼此相同。線路層111a與電連接部131可形成在絕緣層12a的同一平面U12上，即彼此連接的線路層111a與電連接部131可為共平面，並具有實質上相同的厚度，如圖1A所示。

在本實施例中，線路基板10包括多個電連接部131，其中這些電連接部131皆從線路層111a的同一側延伸。以圖1A為例，這些電連接部131皆從線路層111a的右側延伸。由於線路層111a以及電連接部131皆形成在絕緣層12a的同一平面U12上，因此圖1A所示的電連接部131會遮住其他電連接部131，導致圖1A僅繪示單一個電連接部131。

必須說明的是，在圖1A所示的實施例中，這些電連接部131連接線路層111a，並從線路層111a的同一側延伸。然而，在其他實施例中，這些電連接部131其中至少一個也可以連接線路層111b，而且其中兩個電連接部131可分別從線路層111a或111b的相對兩側延伸。或者，線路基板10僅包括一個電連接部131，其連接線路層111b，其中此電連接部131可從線路層111b的左側延伸。因此，電連接部131的數量、位置與所連接的線路層（即線路層111a與111b）不以圖1A為限。

接著，在線路基板10上形成多層墊層15a，其中這些墊層15a分別配置於這些電連接部131上，並且分別連接這些電連接部131。例如，這些墊層15a可以一對一地配置在這些電連接部131上。由於線路層111a與電連接部131形成在絕緣層12a的同一平面U12上，因此圖1A所示的墊層15a也會遮住其他墊層15a，導致圖1A僅繪示一個墊層15a。

墊層15a可以利用光刻與電鍍而形成，而墊層15a的材料可以相同或不同於線路層111a、111b以及電連接部131的材料。當墊層15a的材料相同於線路層111a、111b與電連接部131的材料時，墊層15a、線路層111a與111b以及電連接部131可以皆為銅層。當墊層15a的材料不同於線路層111a、111b與電連接部131的材料時，墊層15a可為鎳層或錫層，而線路層111a、111b與電連接部131可以皆為銅層。

請參閱圖1B，接著，在線路基板10上形成多層線路層111c、111d、多個電連接部133、134以及多層絕緣層12b、12c，其中線路層111c、111d、電連接部133、134以及絕緣層12b、12c可利用增層法（build-up）來形成。絕緣層12b覆蓋線路層111a、電連接部131與墊層15a，而絕緣層12c覆蓋線路層111b。線路層111c與111d分別形成於絕緣層12b與12c，以使絕緣層12b位於線路層111a與111c之間，而絕緣層12c位於線路層111b與111d之間。

這些電連接部133與134分別連接這些線路層111c與111d，並且可以從這些線路層111c與111d的同一側延伸。線路層111c與電連接部133可以是同一層金屬層經光刻後而形成，而線路層111d與電連接部134可以是另一層金屬層經光刻後而形成。因此，彼此連接的線路層111c與電連接部133兩者材料相同，而彼此連接的線路層111d與電連接部134兩者材料相同。

由此可知，線路層111c與電連接部133可以形成在絕緣層12b的同一平面上，而線路層111d與電連接部134可以形成在絕緣層12c的同一平面上。換句話說，彼此連接的線路層111c與電連接部133可為共平面，並具有實質上相同的厚度，而彼此連接的線路層111d與電連接部134可為共平面，且也具有實質上相同的厚度。

在形成線路層111c與111d的過程中，可形成多個導電連接件16c與16d，其中導電連接件16c形成絕緣層12b內，而導電連接件16d形成絕緣層12c內。導電連接件16c與16d皆為導電柱，例如圖1B所示的導電連接件16c與16d皆為實心導電柱。不過，在其他實施例中，導電連接件16c與16d也可以是空心導電柱。

這些導電連接件16c連接線路層111a、111c與電連接部133，而這些導電連接件16d連接線路層111b、111d與電連接部134。如此，線路層111a至111d可以透過這些導電連接件13、16c與16d而彼此電性導通。形成導電連接件16c與16d的方法可以包括雷射鑽孔與電鍍，其中導電連接件16c與16d兩者可皆為導電盲孔結構（如圖1B所示）。另外，在形成絕緣層12b與12c之後，導電連接件13可以形成導電埋孔結構（conductive embedded hole structure）。

請參閱圖1C，接著，分別在電連接部133與134上形成多個墊層15c與15d，其中這些墊層15c與15d分別連接這些電連接部133與134，而墊層15c與15d的形成方法與材料皆可以相同於墊層15a的形成方法與材料。所以，墊層15c與15d的材料可以相同或不同於電連接部133與134的材料。

請參閱圖1D，之後，分別在線路層111c與111d上形成絕緣層17a與17b，其中絕緣層17a覆蓋線路層111c、電連接部133與墊層15c，而絕緣層17b覆蓋線路層111d、電連接部134與墊層15d。絕緣層17a與17b可以皆為防焊層，並分別具有多個開口H71與H72。線路層111c可包括多個接墊112c，而線路層111d可包括多個接墊112d，其中這些開口H71分別暴露這些接墊112c，而這些開口H72分別暴露這些接墊112d。

在圖1D所示的實施例中，這些開口H71與H72可以是防焊層定義（Solder Mask Defined，SMD），因此絕緣層17a與17b分別覆蓋接墊112c與112d兩者邊緣的部分。不過，在其他實施例中，這些開口H71與H72也可以是非防焊層定義（Non-Solder Mask Defined，NSMD），即絕緣層17a與17b未覆蓋也未接觸接墊112c與112d，並完全暴露接墊112c與112d。

請參閱圖1D與圖1E，其中圖1E為圖1D的俯視示意圖，而圖1D是圖1E中沿線1D-1D剖面而繪製。此外，圖1A至圖1C也是根據圖1E中的線1D-1D剖面而繪製。由於線路基板10可用來製造具有多塊線路板的線路母板或基板條，因此在形成絕緣層17a與17b之後，一種線路母板100p大致上已製造完成，其中線路母板100p也可以是基板條。線路母板100p包括多塊線路板100u，而這些線路板100u可以呈陣列排列。此外，線路母板100p還包括切割道(saw area)101，其中切割道101的形狀為網狀，並分布在相鄰兩個線路板100u之間。

各個線路板100u包括線路主體部110、周邊框部120i與多個電連接部131、133與134，其中周邊框部120i連接線路主體部110，並且圍繞線路主體部110。線路主體部110具有第一表面119a以及相對第一表面119a的第二表面119b，其中線路層111c與111d兩者的這些接墊112c與112d分別裸露於第一表面119a與第二表面119b。在圖1D所示的實施例中，第一表面119a與第二表面119b可以分別是絕緣層17a與17b兩者的外表面，而周邊框部120i未覆蓋第一表面119a與第二表面119b，如圖1D所示。

線路主體部110與周邊框部120i皆包括相同的絕緣層12a、12b、12c、17a與17b，而絕緣層12a、12b、12c、17a以及17b在正常情況下沒有任何明顯的縫隙（seam）可以作為線路主體部110與周邊框部120i之間的邊界。換句話說，線路主體部110與周邊框部120i可以是一體成型（be integrally formed into one）。

線路主體部110包括多層線路層111a、111b、111c與111d以及多個導電連接件13、16c與16d，其中兩線路層111c與111d皆為外層線路層，而位於線路層111c與111d之間的這些線路層111a與111b皆為內層線路層。這些線路層111a、111c與111d分別連接這些電連接部131、133與134，所以這些電連接部131、133與134連接線路主體部110，其中電連接部131、133與134每一者皆是從線路主體部110延伸。

在本實施例中，這些電連接部131、133與134皆配置於周邊框部120i中，而線路層111a、111b、111c與111d以及導電連接件16c與16d可以不會分布於周邊框部120i中。所以，周邊框部120i可以不具有線路層111a、111b、111c與111d以及導電連接件13、16c與16d，而周邊框部120i所具有的線路可以僅為電連接部131、133與134。不過，在其他實施例中，周邊框部120i也可以具有電連接部131、133與134以外的線路，所以周邊框部120i所具有的線路不限制只能是電連接部131、133與134。

請參閱圖1E與圖1F，接著，沿著切割道101切割線路母板100p，以使這些線路板100u彼此分離。在切割完線路母板100p之後，各個線路板100u的周邊框部120i具有外側壁面122i，其中外側壁面122i圍繞線路主體部110。所以，外側壁面122i為環形表面。

這些電連接部131、133與134每一者皆從線路主體部110朝向外側壁面122i延伸，並裸露於外側壁面122i，如圖1F所示。此外，至少一個電連接部的端面與外側壁面122i切齊。以圖1F為例，電連接部131、133與134分別具有端面131e、133e與134e，其中這些端面131e、133e與134e皆與外側壁面122i切齊。此外，在圖1F所示的線路板100u中，這些墊層15a、15c與15d分別具有側壁S15a、S15b與S15c，其中側壁S15a、S15b與S15c也皆與外側壁面122i切齊。

請參閱圖1F與圖1G，接著，從外側壁面122i移除部分周邊框部120i，以形成具有外側壁面122的周邊框部120，其中移除部分周邊框部120i的方法可以是蝕刻，例如乾蝕刻或濕蝕刻。具體而言，乾蝕刻可採用含氟原子的氣體，例如四氟化硫（SF ₄）或四氟化碳（CF ₄），或是前述氣體與其他氣體的任意組合來移除部分周邊框部120i。濕蝕刻所採用的蝕刻液成分可以包括一般去膠渣（desmear）用的化學藥液成分。

請參閱圖1G，周邊框部120是從外側壁面122i移除部分周邊框部120i而形成，因此這些電連接部131、133與134皆配置於周邊框部120中，並凸出於外側壁面122，其中這些電連接部131、133與134個別凸出於外側壁面122的長度D1可以介於1微米至50微米之間，例如約7微米。

周邊框部120與周邊框部120i兩者結構特徵相似，惟主要差異在於周邊框部120與120i兩者尺寸不同，其中周邊框部120i具有較大的尺寸。因此，周邊框部120也圍繞並連接線路主體部110，而且不覆蓋線路主體部110的第一表面119a與第二表面119b，其中外側壁面122也圍繞線路主體部110。

當墊層15a、15c與15d的材料不同於電連接部131、133與134的材料，且墊層15a、15c與15d皆為錫層時，可以加熱線路板100u來進行迴焊（reflow），以熔化墊層15a、15c與15d，其中電連接部131、133與134的熔點高於墊層15a、15c與15d的熔點，以使在進行迴焊期間，電連接部131、133與134不被熔化。

熔化的墊層15a、15c與15d具有流動性，並能沿著電連接部131、133與134流動，以使原先墊層15a、15c與15d的所在位置形成多個凹洞R31、R33與R34。周邊框部120所具有的這些凹洞R31、R33與R34皆裸露於外側壁面122，而這些凹洞R31、R33與R34各自鄰接其中一個電連接部131、133與134。

以圖1G為例，凹洞R31鄰接電連接部131，凹洞R33鄰接電連接部133，而凹洞R34鄰接電連接部134。此外，從圖1G來看，這些凹洞R31、R33與R34每一者的深度皆小於外側壁面122至線路主體部110的距離D21，所以這些凹洞R31、R33與R34明顯沒有延伸至線路主體部110。

這些電連接部131、133與134分別包括多個末端131p、133p與134p與多個連接金屬層131a、133a與134a。這些末端131p、133p與134p裸露及凸出於外側壁面122，而熔化的墊層15a、15c與15d會分別形成包覆末端131p、133p與134p的這些連接金屬層131a、133a與134a。由於墊層15a、15c與15d可為錫層，因此連接金屬層131a、133a與134a可作為焊料，以將電子元件接合（bonding）於外側壁面122。

請參閱圖1H與圖1I，其中圖1H為電子線路總成100的剖面示意圖，而圖1I為電子線路總成100的立體示意圖。接著，裝設至少一個第一電子元件191於線路板100u的外側壁面122，以使第一電子元件191固定於外側壁面122，其中第一電子元件191可以是被動元件，例如電容、電感或電阻等。或者，第一電子元件191可以是主動元件，例如積體電路（Integrated Circuit，IC），但不以此為限。至此，一種包括第一電子元件191以及線路板100u的電子線路總成100基本上已製造完成。

須說明的是，本實施例是以裝設多個第一電子元件191作為舉例說明，但在其他實施例中，裝設於線路板100u的第一電子元件191的數量可以僅為一個或超過兩個。因此，圖1H與圖1I不限制電子線路總成100所包括的第一電子元件191的數量。

這些連接金屬層131a、133a與134a可作為焊料，並能與這些第一電子元件191接合。因此，利用連接金屬層131a、133a與134a，這些第一電子元件191能裝設在裸露於外側壁面122的末端131p、133p與134p上，以使這些第一電子元件191固定於外側壁面122，並且電性連接這些電連接部131、133與134。

另外，連接金屬層131a、133a與134a是由墊層15a、15c與15d熔化而形成，所以連接金屬層131a、133a與134a的尺寸與厚度是由墊層15a、15c與15d的體積來決定。因此，可以調整墊層15a、15c與15d的面積與厚度，或是質量來控制連接金屬層131a、133a與134a的尺寸與厚度，以節省製作墊層15a、15c與15d所需的材料（例如錫），而且更可以減少或避免相鄰的兩個電連接部之間發生短路的情形。

各個第一電子元件191可以電性連接至少一個電連接部。在本實施例中，位於右側的第一電子元件191電性連接兩個電連接部131，其中電性連接第一電子元件191的這些電連接部131可以皆電性連接同一層線路層111a。位於左側的第一電子元件191可以電性連接電連接部133與134，其中電連接部133與134分別電性連接兩層線路層111c與111d。此外，周邊框部120的一部分可以位於第一電子元件191與線路主體部110之間。

須說明的是，本實施例中的第一電子元件191各自可電性連接兩個電連接部（例如電連接部133與134），但在其他實施例中，一個第一電子元件191可以電性連接單一個電連接部，或是超過兩個電連接部。因此，單一個第一電子元件191電性連接於電連接部的數量不以圖1H與圖1I為限。

從圖1I來看，在第一表面119a與第二表面119b兩者面積相等或近似的前提下，第一表面119a與第二表面119b兩者的面積顯然各自大於外側壁面122的面積，而外側壁面122具有較小的面積可供第一電子元件191裝設。另外，電子線路總成100的厚度T1可以大於或等於0.25公厘，即厚度T1最小可約為0.25公厘。

當第一電子元件191的寬度小於厚度T1時，第一電子元件191適合裝設於外側壁面122。另外，外側壁面122至線路主體部110之間的距離D21可大於100微米，其中距離D21可以是外側壁面122至線路主體部110之間的最短距離。

圖2是本創作另一實施例的電子線路總成的剖面示意圖。請參閱圖2，本實施例的電子線路總成200與前述實施例的電子線路總成100相似。例如，電子線路總成200與100兩者皆包括一些相同的元件，且兩者的製造方法也相似，並且也包括一些相同的步驟。因此，以下主要敘述電子線路總成200與100兩者之間的差異。兩者相同特徵原則上不再重複敘述。

不同於前述實施例，電子線路總成200包括周邊框部120i與多個墊層25a、25c與25d，其中這些墊層25a、25c與25d的材料可以相同於這些電連接部131、133與134的材料。例如，墊層25a、25c與25d以及電連接部131、133與134可皆為銅層，以使在迴焊過程中，墊層25a、25c與25d不會被熔化。

電子線路總成200的製造方法可以省略圖1F與圖1G所揭露的從外側壁面122i移除部分周邊框部120i的步驟。因此，這些電連接部131、133與134的端面131e、133e與134e以及這些墊層25a、25c與25d的側壁S25a、S25c與S25d皆與外側壁面122i切齊。此外，由於在迴焊過程中，墊層25a、25c與25d不會被熔化，所以電子線路總成200的外側壁面122i不會形成如前述實施例中的凹洞R31、R33與R34。因此，電子線路總成200具有平整的外側壁面122i。

須說明的是，在其他實施例中，電子線路總成200的製造方法也可以包括圖1F與圖1G所揭露的從外側壁面122i移除部分周邊框部120i的步驟，以使這些電連接部131、133與134以及這些墊層25a、25c與25d也可以凸出於外側壁面122i。因此，圖2僅供舉例說明，而本實施例中的電連接部131、133與134以及墊層25a、25c與25d不以圖2為限。

這些端面131e、133e與134e上可分別形成多個焊料S20。透過這些焊料S20，這些第一電子元件191可以焊接於這些端面131e、133e與134e，以使這些第一電子元件191也能固定於外側壁面122i上，並且電性連接這些電連接部131、133與134。此外，電子線路總成200可以還包括至少一個第二電子元件192，其可配置於線路主體部110的第一表面119a與第二表面119b。

第二電子元件192可以相同於第一電子元件191，而在圖2所示的實施例中，電子線路總成200可以包括多個第二電子元件192。不過，在其他實施例中，電子線路總成200也可以只包括一個第二電子元件192。所以，第二電子元件192的數量不以圖2為限。

這些第二電子元件192分別配置於線路主體部110的第一表面119a與第二表面119b，其中各個第二電子元件192分別電性連接其中至少兩個接墊。以圖2為例，配置於第一表面119a的第二電子元件192可透過多個焊料S21而電性連接兩個接墊112c，而配置於第二表面119b的第二電子元件192可透過多個焊料S21而電性連接兩個接墊112d。

在其他實施例中，所有第二電子元件192可僅配置於第一表面119a與第二表面119b其中一面，所以圖2不限制第二電子元件192與線路主體部110之間的相對位置。此外，圖2所示的這些第二電子元件192是以覆晶方式（flip chip）裝設於線路主體部110，但在其他實施例中，這些第二電子元件192也可以打線方式（wire-bonding）裝設於線路主體部110。所以，這些第二電子元件192不限制只能用焊料S21而電性連接兩個接墊112c與112d。

值得一提的是，圖2所示的第二電子元件192也可配置於圖1H中的第一表面119a與第二表面119b其中至少一面。換句話說，第二電子元件192也可配置於電子線路總成100的線路主體部110。因此，圖2所示的第二電子元件192不限制僅用於電子線路總成200。

其次，圖2中的這些電連接部131、133與134其中至少一個可以凸出於外側壁面122i，如同圖1H所示的電連接部131、133或134。例如，圖2中的其中一個電連接部131可以包括如圖1H所示的末端131p以及包覆末端131p的連接金屬層131a。因此，電子線路總成200可以包括凸出於外側壁面122i以及與外側壁面122i切齊的電連接部，而圖2所示的電連接部131、133與134不限制全部與外側壁面122i切齊。

同樣地，圖1H中的這些電連接部131、133與134其中至少一個也可以與外側壁面122切齊，如同圖2所示的電連接部131、133或134。所以，電子線路總成100可以包括凸出於外側壁面122以及與外側壁面122切齊的電連接部，而圖1H所示的電連接部131、133與134不限制全部凸出於外側壁面122。

以上實施例所揭露的線路主體部110包括四層線路層111a、111b、111c與111d。然而，在其他實施例中，線路主體部110可以只包括兩層線路層，例如包括線路層111a與111b，但不包括線路層111c與111d。或者，線路主體部110可以包括三層以上的線路層。因此，線路主體部110所包括的線路層的數量不以圖式為限制。同樣地，線路主體部110所包括的電連接部的數量也不以圖式為限制。

綜上所述，利用裸露於外側壁面的電連接部，固定於外側壁面的電子元件（例如第一電子元件191）能電性連接線路主體部，以使電子元件能輸出電訊號至線路主體部內的至少一層線路層。因此，電子線路總成的外側壁面可以供電子元件裝設。相較於現有的線路板，本創作至少一實施例所揭露的電子線路總成能增加裝設電子元件的數量，因而有利於應用於體積小，功能多的電子裝置，例如手機、平板電腦與筆記型電腦，而且也滿足上述電子裝置朝向體積小，厚度薄的發展趨勢。

雖然本創作已以實施例揭露如上，然其並非用以限定本創作，本創作所屬技術領域中具有通常知識者，在不脫離本創作精神和範圍內，當可作些許更動與潤飾，因此本創作保護範圍當視後附的申請專利範圍所界定者為準。

10:線路基板 12a、12b、12c、17a、17b:絕緣層 13、16c、16d:導電連接件 13h:貫孔 14:填充材料 15a、15c、15d、25a、25c、25d:墊層 100、200:電子線路總成 100p:線路母板 100u:線路板 101:切割道 110:線路主體部 111a、111b、111c、111d:線路層 112c、112d:接墊 119a:第一表面 119b:第二表面 191:第一電子元件 192:第二電子元件 120、120i:周邊框部 122、122i:外側壁面 131、133、134:電連接部 131a、133a、134a:連接金屬層 131e、133e、134e:端面 131p、133p、134p:末端 D1:長度 D21:距離 H12:通孔 H71、H72:開口 R31、R33、R34:凹洞 S15a、S15b、S15c、S25a、S25c、S25d:側壁 S20、S21:焊料 T1:厚度 U12:平面

圖1A至圖1I是本創作至少一實施例的電子線路總成的製造過程示意圖。 圖2是本創作另一實施例的電子線路總成的剖面示意圖。

100:電子線路總成

100u:線路板

110:線路主體部

119a:第一表面

191:第一電子元件

120:周邊框部

122:外側壁面

131a、133a:連接金屬層

D21:距離

T1:厚度

Claims (13)

1. 一種電子線路總成，包括： 一線路主體部，具有一第一表面以及一相對該第一表面的第二表面； 一周邊框部，連接該線路主體部，並圍繞該線路主體部，其中該周邊框部未覆蓋該第一表面與該第二表面，該周邊框部具有一外側壁面，而該外側壁面圍繞該線路主體部，該第一表面與該第二表面兩者的面積各自大於該外側壁面的面積； 多個電連接部，配置於該周邊框部中，並連接該線路主體部，其中各該電連接部從該線路主體部朝向該外側壁面延伸，並裸露於該外側壁面；以及 一第一電子元件，固定於該外側壁面，並電性連接該些電連接部其中至少一個，其中該周邊框部的一部分位於該第一電子元件與該線路主體部之間。
2. 如請求項1所述的電子線路總成，其中至少一該電連接部凸出於該外側壁面。
3. 如請求項1所述的電子線路總成，其中至少一該電連接部的一端面與該外側壁面切齊。
4. 如請求項1所述的電子線路總成，還包括： 多個墊層，分別配置於該些電連接部上，並分別連接該些電連接部，其中該些墊層裸露於該外側壁面，並且分別具有與該外側壁面切齊的多個側壁。
5. 如請求項1所述的電子線路總成，還包括： 多個墊層，分別配置於該些電連接部上，並分別連接該些電連接部，其中該些墊層裸露於該外側壁面。
6. 如請求項1所述的電子線路總成，其中該周邊框部具有至少一凹洞，該至少一凹洞裸露於該外側壁面，而該至少一凹洞各自鄰接其中一該電連接部，該至少一凹洞的深度小於該外側壁面至該線路主體部的距離。
7. 如請求項6所述的電子線路總成，其中至少一該電連接部包括： 一末端，裸露及凸出於該外側壁面，並鄰接該凹洞；以及 一連接金屬層，包覆該末端。
8. 如請求項1所述的電子線路總成，其中該外側壁面至該線路主體部之間的最短距離大於100微米。
9. 如請求項1所述的電子線路總成，其中該線路主體部包括： 多層線路層，連接該些電連接部，其中彼此連接的該線路層與該電連接部共平面，並具有相同的厚度。
10. 如請求項9所述的電子線路總成，其中電性連接該第一電子元件的該些電連接部分別電性連接至少兩層該線路層。
11. 如請求項9所述的電子線路總成，其中電性連接該第一電子元件的該些電連接部電性連接同一層該線路層。
12. 如請求項9所述的電子線路總成，其中該些線路層包括： 兩層外層線路層，分別包括多個接墊，其中該接墊分別裸露於該第一表面與該第二表面；以及 至少一層內層線路層，位於該些外層線路層之間。
13. 如請求項12所述的電子線路總成，還包括： 一第二電子元件，配置於該第一表面與該第二表面其中一面，並電性連接該些接墊其中至少兩個。

Images