TWI489919B - 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法 - Google Patents

製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法 Download PDF

Info

Publication number
TWI489919B
TWI489919B TW101102352A TW101102352A TWI489919B TW I489919 B TWI489919 B TW I489919B TW 101102352 A TW101102352 A TW 101102352A TW 101102352 A TW101102352 A TW 101102352A TW I489919 B TWI489919 B TW I489919B
Authority
TW
Taiwan
Prior art keywords
solder
electronic component
wiring board
solder bumps
electrically insulating
Prior art date
Application number
TW101102352A
Other languages
English (en)
Other versions
TW201242462A (en
Inventor
Masahiro Inoue
Hajime Saiki
Atsuhiko Sugimoto
Original Assignee
Ngk Spark Plug Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ngk Spark Plug Co filed Critical Ngk Spark Plug Co
Publication of TW201242462A publication Critical patent/TW201242462A/zh
Application granted granted Critical
Publication of TWI489919B publication Critical patent/TWI489919B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法
本案主張2011年1月21日申請之日本專利申請案第2011-011293號之優先權，以引用的方式將其全部揭露內容併入本文。
本發明涉及一種安裝電子組件用配線板，利用形成在多層板的個別端子墊上的焊料凸塊來將電子組件安裝在該配線板上。本發明又涉及一種製造安裝電子組件之配線板的方法、及一種製造具有電子組件之配線板的方法。
已廣泛地知悉一種藉由使用焊料來將形成在配線板上之墊接合至形成在電子組件上之墊的方法，作為用於將如半導體元件(例如，IC晶片)之電子組件安裝在如半導體封裝之配線板上之方法。
例如，一種稱作覆晶技術的技術包括：將焊料凸塊形成在半導體封裝的墊(端子墊)上，將焊料凸塊形成在IC晶片的墊(元件墊)上，及將焊料凸塊接合在一起因而將IC晶片安裝在半導體封裝上。例如，見JP-A-2007-227654。
最近已知有一種使用包含混合在熱固性樹脂中之焊料粒子的接合材料之方法，作為利用焊料接合來將IC晶片安裝在半導體封裝中之方法。
在該方法中，在安裝具有焊料凸塊的IC晶片之前已先將接合材料投入半導體封裝的端子墊。在安裝IC晶片 之後加熱半導體封裝，藉此熔化及固化在接合材料中之焊料粒子而形成焊料接面(solder junction)。將熱固性樹脂軟化及硬化，因而形成樹脂層。藉此利用焊料接合來使半導體封裝的端子墊與IC晶片的焊料凸塊彼此電性導通，藉以利用熟化的熱固性樹脂覆蓋及強化焊料接面。例如，見JP-A-2010-161419。
如前述，當將半導體封裝的焊料凸塊接合及電性連接至IC晶片的焊料凸塊時，利用半導體封裝的焊料凸塊的再熔化焊料(re-fusing solder)連接半導體封裝與IC晶片。當焊料凸塊P1的焊料的體積大時，如第12A圖所示，或當半導體封裝P2與IC晶片P3間的凸塊節距(焊料凸塊間的空間)存在微小偏差時，如第12B圖所示，會有相鄰的焊料凸塊成為彼此連接的問題。
尤其是，當有精密配線的需求或朝較小凸塊節距的趨勢時，如最近幾年所見，將會有相鄰的的焊料凸塊易於彼此連接的問題發生。
有鑑於這些問題，本發明之目的在於提供一種製造安裝電子組件之配線板的方法、一種安裝電子組件之配線板、及一種製造安裝有電子組件之配線板的方法，該方法能防止當利用焊料的再熔化將電子組件與配線板連接在一起時相鄰的焊料凸塊的連接。
(1)在一實施例中，本發明提供一種製造利用形成在多層板的個別端子墊上的焊料凸塊安裝電子組件用配線板之方法，該多層板包含彼此上下層疊的導體層及樹脂絕緣層，該方法包括： 將包含焊料及由樹脂所製成的電性絕緣材料的接合材料放置在每個端子墊上；將接合材料加熱而熔化焊料及軟化電性絕緣材料；將焊料固化而形成焊料凸塊；及將電性絕緣材料熟化在每個焊料凸塊的表面、及位於每個焊料凸塊周圍的多層板的表面上而形成電性絕緣表面層。
在本發明之實施例中，將包含焊料及由樹脂所製成的電性絕緣材料的接合材料放置在每個端子墊上，且將接合材料加熱，藉此熔化焊料及軟化電性絕緣材料。接著，固化焊料，因而形成焊料凸塊，及將電性絕緣材料熟化在每個焊料凸塊的表面、及每個焊料凸塊周圍的多層板的表面上，因而形成電性絕緣表面層。
具體而言，在本發明中，將電性絕緣表面層形成在每個焊料凸塊周圍。因此，若當將如半導體封裝之電子組件安裝在具有如此結構化的焊料凸塊之安裝電子組件的配線板上時焊料被熔化(再熔化)，則產生以下優點：形成在每個焊料凸塊周圍的電性絕緣表面層會使相鄰的焊料凸塊間的連接難以產生。尤其是，當焊料體積大時且當墊節距小時，很可能在焊料凸塊間發生連接。然而，本發明，即使是在這種狀況下，仍產生以下優良且不可預期的優點：以較佳的方式縮小或防止焊料凸塊間之連接的發生。
雖然將電性絕緣表面層形成在每個焊料凸塊周圍，但是較佳為先形成電性絕緣表面層以便覆蓋每個焊料凸 塊的下側(配線板側)且未到達焊料凸塊的上部。此舉的理由是將每個焊料凸塊的上部接合且電性連接至要被安裝的電子組件的對應端子。
推薦的電性絕緣材料，係形成當在安裝電子組件期間焊料成為熔化或再熔化時不是軟化就是不軟化的電性絕緣表面層者。即使是在形成電性絕緣表面層的電性絕緣材料成為軟化的情況下，仍例如利用焊料凸塊本身的表面張力使個別焊料凸塊一體化，且電性絕緣材料存在於個別焊料凸塊周圍。該構成的另一優點為防止了焊料凸塊彼此接觸。
能採用源自省略芯板的無芯板作為多層板。
電子組件包含半導體元件(例如，IC晶片)、電容器、電感器、濾波器、電阻器、及其類似者。
能採用銅、銅合金、鎳、鎳合金、錫、錫合金、及其類似者作為用於形成導體層及端子墊的材料。能利用像扣除技術、半加成技術、全加成技術、及其類似者之任何已知技術來形成導體層及端子墊。例如，可將銅蝕刻技術、無電解鍍銅技術、或電解鍍銅技術應用於形成導體層及端子墊。進一步地，亦能藉由利用濺鍍技術、CVD技術、或其類似者形成薄膜並將如此形成的薄膜加以蝕刻，來形成導體層及端子墊。或者是，亦能利用印刷導電膏、或其類似者形成導體層及端子墊。
能在考量絕緣性、抗熱性、抗濕性、及其類似者下，依需要選擇樹脂絕緣層。用於形成樹脂絕緣層的聚合材料的較佳範例包含：熱固性樹脂，如環氧樹脂、酚樹脂、 胺基甲酸酯樹脂、矽酮樹脂、及聚醯亞胺樹脂；熱塑性樹脂，如聚碳酸酯樹脂、丙烯酸樹脂、聚縮醛樹脂、聚丙烯樹脂、及其類似者。此外，亦能採用由樹脂、玻璃纖維(例如，玻璃織布及玻璃不織布)及如聚醯胺纖維的有機纖維所製成的複合材料，藉由使如連續多孔性PTFE之三維網目狀的氟系樹脂基材含浸像環氧樹脂、及其類似者之熱固性樹脂所製備的樹脂-樹脂複合材料。
包含在接合材料的焊料用材料包含像90Pb-10Sn、95Pb-5Sn、及40Pb-60Sn之Pb-Sn系焊料、Sn-Bi系焊料、Sn-Sb系焊料、Sn-Ag系焊料、Sn-Ag-Cu系焊料、Au-Ge系焊料、Au-Sn系焊料、及其類似者。
提到熱固性樹脂作為包含在接合材料中的電性絕緣材料。較佳為能使用環氧樹脂作為熱固性樹脂。能被採用的環氧樹脂的類型包含雙酚A型、雙酚F型、多官能型、脂環型、雙苯基型、及其類似者。除了環氧樹脂以外，亦能使用丙烯酸樹脂、氧代環丁烷樹脂、聚醯亞胺樹脂、異氰酸酯樹脂、及其類似者作為熱固性樹脂。
(2)本發明之另外的實施例，提供一種如(1)之製造安裝電子組件用配線板之方法，其中接合材料為膏，且在固化步驟後接合材料包含50重量%至95重量%的焊料及5重量%至50重量%的電性絕緣材料，且更佳為可包含80重量%至90重量%的焊料及10重量%至20重量%的電性絕緣材料。
利用該構成，能形成以電性絕緣材料輕易覆蓋每個焊料凸塊周圍區域的結構。
能採用以像熱固性樹脂之樹脂、及焊料(例如，焊料粒子或其類似者)所形成的膏狀接合材料作為接合材料。除了包含樹脂及焊料以外，接合材料亦能包含各種其他成分。例如，當使用熱固性樹脂作為樹脂時，能採用除了熱固性樹脂及焊料以外還包含用於熟化熱固性樹脂的熟化劑、賦予用於將氧化物膜從焊料消除的活性反應之活化劑、用於控制膏的觸變性的觸變劑(thixo agent)、及其他添加劑的接合材料。根據接合材料中之焊料含量、焊料的粒子尺寸、及要被接合之物體的氧化進度來適當地控制添加劑的量。
如上述，較佳為能使用環氧樹脂作為熱固性樹脂。環氧樹脂的類型包含雙酚A型、雙酚F型、多官能型、脂環型、雙苯基型、及其類似者。
關於熟化劑，可選擇符合所使用的熱固性樹脂的熟化劑類型。在環氧樹脂的情況下，能選擇咪唑、酸酐、胺、醯肼、微囊型、及其類似者作為熟化劑。能使用如無機鹵化物、胺、及有機酸之用於一般膏狀焊料(cream solder)的活化劑作為活化劑。配製一般用於電子材料用添加劑的無機微細粉末作為觸變劑。
此外，若有需要，將添加矽烷耦合劑、有機溶劑、可撓材料、顏料、觸媒、及其類似者作為添加劑。以強化附著性為目的配製矽烷耦合劑，及使用有機溶劑以控制接合材料的黏度。
(3)本發明之另外的實施例，提供一種如(1)之製造安裝電子組件用配線板之方法，其中由熱固性樹脂 形成電性絕緣材料，且熱固性樹脂的玻璃轉移溫度為焊料的熔點以下。
藉此，能在利用加熱熔化焊料前軟化熱固性樹脂。因此，焊料被熔化在經軟化的熱固性樹脂中，藉此形成焊料凸塊。進一步地，較佳為能將電性絕緣表面層形成在每個焊料凸塊周圍。
較佳為環氧樹脂作為熱固性樹脂。除了環氧樹脂以外，能採用丙烯酸樹脂、氧代環丁烷樹脂、聚醯亞胺樹脂、及異氰酸酯樹脂、及其類似者。
玻璃轉移溫度可落在攝氏80度至攝氏220度的範圍內，而焊料的熔點可落在攝氏120度至攝氏230度的範圍內。
(4)本發明之另外的實施例，提供一種安裝電子組件用配線板，其包括：多層板，係由彼此上下層疊的導體層及樹脂絕緣層所構成；數個端子墊，係形成在多層板上；及數個焊料凸塊，係形成在端子墊上，其中利用焊料凸塊安裝電子組件，及將由電性絕緣材料所製成的電性絕緣表面層，從焊料凸塊的表面到位於焊料凸塊周圍的多層板的表面地形成在每個焊料凸塊上。
在本發明之實施例中，將電性絕緣表面層形成在每個焊料凸塊周圍。因此，當熔化焊料而將如半導體封裝之電子組件安裝在含有具這種結構之焊料凸塊的安裝電 子組件之配線板時，產生以下優良且不可預期的優點：形成在每個焊料凸塊周圍的電性絕緣表面層減少或消除相鄰的焊料凸塊間之連接的發生。尤其是，當焊料體積大時或當墊節距小時，焊料凸塊很可能彼此連接。然而，即使是在這種狀況下，本發明的實施例仍產生以下的優點：以較佳的方式防止焊料凸塊間之連接的發生。
(5)本發明之另外的實施例，提供一種由(4)之安裝電子組件用配線板製造安裝有電子組件之配線板的方法，該方法包括：在將電子組件的端子保持成與焊料凸塊接觸或靠近焊料凸塊之際，加熱焊料凸塊而熔化焊料凸塊；及冷卻焊料凸塊以將焊料凸塊固化且接合至電子組件的端子，藉以將電子組件安裝至安裝電子組件用配線板。
在本發明之實施例中，在將電子組件的端子維持成與焊料凸塊接觸或靠近焊料凸塊之際，加熱在安裝電子組件之配線板上的焊料凸塊(它的周圍區域係覆蓋有電性絕緣層)。焊料凸塊因而被熔化，之後經如此熔化的焊料被接合至電子組件的端子。在焊料熔化的情況下，電性絕緣表面層存在於每個焊料凸塊周圍，藉此防止相鄰的焊料凸塊間之連接的發生。
電子組件之端子墊或形成在個別端子墊上之焊料凸塊可指電子組件的端子。
將參照下述圖式詳細說明本發明的示範性態樣。
以下，參照圖式說明應用本發明的實施例。
實施例
以下，以範例提供說明：安裝電子組件之配線板係IC晶片或其類似者將被安裝在無芯板之一主表面上，而安裝有電子組件之配線板係IC晶片或其類似者被安裝在板上。
現在參照第1至3圖說明本實施例之安裝電子組件之配線板的構成、及安裝有電子組件之配線板的構成。
如第1A圖所示，本實施例之安裝電子組件之配線板1(以下稱為「安裝配線板」)係用於安裝IC晶片3的半導體封裝。安裝配線板1主要包含在未包含芯板下所形成的無芯板(例如，多層板)5。
將複數個焊料凸塊9形成在安裝區7內，該安裝區7係IC晶片3(見第2A圖)將被安裝在多層板5之一主側(例如，在第1圖中以上側所呈現的第一主表面)上的地方；即，IC晶片3將被安裝在上面的側。將複數個晶片電容器11(CP)安裝在安裝區7周圍，及將用於校正多層板5中之翹曲的強化板13(加固物(stiffener))接合至安裝區7的周圍區域。
如第1B圖所示，上面安裝IC晶片3之安裝配線板1係稱為安裝有電子組件之配線板15。以下詳細地描述配線板之個別結構部分。
如第2A圖所示，大致方形的安裝區7係設置在多層板5之第一主表面側上。將複數個晶片安裝端子墊17以 陣列形式形成在安裝區7內，在晶片安裝端子墊17上有將用於接合IC晶片3至多層板5的焊料凸塊9。
將複數個晶片電容器11沿著安裝區7的周圍區域的個別側安裝在第一主表面上。進一步地，將加固物13接合在第一主表面側上以便覆蓋第一主表面之除了IC晶片3用之安裝區7及安裝晶片電容器用之矩形安裝區19以外的區域。
同時，如第2B圖所示，將複數個母板端子墊21以陣列狀圖案形成在多層板5的背側(第二主側)上，在每個母板端子墊21上將形成接合未圖示的母板(例如，基底板(base board))用之平面柵格陣列(LGA，Land Grid Array)。
如第3A圖中之部分放大的安裝配線板1所示，多層板5具有配線層疊區塊(wire layered block)35，其中將複數個(例如，4個)樹脂絕緣層25、27、29、及31彼此上下層疊，樹脂絕緣層25、27、29、及31係原本就包含相同的樹脂絕緣材料(例如，電性絕緣材料)及銅製的導體層33。
樹脂絕緣層25、27、29、及31係由未賦予光熟化特性的樹脂絕緣材料形成，具體而言，包含熱固性環氧樹脂之經熟化體作為主體的增建材料(build-up material)。
每個樹脂絕緣層25、27、29、及31係設有通路孔37及通路導體39。通路導體39具有第一主表面側直徑較大的錐狀(tapered shape)且將導體層33、晶片安裝端子墊17、及母板端子墊21電性互連。
將複數個表面開口41形成在配線層疊區塊35之第一主表面側上之最外層的樹脂絕緣層31中。將晶片安裝端子墊17形成在每個表面開口41內以便成為比樹脂絕緣層31的外表面還低。晶片安裝端子墊17具有這種結構而得以利用銅以外的鍍敷層43(例如，鍍鎳-金)只覆蓋主銅層的上表面。
如第3A圖所示，將埋入對應的表面開口41至如此向上突出的大致球形焊料凸塊9形成在每個晶片安裝端子墊17上。
尤其是，在本實施例中，將電性絕緣表面層45形成為圍繞焊料凸塊9地覆蓋範圍從焊料凸塊9的下半部表面到配線層疊區塊35表面的區域，如第3B圖中以放大方式所顯示之焊料凸塊9的基本部分。電性絕緣表面層45係由電性絕緣材料的熱固性樹脂(例如，環氧樹脂)所製成的層。
具體而言，每個焊料凸塊9的下半部係覆蓋有電性絕緣表面層45。覆蓋個別焊料凸塊9的電性絕緣表面層45係以預定的間隔配置而使得即使當焊料被再熔化時焊料凸塊也不會被彼此連接。
使用玻璃轉移溫度為焊料熔點以下的材料作為熱固性樹脂。例如，使用玻璃轉移溫度範圍從攝氏80度到攝氏220度的材料，且設為例如攝氏95度。進一步地，能採用熔點溫度範圍從攝氏120度到攝氏230度的焊料，且設為例如玻璃轉移溫度為攝氏139度的Sn-Bi系焊料。在已成為軟化後，熱固性樹脂被熟化。即使當如此 熟化的熱固性樹脂來到焊料將成為再被熔化的溫度時，熱固性樹脂將不會再軟化。
回到第3A圖，要與晶片電容器11連接的電容器端子墊47係形成在多層板5的第一主表面上。電容器端子墊47係預先由銅層形成。每個電容器端子墊47設為如下的結構：作為主要對象的銅層的上表面及側表面係覆蓋有銅以外的鍍敷層49(例如，鍍鎳-金)。
同時，將複數個背面開口51形成在配線層疊區塊35之下表面側(第二平面)上之最外層的樹脂絕緣層25中。進一步地，將母板端子墊21配置成與個別背面開口51對應。具體而言，每個母板端子墊21具有由下金屬導體部53及上金屬導體部55所構成的兩階段結構，下金屬導體部53係位於背面開口51中，上金屬導體部55係覆蓋下金屬導體部53及其周圍區域。每個母板端子墊21具有以下結構：主銅層的上表面及側表面係覆蓋有銅以外的鍍敷層57(例如，鍍鎳-金)。
製造多層板之製程
現在參照第4至8圖說明製造本實施例之安裝配線板1之方法。
首先準備具有充分強度、如玻璃環氧板或其類似者的支持板，且將樹脂絕緣層25、27、29、及31和導體層33增建在支持板65上，藉此形成配線層疊區塊35。
具體而言，如第4A圖所示，將環氧樹脂製之片狀絕緣樹脂基材固定在支持板65上，藉此形成基底樹脂絕緣層67。因而，製備基材69。
如第4B圖所示，將多層金屬片體71放置在基材69的上表面上方。多層金屬片體71係藉由以可移除的方式使兩個銅箔73及75彼此緊密接觸來形成。
如第4C圖所示，將符合下金屬導體部53形狀的防鍍阻劑77形成在多層金屬片體71的上表面上方以形成下金屬導體部53。具體而言，將形成防鍍阻劑77用之乾膜積層在多層金屬片體71的上表面上方。使乾膜受曝光及顯影，藉此形成防鍍阻劑77。
如第4D圖所示，在形成防鍍阻劑77時選擇性地實施電解鍍銅，因而在多層金屬片體71上形成下金屬導體部53。接著，剝離防鍍阻劑77。
如第4E圖所示，將片狀樹脂絕緣層25配置成包覆上面形成有下金屬導體部53的多層金屬片體71。然後使樹脂絕緣層25與下金屬導體部53及多層金屬片體71接觸。
如第5A圖所示，利用使用例如準分子雷射、UV雷射、及CO2 雷射的雷射束加工，將通路孔37形成在樹脂絕緣層25中之下金屬導體部53的上部的預定位置。接下來，藉由使用像過錳酸鉀鹽溶液或O2 電漿雷射之蝕刻劑來將殘渣從每個通路孔37內部除去。
如第5B圖所示，根據迄今已知的技術使通路孔受無電解鍍銅或電解鍍銅，藉此將通路導體39形成在每個通路孔37中。進一步地，利用已知的技術(例如，半加成技術)來蝕刻板，藉此將導體層33以圖案的形式形成在樹脂絕緣層25上方。
如第5C圖所示，亦利用與形成樹脂絕緣層25及導體層33所採用的技術相同者接連地形成其他的樹脂絕緣層27、29、及31和導體層33。利用雷射束加工將複數個表面開口41形成在最外層的樹脂絕緣層31中。接下來，藉由使用過錳酸鉀鹽溶液或O2 電漿雷射來將殘渣從每個表面開口41除去。
接下來，使樹脂絕緣層31的上表面受無電解鍍銅，藉此形成全鍍敷層(未顯示)，其覆蓋樹脂絕緣層31的表面開口41的內部及樹脂絕緣層31的上表面。防鍍阻劑(未顯示)，像具有形成在與電容器端子墊47對應的位置之開口的防鍍阻劑，係形成在配線層疊區塊35的上表面上方。
接著使上方形成有防鍍阻劑之板的表面受選擇性圖案鍍敷。藉此，如第6A圖所示，將通路導體39形成在複數個表面開口41的至少一些內部，且將電容器端子墊47形成在個別通路導體39上。利用半加成技術將墊圖案化，藉此在留下通路導體39及電容器端子墊47下消除全鍍敷層。
接著透過切片機(未顯示)的使用來將配線層疊區塊35沿著箭頭所指的線切割，藉此消除配線層疊區塊35的周圍區域。
如第6B圖所示，將多層金屬片體71的一對銅箔73及75沿著界面彼此剝離，藉此將底材69從配線層疊區塊35移除。因而曝露銅箔73。
如第7A圖所示，在留下下金屬導體部53下將配線層疊區塊35下表面側(第二主表面側)上的銅箔73部分地蝕刻掉，藉此形成上金屬導體部55。
如第7B圖所示，使每個晶片安裝端子墊17的表面、每個電容器端子墊47的表面、及每個母板端子墊21的表面依序受無電解鍍鎳及無電解鍍金，藉此形成鍍鎳-金層43、49、及57。因而完成多層板5。
形成焊料凸塊之製程
現在圖示說明在個別晶片安裝端子墊17上形成焊料凸塊9之製程。
如能從第8A圖所示之主要部分之放大圖所看到的，首先將焊料印刷遮罩81放在於前述製造方法中所製造的多層板5上。將開口83形成在與個別晶片安裝端子墊17對應的焊料印刷遮罩81上的位置，開口83的形狀與每個晶片安裝端子墊17的平面形狀相似。
如第8B圖所示，藉由使用焊料印刷遮罩81及作為印刷材料的膏狀接合材料85(例如，接合膏)來使板受已知的印刷，藉此利用接合膏85填充焊料印刷遮罩81的個別開口83。
本實施例所使用的接合膏85包含焊料及熱固性樹脂以外的各種成分(例如，有機溶劑、添加劑、及其類似者)，如那些將被膏化者。例如，85重量%的Sn-Bi系焊料、10重量%之作為熱固性樹脂的環氧樹脂、及5重量%之能被採用作為接合膏組成的其他成分。
接合後所獲得的固體成分(例如，焊料及熱固性樹脂)設為如下的焊料對熱固性樹脂的比例。即，焊料佔例如在50重量%至95重量%範圍內之85重量%，及熱固性樹脂佔例如在5重量%至50重量%範圍內之15重量%。
如第8C圖所示，將焊料印刷遮罩81從多層板5剝離。開始將接合膏85以層的形式配置在個別晶片安裝端子墊17上。
如第8D圖所示，將接合膏85加熱並接著冷卻，藉此形成焊料凸塊9及電性絕緣表面層45。
更具體而言，能採用基於例如加熱溫度範圍在攝氏140度至攝氏230度及加熱時間範圍在5至300秒而設定的加熱輪廓(heating profile)。例如，在特定實施例中設定為約攝氏180度的加熱溫度及180秒的加熱時間。將加熱溫度設定成為高於焊料的熔化溫度及熱固性樹脂的玻璃轉移溫度。
據此，在本實施例中，接合膏85中之環氧樹脂當被加熱至高於玻璃轉移溫度的溫度(例如，攝氏120度)時便成為被軟化。
接著，當被加熱至焊料成為被熔化的溫度(例如，攝氏140度)時，焊料成為在經軟化的環氧樹脂中被熔化，因而成為一體化。如此一體化的焊料設成焊料凸塊9的形狀。同時，每個焊料凸塊9的下半部表面係塗布有環氧樹脂。在進一步增加溫度的狀態下熟化環氧樹脂，因而形成電性絕緣表面層45。
當將溫度降低至常溫(例如，室溫或低於焊料固化點的溫度)時，焊料成為被固化，藉此提供如下的接面結構：每個焊料凸塊9的下半部表面係覆蓋有電性絕緣表面層45。
然後安裝晶片電容器11，及接合不鏽鋼製的加固物13，藉此完成了本實施例之安裝配線板1。
參照第9圖，現在說明利用將IC晶片3安裝在安裝配線板1上製造安裝有電子組件之配線板1的方法。
如第9A圖所示，現在說明利用覆晶接合將在一側上具有複數個焊料凸塊91的IC晶片3安裝至安裝配線板1之方法。
將焊料凸塊91以相同的佈局形成在IC晶片3上，其中放置有安裝配線板1之焊料凸塊9。使用熔點比安裝配線板之焊料凸塊9高的焊料作為IC晶片3的焊料凸塊91的焊料。
如圖式所示，使IC晶片3從上方接近安裝配線板1。更具體而言，使安裝配線板1之焊料凸塊9的末端與IC晶片3的焊料凸塊91的末端彼此接近或彼此接觸。
將板加熱至例如攝氏140度，藉此只將安裝配線板1之焊料凸塊9再熔化。因為電性絕緣表面層45設為後固化結構(post-cure structure)，因此即使當將焊料凸塊9再度熔化時電性絕緣表面層45仍將不會被軟化。
焊料凸塊9被再熔化的結果，使構成焊料凸塊9的焊料散佈成利用表面張力圍住IC晶片3的個別焊料凸塊91的周圍區域，如第9B圖所示，因而成為與焊料凸塊9一體化。
接著，藉由冷卻來製成單一焊料凸塊93，每個焊料凸塊93係相互面對面的焊料凸塊9及91的集成(integration)。利用焊料凸塊93來將IC晶片3接合至安裝配線板1。
在本實施例中，將包含焊料及樹脂製之電性絕緣材料的接合材料膏85放在每個晶片安裝端子墊17上。將接合材料膏85加熱，因而熔化焊料及軟化電性絕緣材料。接著，固化焊料，因而形成焊料凸塊9。進一步地，將電性絕緣材料熟化在每個個別焊料凸塊9的表面及位於個別焊料凸塊9周圍的多層板5的表面上，藉此形成電性絕緣表面層45。
具體而言，在本實施例中，將電性絕緣表面層45形成在每個焊料凸塊9周圍。因此，當在利用具有前述結構之焊料凸塊9將IC晶片3安裝在安裝配線板1上的操作期間焊料再度被熔化時，將產生以下優點：相鄰的焊料凸塊9幾乎不會彼此連接，因為電性絕緣表面層45被形成在每個焊料凸塊9周圍。
尤其是，當焊料體積大時或當墊節距小時，很可能在焊料凸塊間發生接觸。在本實施例中，即使是在這種狀況下，仍產生以下優點：能縮小或防止焊料凸塊間之連接的發生。
在本實施例中，因為將電性絕緣表面層45形成在每個焊料凸塊9之下半部的表面上方，因此產生以下優點：當將焊料再熔化以接合IC晶片3時，IC晶片3能在不被電性絕緣表面層45插入下較佳地予以接合。因為 接合有加固物13的多層板5的翹曲已被校正，因此可以有效的方式縮小或防止焊料凸塊間之連接的發生，否則它可能在焊料的再熔化期間發生。
進一步地，在本實施例中，接合材料膏85能採用以下構成：焊料，以固體成分計，佔50重量%至95重量%，及電性絕緣材料佔5重量%至50重量%。因此，可採用以下結構：能輕易地以電性絕緣材料圍繞每個焊料凸塊的周圍區域。
本發明不限於上述實施例，只要是落入本發明的技術領域內者便能設為各種形式。
例如，不論是否有防焊阻劑存在於安裝電子組件之配線板的表面上都能採用本發明。具體而言，如第10圖所示，將突起的端子墊103形成在構成多層板的樹脂絕緣層101的表面上。亦能將焊料凸塊105形成在每個端子墊103的表面上，且亦能將電性絕緣表面層107形成為覆蓋每個焊料凸塊105的下半部。在此情況下，將每個端子墊103之包含其上表面及側表面的整個表面接合至對應的焊料凸塊105。因此，產生以下優點：在焊料凸塊105與稍後要被安裝的電子組件間建立高可靠性的連接。
雖然已配合上述實施例說明IC晶片的覆晶接合，但是當沒有焊料凸塊被形成在要被安裝的電子組件111(例如，IC晶片)上時，如第11A、11B圖所示，亦能直接將焊料凸塊119接合至形成在電子組件111的表面上之個別的墊113、或其類似者，其中每個焊料凸塊119在安裝電子組件之配線板115上具有電性絕緣表面層117。
本實施例已說明只將安裝電子組件之配線板的焊料凸塊再熔化，因而將IC晶片接合至配線板的方法。然而，亦能採用將安裝電子組件之配線板的焊料凸塊及IC晶片之焊料凸塊兩者都再熔化，因而予以一體化且接合IC晶片。
本實施例已說明具有不鏽鋼製之加固物的配線板。然而，只要是在多層板的熱膨脹係數及所需剛性的考量下選擇材料，便可使用任何材料作為加固物。例如，較佳為由高度堅固的金屬材料及陶瓷材料形成加固物。進一步地，例如，亦能由樹脂材料、或含有被包含在樹脂材料之無機材料的複合材料形成加固物。
雖然上述實施例已說明具有CP及加固物之配線板，但是亦能將本發明應用至不具有CP或加固物之配線板。
本發明之其他實施例顯示，即使當在接合材料的成分的數值範圍內，焊料設為下限值(例如，焊料佔50重量%且電性絕緣材料佔50重量%)及上限值(例如，焊料佔95重量%且電性絕緣材料佔5重量%)時，仍產生與上述實施例中所產生者類似的可行效果。
P1‧‧‧焊料凸塊
P2‧‧‧半導體封裝
P3‧‧‧IC晶片
1‧‧‧安裝電子組件之配線板、安裝配線板
3‧‧‧IC晶片
5‧‧‧無芯板、多層板
7‧‧‧安裝區
9‧‧‧焊料凸塊
11‧‧‧晶片電容器
13‧‧‧強化板、加固物
15‧‧‧安裝有電子組件之配線板
17‧‧‧晶片安裝端子墊
19‧‧‧矩形安裝區
21‧‧‧母板端子墊
25、27、29、31‧‧‧樹脂絕緣層
33‧‧‧導體層
35‧‧‧配線層疊區塊
37‧‧‧通路孔
39‧‧‧通路導體
41‧‧‧表面開口
43‧‧‧鍍敷層
45‧‧‧電性絕緣表面層
47‧‧‧電容器端子墊
49‧‧‧鍍敷層
51‧‧‧背面開口
53‧‧‧下金屬導體部
55‧‧‧上金屬導體部
57‧‧‧鍍敷層
65‧‧‧支持板
67‧‧‧基底樹脂絕緣層
69‧‧‧基材
71‧‧‧多層金屬片體
73‧‧‧銅箔
75‧‧‧銅箔
77‧‧‧防鍍阻劑
81‧‧‧焊料印刷遮罩
83‧‧‧開口
85‧‧‧接合材料、接合膏、接合材料膏
91‧‧‧焊料凸塊
101‧‧‧樹脂絕緣層
103‧‧‧端子墊
105‧‧‧焊料凸塊
107‧‧‧電性絕緣表面層
111‧‧‧電子組件
113‧‧‧墊
115‧‧‧配線板
117‧‧‧電性絕緣表面層
119‧‧‧焊料凸塊
第1A圖係顯示在將板於其厚度方向上切斷之際，所實施的安裝電子組件之配線板的粗略結構的剖面圖。
第1B圖係顯示在將板於其厚度方向上切斷之際，所實施的安裝有電子組件之配線板的粗略結構的剖面圖。
第2A圖係顯示所實施的安裝電子組件之配線板的第一主表面的平面圖。
第2B圖係顯示所實施的安裝電子組件之配線板的第二主表面的平面圖。
第3A圖係從與主表面垂直之剖面顯示所實施的多層板之縱剖面部分的放大剖面圖。
第3B圖係以放大的方式顯示焊料凸塊的鄰近地區的剖面圖。
第4A、4B、4C、4D、及4E圖係顯示在將個別構件於其厚度方向上切斷之際，製造所實施的安裝電子組件之配線板之方法的程序的說明圖。
第5A、5B、及5C圖係顯示在將個別構件於其厚度方向上切斷之際，製造所實施的安裝電子組件之配線板之方法的程序的說明圖。
第6A及6B圖係顯示在將個別構件於其厚度方向上切斷之際，製造所實施的安裝電子組件之配線板之方法的程序的說明圖。
第7A及7B圖係顯示在將個別構件於其厚度方向上切斷之際，製造所實施的安裝電子組件之配線板之方法的程序的說明圖。
第8A、8B、8C、及8D圖係顯示在將所實施的安裝電子組件之配線板於其厚度方向上切斷之際，在形成焊料凸塊期間採用的程序。
第9A及9B圖係顯示在將配線板於其厚度方向上切斷之際，製造所實施的安裝有電子組件之配線板之方法的說明圖。
第10圖係顯示在將配線板於其厚度方向上切斷之際，製造所實施的安裝電子組件之配線板之另一方法的說明圖。
第11A及11B圖係顯示在將配線板於其厚度方向上切斷之際，製造所實施的安裝有電子組件之配線板之另一方法的說明圖。
第12A及12B圖係先前技術的說明圖。
1‧‧‧安裝電子組件之配線板、安裝配線板
5‧‧‧無芯板、多層板
9‧‧‧焊料凸塊
17‧‧‧晶片安裝端子墊
21‧‧‧母板端子墊
25、27、29、31‧‧‧樹脂絕緣層
33‧‧‧導體層
35‧‧‧配線層疊區塊
37‧‧‧通路孔
39‧‧‧通路導體
41‧‧‧表面開口
43‧‧‧鍍敷層
45‧‧‧電性絕緣表面層
47‧‧‧電容器端子墊
49‧‧‧鍍敷層
51‧‧‧背面開口
53‧‧‧下金屬導體部
55‧‧‧上金屬導體部
57‧‧‧鍍敷層

Claims (5)

  1. 一種製造安裝電子組件用配線板之方法，係在多層板的複數個端子墊上形成複數個焊料凸塊，利用該複數個焊料凸塊安裝電子組件之安裝電子組件用配線板之製造方法，該多層板係導體層及樹脂絕緣層交互層疊所構成，其特徵在於，該方法包括：將在對應於該等端子墊的位置形成有開口部的焊料印刷遮罩配置在該多層板上，對該開口部填充含有焊料及樹脂製的電性絕緣材料的接合材料，藉此於該等端子墊上配置該接合材料，藉由將該接合材料加熱而熔化該焊料並軟化該電性絕緣材料；之後，使該焊料固化而形成該等焊料凸塊，且使該電性絕緣材料在該等焊料凸塊的表面及該等焊料凸塊周圍的該多層板的表面上硬化而形成電性絕緣表面層；鄰接的該複數個焊料凸塊中，在該等焊料凸塊之一者的表面所形成的該電性絕緣表面層與在該等焊料凸塊之另一者的表面所形成的該電性絕緣表面層之間形成間隙。
  2. 如申請專利範圍第1項之製造安裝電子組件用配線板之方法，其中該接合材料為膏狀，該接合材料中之依該加熱後之冷卻而成為固體的成份係該焊料為50重量%至95重量%的焊料及該電性絕緣材料為5重量%至50重量%。
  3. 如申請專利範圍第1或2項之製造安裝電子組件用配 線板之方法，其中該電性絕緣材料係由熱固性樹脂所形成，且該熱固性樹脂的玻璃轉移溫度為該焊料的熔點以下。
  4. 一種安裝電子組件用配線板，其包括：多層板，係導體層及樹脂絕緣層交互層疊所構成；複數個端子墊，係形成在該多層板上；及複數個焊料凸塊，係形成在該複數個端子墊上，其中利用該複數個焊料凸塊安裝該電子組件，其特徵在於，在該複數個焊料凸塊，將由電性絕緣材料所製成的電性絕緣表面層形成於從該焊料凸塊的表面遍及該焊料凸塊周圍的該多層板的表面，鄰接的該複數個焊料凸塊中，在該等焊料凸塊之一者的表面所形成的該電性絕緣表面層與在該等焊料凸塊之另一者的表面所形成的該電性絕緣表面層之間形成間隙。
  5. 一種製造安裝有電子組件之配線板的方法，係由申請專利範圍第4項之安裝電子組件用配線板製造安裝有電子組件之配線板的方法，其特徵在於，該方法包括：在使電子組件的端子接觸或靠近該安裝電子組件用配線板之焊料凸塊的狀態下，藉由加熱使該焊料凸塊熔化，之後藉由冷卻而將固化的焊料凸塊與該電子組件的端子接合而將該電子組件安裝至該安裝電子組件用配線板。
TW101102352A 2011-01-21 2012-01-20 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法 TWI489919B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011011293A JP5587804B2 (ja) 2011-01-21 2011-01-21 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW201242462A TW201242462A (en) 2012-10-16
TWI489919B true TWI489919B (zh) 2015-06-21

Family

ID=46529324

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101102352A TWI489919B (zh) 2011-01-21 2012-01-20 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法

Country Status (5)

Country Link
US (1) US8937256B2 (zh)
JP (1) JP5587804B2 (zh)
KR (1) KR101596074B1 (zh)
CN (1) CN102612273A (zh)
TW (1) TWI489919B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015083491A1 (ja) * 2013-12-03 2015-06-11 東洋インキＳｃホールディングス株式会社 電子素子およびシート材
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
US20200043833A1 (en) * 2018-07-31 2020-02-06 Texas Instruments Incorporated Lead frame for a die

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004002792A (ja) * 2002-04-12 2004-01-08 Toto Kasei Co Ltd エポキシ粉体塗料組成物
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP2008182279A (ja) * 1998-08-10 2008-08-07 Fujitsu Ltd ハンダバンプの形成方法および電子部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2006173460A (ja) * 2004-12-17 2006-06-29 Renesas Technology Corp 半導体装置の製造方法
KR101175482B1 (ko) 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
US7183985B2 (en) * 2005-07-08 2007-02-27 Universal Scientific Industrial Co., Ltd. Planar inverted-F antenna
JP2007227654A (ja) 2006-02-23 2007-09-06 Ngk Spark Plug Co Ltd 配線基板
JP4676907B2 (ja) * 2006-03-10 2011-04-27 アルプス電気株式会社 半田接着剤および半田接着剤を用いた電子部品実装構造
KR100771467B1 (ko) * 2006-10-30 2007-10-30 삼성전기주식회사 회로기판 및 그 제조방법
KR100867148B1 (ko) * 2007-09-28 2008-11-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2010050185A1 (ja) * 2008-10-27 2010-05-06 パナソニック株式会社 半導体の実装構造体およびその製造方法
JP5249132B2 (ja) * 2009-06-03 2013-07-31 新光電気工業株式会社 配線基板
JP5404513B2 (ja) * 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182279A (ja) * 1998-08-10 2008-08-07 Fujitsu Ltd ハンダバンプの形成方法および電子部品の製造方法
JP2004002792A (ja) * 2002-04-12 2004-01-08 Toto Kasei Co Ltd エポキシ粉体塗料組成物
WO2006098268A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法

Also Published As

Publication number Publication date
JP2012156161A (ja) 2012-08-16
US20120186857A1 (en) 2012-07-26
US8937256B2 (en) 2015-01-20
CN102612273A (zh) 2012-07-25
JP5587804B2 (ja) 2014-09-10
KR101596074B1 (ko) 2016-02-19
TW201242462A (en) 2012-10-16
KR20120085208A (ko) 2012-07-31

Similar Documents

Publication Publication Date Title
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US8797757B2 (en) Wiring substrate and manufacturing method thereof
JP4784586B2 (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
KR101484366B1 (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP2012164965A (ja) 配線基板及びその製造方法
JP2011060875A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
TWI489919B (zh) 製造安裝電子組件用配線板之方法、安裝電子組件用配線板及製造具有電子組件之配線板的方法
JP2009110992A (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2008270633A (ja) 半導体素子内蔵基板
JP2007059588A (ja) 配線基板の製造方法および配線基板
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP2004327743A (ja) 半田バンプ付き配線基板およびその製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2014123592A (ja) プリント配線板の製造方法及びプリント配線板
US10109580B2 (en) Wiring board and semiconductor device
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2023179985A (ja) 配線基板
CN103039130B (zh) 电子部件的表面安装方法及使用该方法制造的印刷电路板
JP4395356B2 (ja) 配線基板の製造方法
JP2004172304A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees