WO2006126361A1 - ハンダバンプ形成方法および半導体素子の実装方法 - Google Patents

ハンダバンプ形成方法および半導体素子の実装方法 Download PDF

Info

Publication number
WO2006126361A1
WO2006126361A1 PCT/JP2006/308616 JP2006308616W WO2006126361A1 WO 2006126361 A1 WO2006126361 A1 WO 2006126361A1 JP 2006308616 W JP2006308616 W JP 2006308616W WO 2006126361 A1 WO2006126361 A1 WO 2006126361A1
Authority
WO
WIPO (PCT)
Prior art keywords
solder
resin composition
solder bump
semiconductor element
wiring board
Prior art date
Application number
PCT/JP2006/308616
Other languages
English (en)
French (fr)
Inventor
Takashi Kitae
Seiichi Nakatani
Toshiyuki Kojima
Shingo Komatsu
Yoshihisa Yamashita
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to JP2006522160A priority Critical patent/JP4401386B2/ja
Priority to US11/579,505 priority patent/US7611040B2/en
Publication of WO2006126361A1 publication Critical patent/WO2006126361A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a solder bump forming method for mounting a semiconductor element on a wiring board, and a semiconductor element mounting method for mounting a semiconductor element having a solder bump created by the forming method on the wiring board.
  • solder bumps that are protruding electrodes are formed on the electrode terminals of the semiconductor element, and solder bumps that are collectively bonded to the connection terminals formed on the wiring board via the solder bumps.
  • the connection method is widely used.
  • the conventional solder bump forming method since it is necessary to melt the solder once, only hemispherical bumps can be obtained. For this reason, it has been difficult to cope with narrow pitch and multiple pins.
  • bumps made of a metal such as gold (Au) are formed on the electrode terminals of the semiconductor element, and the bumps and the connection terminals of the wiring board are connected by a conductive adhesive or an anisotropic conductive adhesive. This method is also used. However, even with these methods, as with the conventional solder bump connection, it was not possible to sufficiently cope with the narrow pitch and the increased number of pins.
  • connection terminal of the wiring board is formed in a protruding shape, while the recess on which the protruding part on the wiring board side can be fitted is formed in the electrode terminal of the semiconductor element.
  • a technique is described in which a semiconductor element is mounted on a wiring board in a state in which a protrusion on the wiring board side is fitted in a recess on the element side. Note that the terminals are joined by reflowing a low melting point metal provided in the recess. As a result, it corresponds to the narrowing between the electrode terminals.
  • connection terminal of the wiring board is provided with a recess having a shape matching the shape of the protruding electrode of the semiconductor element, and the protruding electrode of the semiconductor element is formed in the recess of the wiring board.
  • a technique for mounting a semiconductor element on a wiring board by fitting is described. As a result, the bonding strength between the wiring board and the semiconductor element is strong and high-density mounting with excellent reliability is possible.
  • Patent Document 4 an insulating resin layer having an opening in the connection terminal of the wiring board is formed on the wiring board, and the protruding electrode on the semiconductor element side is fitted into the opening on the wiring board side.
  • a technique for mounting a semiconductor element on a wiring board is described.
  • the terminals are joined by reflowing the solder loaded in the opening. This enables high-density mounting with no connection failure and excellent reliability.
  • Patent Document 1 Japanese Patent Laid-Open No. 2002-93842
  • Patent Document 2 Japanese Patent Laid-Open No. 5-13496
  • Patent Document 3 Japanese Patent Laid-Open No. 11_17050
  • Patent Document 4 Japanese Unexamined Patent Publication No. 2000-100868
  • the bump shape is processed in the hole formed in the substrate. Since the tin film is formed by forming a tin film with a sharp tip and transferring and bonding this tin film to the connection terminal of the semiconductor element, the manufacturing process becomes complicated and the bump formation cost is reduced. Difficult to do.
  • the recess formed in the connection terminal of the semiconductor element is formed by fitting a gold protrusion on the connection terminal in a ring shape. In this case, it is difficult to form the concave portion in accordance with the protruding electrode of the wiring board.
  • the recess formed in the electrode terminal of the wiring board is formed by pressing the protruding electrode of the semiconductor element against the conductive paste supplied by screen printing on the wiring board. After the formation, the conductive paste is baked. In this case, it is necessary to form the conductive paste as thick as the height of the protruding electrode, and it becomes difficult to process the conductive paste (electrode terminal).
  • the recess formed in the electrode terminal of the wiring board is formed by opening an insulating resin layer formed on the wiring board on the electrode terminal.
  • the insulating resin layer it is necessary to form the insulating resin layer as thick as the protruding electrode of the semiconductor element, making it difficult to process the insulating resin layer, and forming the concave portion in accordance with the protruding electrode of the semiconductor element. It becomes difficult to do.
  • the present invention has been made in view of the strong point, and its main object is to provide a solder bump forming method capable of high-density mounting and to provide a highly reliable method for mounting a semiconductor element. is there.
  • a solder bump forming method is a method of forming solder bumps on a terminal portion of an electronic component having a plurality of terminal portions, and a flat plate having a plurality of protrusions or recesses formed on the surface thereof.
  • the solder bump is characterized by having a recess corresponding to the protrusion or a protrusion corresponding to the recess.
  • the solder bumps having protrusions or depressions can be easily formed by self-assembling the molten solder powder contained in the resin composition on the terminals of the electronic component. it can.
  • the height of the solder bumps to be formed can be regulated by a flat plate, and solder bumps having a uniform height can be formed.
  • the step of supplying the resin composition includes a step of supplying the resin composition on the electronic component and a flat plate against the surface of the resin composition facing the electronic component. The process of contacting.
  • the protrusion is in contact with the terminal portion and the flat plate is in contact with the surface of the resin composition. In this way, the distance between the terminal part and the flat plate can be kept constant by the protrusions from the self-assembly of the solder powder to the solidification of the solder bumps, and a solder bump having a more uniform height can be formed. Can do.
  • the substrate is a wiring substrate or a semiconductor element.
  • a metal film having wettability with solder is formed on the surface of the protrusion or the recess. In this way, when the molten solder powder self-assembles on the terminals, the solder powder that contacts the protrusions or recesses grows while being fixed to a metal film with good wettability. Can be formed.
  • a release layer having releasability with respect to the protrusion or the recess is formed on the surface of the protrusion or the recess. By doing so, the flat plate can be easily removed after the solder bump formed on the terminal is solidified. [0023] Furthermore, it is preferable to further include a step of removing the resin composition after the step of removing the flat plate.
  • the step of forming the solder bump includes heating the resin composition to self-assemble the resin composition on the terminal portion, and then further heating the resin composition.
  • the method comprises a step of forming solder bumps on the terminal portion by melting the solder powder contained in the resin composition and growing the molten solder powder on the terminal portion to grow up to the surface of the flat plate.
  • a method for mounting a semiconductor element according to the present invention is a method for mounting a semiconductor element on a wiring board, and a solder bump having a recess is formed on one terminal part of the semiconductor element or the wiring board.
  • a solder bump having a hollow portion and a solder bump having a projecting portion are formed by the solder bump forming method according to the present invention. To do.
  • solder bumps having the projecting portions and the recessed portions are fitted and joined to each other, so that the semiconductor element can be easily and reliably mounted on the wiring board. Further, since the solder bumps can be fitted and joined without being melted and joined, semiconductor mounting can be performed at a low temperature.
  • the step of fitting and joining the solder bumps includes a heating step of melting at least one of the solder bumps fitted to each other.
  • solder bump bonding can be further strengthened, and highly reliable semiconductor mounting becomes possible.
  • the solder bump of the semiconductor element and the solder bump of the wiring board are made of different solder materials.
  • the solder powder contained in the resin composition is melted, and the solder bumps having protrusions or depressions are easily formed by self-assembling the melted solder powder on the terminals of the substrate. Can be formed. Also, the height of the solder bumps to be formed Since it can be regulated by a plate, a solder bump having a uniform height can be formed. As a result, by forming the solder bump according to the present invention on the semiconductor element and / or the terminal of the wiring board, it becomes possible to mount a highly reliable semiconductor element at a high density.
  • a semiconductor element can be easily and reliably mounted on a wiring board by fitting and joining solder bumps having protrusions and / or depressions formed according to the present invention. Therefore, highly reliable semiconductor mounting can be performed.
  • FIG. 1 (a) to (e) are process cross-sectional views schematically showing a solder bump forming method according to the first embodiment of the present invention.
  • 2 (a) to 2 (e) are process cross-sectional views schematically showing a solder bump forming method according to a second embodiment of the present invention.
  • FIGS. 3 (a) and 3 (b) are process cross-sectional views schematically showing a semiconductor element mounting method according to a third embodiment of the present invention.
  • FIG. 4 is a cross-sectional view of a semiconductor element mounting structure according to a modification of the semiconductor element mounting method of the embodiment.
  • FIG. 5 is a cross-sectional view of a semiconductor element mounting structure according to another modification of the semiconductor element mounting method of the embodiment.
  • 6 (a) to 6 (e) are process cross-sectional views schematically showing a solder bump forming method that works on the fourth embodiment of the present invention.
  • FIG. 7 is a partially enlarged cross-sectional view of a protrusion having a release layer and a metal film formed on the surface in the same embodiment.
  • FIG. 8 is a cross-sectional view showing a semiconductor element mounting structure in the same embodiment. Explanation of symbols
  • FIG. 1 is a process cross-sectional view schematically showing a solder bump forming method that works on the first embodiment of the present invention.
  • a wiring board is used as an electronic component will be described.
  • a protrusion 12 is formed on one surface of the flat plate 10 at a position corresponding to the bump forming terminal 16 of the wiring board 14.
  • a protrusion 12 is used as a mask to remove unnecessary portions of the flat plate 10 by etching or sandblasting.
  • the protrusions 12 having a certain height can be formed at a predetermined pitch.
  • the protrusion 12 may be formed by a printing method.
  • the flat plate 10 for example, a glass plate, a ceramic plate, a silicon plate, or a heat-resistant plastic plate can be used.
  • the wiring board 14 may be a multilayer board or a double-sided wiring board.
  • the substrate may be a glass epoxy substrate, a resin substrate such as a polyimide substrate, a ceramic substrate, a glass substrate, or even a silicon substrate, as long as the material can withstand the melting temperature of solder.
  • conductor wiring (not shown) is also formed on the surface of the wiring board 14 on which the terminal portions 16 are formed.
  • a material that cannot be soldered such as a resin film such as a metal resist or an inorganic insulating film, is formed on the surface of the conductor wiring in advance. It is preferable to keep it. Furthermore, in order to accurately define the region of the terminal portion 16 where solder, which will be described later, grows, it is preferable to form a snap-on resist around the terminal portion 16.
  • a predetermined amount of a resin composition 18 is applied to the region of the wiring board 14 where the terminal portions 16 are formed. Specifically, when the flat plate 10 comes into contact with the resin composition 18, the resin composition 18 spreads and covers all the terminal portions 16 of the wiring board 14, and the flat plate 10 and the wiring board 14 are covered. The amount is filled in a certain gap provided between them.
  • the resin composition 18 at this time is pasty and has a relatively high viscosity.
  • This resin composition 18 contains solder powder 22 in the resin 20. Further, the resin composition 18 may be in the form of a sheet at room temperature as well as in the form of a paste.
  • the surface of the wiring substrate 14, particularly the surface of the terminal portion 16 may be cleaned with an organic solvent such as acetone or alcohol or a cleaning solution. desirable.
  • the wiring board 14 and the flat plate 10 are aligned so that the terminal portion 16 of the wiring board 14 and the protrusion 12 of the flat plate 10 face each other.
  • the flat plate 10 is brought into contact with the resin composition 18.
  • the resin composition 18 spreads uniformly between the wiring board 14 and the flat plate 10, maintains a predetermined thickness, and forms a substantially sealed space.
  • the protrusion 12 of the flat plate 10 is set so as not to contact the terminal 16 of the wiring board 14. That is, the height of the protrusion 12 is formed smaller than the thickness of the resin composition 18 when the flat plate 10 is in contact with the resin composition 18.
  • the flat plate 10 and the wiring substrate 14 are arranged in advance so as to face each other, and For example, a method of injecting the resin composition 18 into the gap by using, for example, a nozzle or the like may be used.
  • the resin composition 18 is heated to a temperature at which the solder powder 22 melts.
  • the resin composition 18 may be heated with a heater from the wiring board 14 side or with a heater from the flat plate 10 side. Alternatively, a method may be used in which the whole is placed in a heating furnace and heated from the entire surface. Alternatively, only the resin composition 18 and its vicinity may be heated by irradiation with microwaves.
  • the viscosity of the resin 20 constituting the resin composition 18 decreases, and the fluidity increases.
  • the molten solder powder 22 moves through the resin 20 and self-assembles on the highly wettable terminal portion 16.
  • the solder gradually grows on the terminal portion 16, and finally grows up to the surface of the flat plate 10 so as to surround the protruding portion 12, thereby forming the solder bump 24.
  • the resin composition 18 may contain an additive that releases gas by boiling or decomposition at this heating temperature. Since the resin composition 18 containing the released gas is filled in a closed space between the flat plate 10 and the wiring board 14, the movement of the resin composition 18 by the gas (that is, convection) occurs, and the solder powder 22 is forcibly moved. Eventually, the gas is released from the gap in the outer peripheral portion between the flat plate 10 and the wiring board 14 to the external space.
  • boiling or decomposition of the additive may not necessarily be performed after the melting temperature of the solder powder 22 is reached. Boil or decompose at a temperature lower than the temperature at which the solder powder 22 melts to generate gas.
  • the gas generated in the resin composition 18 reaches the outer periphery while being convected in the resin composition 18 and is discharged to the outside. Move around in Object 18. Due to this effect, the solder powder 22 is self-assembled to the terminal portion 16 to form a uniform bump shape. In this way, the solder grows on the terminal portion 16, and finally grows up to the surface of the flat plate 10 so as to surround the protruding portion 12, thereby forming the solder bump 24.
  • solder bumps 24 are formed (when the convective additive is added to the resin composition 18, the gas release by the convective additive is eliminated).
  • the heating is stopped and the solder bumps 24 are cooled and solidified. After the solidification is completed, by removing the flat plate 10, a solder bump 24 having a recess 24 a at the center is formed on the terminal portion 16 of the wiring board 14.
  • solder bump-formed wiring board 40 in which the solder bump 24 having the depression 24a at the center is formed on the terminal part 16 of the wiring board 14 is obtained.
  • the height of the solder bump 24 is defined by the gap between the flat plate 10 and the wiring board 14, the height of the solder bump 24 can be made very uniform.
  • the diameter in the horizontal direction is substantially defined by the shape of the terminal portion 16. Since the shape of the terminal portion 16 can be formed with high accuracy by a photolithography process, the diameter in the lateral direction can be formed very uniformly.
  • the shape of the recess 24a is defined by the protrusion 12, but if the protrusion 12 is processed by a photolitho process, the recess 24a having a uniform shape can be formed in the same manner.
  • the solder bump 24 formed in the present embodiment can form the height, the diameter in the horizontal direction, and all of the recess 24a very uniformly. As a result, it is possible to mount a semiconductor element or the like on the wiring board with a high yield using the solder bump-formed wiring board.
  • a semiconductor element, a passive component, or the like may be mounted on the wiring board 14 on a surface other than the region where the solder bump is formed.
  • FIG. 2 is a process cross-sectional view schematically showing a solder bump forming method that works on the second embodiment of the present invention.
  • the semiconductor element 34 is used as the electronic component. This will be described when using. Further, the steps common to the first embodiment are not limited to the description in the present embodiment, and it is possible to appropriately apply various conditions, materials, and the like described in the first embodiment.
  • a recess 32 is formed on one surface of the flat plate 30 at a position corresponding to the bump forming terminal portion 36 of the semiconductor element 34.
  • a recess 32 has a predetermined depth at a predetermined pitch by forming a predetermined pattern on the flat plate 30 using, for example, a photolithography process and then performing etching or sandblasting using this pattern as a mask.
  • the recessed part 32 which has can be formed.
  • the flat plate 30 for example, a glass plate, a ceramic plate, a silicon plate, or a heat-resistant plastic plate can be used.
  • a predetermined amount of the resin composition 19 is applied to the region where the terminal portion 36 of the semiconductor element 34 is formed. Specifically, when the flat plate 30 comes into contact, the resin composition 19 spreads, covers all the terminal portions 36 of the semiconductor element 34, and is provided between the flat plate 30 and the semiconductor element 34. The amount filled in the gap.
  • a paste-like resin having a relatively high viscosity is used as the resin composition 19 at this time.
  • This resin composition 19 includes solder powder 23, a convection additive (not shown), and a resin 21 as main components.
  • the resin composition 19 may be a sheet at room temperature as well as a paste.
  • the surface of the semiconductor element 34 may be cleaned with an organic solvent such as acetone or alcohol or a cleaning solution. desirable.
  • the semiconductor element 34 and the flat plate 30 are aligned so that the terminal portion 36 of the semiconductor element 34 and the concave portion 32 of the flat plate 30 face each other. 30 is brought into contact with the resin composition 19.
  • the resin composition 19 spreads uniformly between the semiconductor element 34 and the flat plate 30 and maintains a predetermined thickness, so that a substantially sealed region is formed.
  • At least the resin composition 19 has a temperature at which the solder powder 23 melts. Heat to a degree.
  • the resin composition 19 can be heated with a heater from the semiconductor element 34 side or with a heater from the flat plate 30 side. Alternatively, you can put the whole thing in a heating furnace and heat it from the whole surface. Alternatively, only the resin composition 19 and its vicinity may be heated by irradiation with microwaves.
  • the viscosity of the resin 21 constituting the resin composition 19 decreases, and the fluidity increases.
  • the convective additive boils or decomposes at this temperature, releasing gas.
  • the resin composition 19 containing the released gas is filled in a region closed by the flat plate 30 and the semiconductor element 34, the movement (that is, convection) of the resin composition 19 by the gas is performed. Occurs and solder powder 23 is forced to move. Eventually, the gas will be released to the external space from the outer peripheral gap between the flat plate 30 and the semiconductor element 34.
  • the boiling or decomposition of the convective additive need not necessarily be performed after the melting temperature of the solder powder 23 is reached. Gas may be generated by boiling or decomposition at a temperature lower than the temperature at which the solder powder 23 melts.
  • the solder powder 23 Since the gas generated in the resin composition 19 reaches the outer periphery while being convected in the resin composition 19 and is discharged to the outside, the solder powder 23 also receives the energy of convection by the gas and the resin composition Move around in Object 19. By this effect, the solder powder 23 is self-assembled to the terminal portion 36, and a uniform bump shape is formed. In this way, the solder grows on the terminal portion 36 and finally grows up to the concave portion 32 of the flat plate 30, and the two-stage solder bump 38 is formed.
  • solder bumps 38 are formed, heating is stopped and the solder bumps 38 are cooled and solidified. After the solidification is completed, by removing the flat plate 30, a solder bump 38 having a projecting portion 38 a at the center is formed on the terminal portion 36 of the semiconductor element 34. Thereafter, if the resin 21 is removed by etching or the like, a solder bump forming semiconductor element 42 in which a two-step solder bump 38 is formed as shown in FIG. 2 (e) is obtained.
  • the solder bump 38 Since the height of the solder bump 38 is defined by the gap between the flat plate 30 and the semiconductor element 34, the solder bump 38 can have a very uniform height. Further, the diameter in the horizontal direction is substantially defined by the shape of the terminal portion 36. The shape of the terminal part 36 is formed with high accuracy by the photolithography process. As a result, the diameter in the lateral direction can be formed very uniformly. Further, the shape of the protrusion 38 a is defined by the recess 32. If the recess 32 is processed by a photolithographic process, the protrusion 38a having a uniform shape can be similarly formed. Therefore, the solder bump 38 manufactured in this embodiment can form the height, the diameter in the lateral direction, and all of the protrusions 38a very uniformly.
  • the heating temperature of the wiring board 14 or the semiconductor element 34 it is preferable to set an optimum temperature profile for the heating temperature of the wiring board 14 or the semiconductor element 34 according to the components constituting the resin compositions 18 and 19.
  • the final temperature reached 230 ° C ⁇
  • a temperature range of 240 ° C It is preferable to set a temperature range of 240 ° C.
  • the resin 21 is thermally cured after the connection is completed, for example, when an epoxy resin is used, it is preferable to heat in a range of 100 ° C to 250 ° C.
  • solder powders 22 and 23 are not limited to the Sn-Ag-Cu alloys described above.
  • tin zinc (Sn—Zn) alloy solder tin bismuth (Sn—Bi) alloy solder
  • Cu—Ag copper-silver
  • tin (Sn) solder indium (In) solder, or lead (Pb) Use solder, etc.
  • an aliphatic or aromatic solvent such as alcohol or ester may be used as long as it generates gas by boiling or decomposition when heated to a working temperature. Any material that emits gas by boiling or decomposing at the temperature at which the wiring substrate 14 and the semiconductor element 34, which are electronic components, are heated to melt the solder powder 22, 23 can be used.
  • the resin compositions 18 and 19 may contain an oxide film removing agent such as rosin for the purpose of removing the oxide film formed on the surface of the nonder powders 22 and 23 and the surfaces of the terminal portions 16 and 36. Good.
  • the terminal portions 16, 36 on which the solder powders 22, 23 grow by self-assembly are circular. Solder selectively assembles and grows selectively in this circular part. It is desirable to form a metal material having good wettability with respect to solder, for example, gold (Au) at least on the surface of the terminal portions 16 and 36. Furthermore, it is possible to use only metal materials such as silver (Ag), copper (Cu), palladium (Pd), rhodium (Rh), platinum (Pt) and iridium (Ir). Alternatively, tin (Sn), indium (In), or the like that constitutes the substrate may be used.
  • the shapes of the terminal portions 16 and 36 are not particularly limited, such as an elliptical shape, a rectangular shape, or a linear shape other than a circular shape.
  • a surface protective film made of an inorganic material such as an oxide film, a nitride film, or an oxynitride film is used. It is desirable to form a surface protective film made of a resin such as polyimide or epoxy.
  • the wiring board 14 and the semiconductor element 34 are heated in a state where the flat plates 10 and 30 are brought into contact with the resin compositions 18 and 19 and the pressing force is held. It is not always necessary to measure the pressing force. If the shape and weight are such that the wiring board 14 and the semiconductor element 34 are not moved by the gas from the convection additive, it is not necessary to increase the pressing force.
  • the resin compositions 18 and 19 are heated to melt the solder powders 22 and 23 contained in the resin composition. However, the solder powder is not melted.
  • the additive contained in the resin composition 18, 19 is boiled or decomposed to release a gas, and with the released gas, the resin composition 18, 19 is moved to move the terminal portion 16, Resin compositions 18 and 19 may be self-assembled on 36 by surface tension.
  • the solder is self-assembled on the terminal portions 16 and 36.
  • Solder bumps 24 and 38 can be formed.
  • the solder bump is formed by self-assembling the resin composition containing the solder powder on the terminal portion
  • the second implementation is performed using the flat plate 30 in which the recess 32 is formed.
  • the resin composition 19 that has flowed easily stagnates at the recesses 32, so that the resin composition 19 can be easily self-assembled on the terminal portion 36, and then the solder powder 23 is added.
  • the solder bumps 38 can be formed on the terminal portions 36 by melting. In this case, the solder bump 38 can be formed with a high height without increasing the gap between the flat plate 30 and the semiconductor element 34 (or the wiring board 14). Note that if the flat plate 30 is removed before the solder bumps 38 are solidified, the solder bumps 38 can be formed without the protrusions 38a (without the two-stage shape) while maintaining the height substantially.
  • FIG. 3 is a process cross-sectional view schematically showing a method for mounting a semiconductor element, which is useful for the third embodiment of the present invention.
  • the semiconductor element mounting method of the present embodiment is mounted using the solder bump forming wiring board 40 formed by the method of the first embodiment and the solder bump forming semiconductor element 42 formed by the method of the second embodiment. Is a feature.
  • FIG. 3 (a) shows a semiconductor element 34 having a solder bump 38 having a protruding portion 38a at the center and a wiring substrate 14 having a solder bump 24 having a recess 24a at the center. It is in a state of arrangement. At this time, the inner diameter of the recessed portion 24a is formed slightly smaller than the outer diameter of the protruding portion 38a. Further, the direction of the solder bumps 38 of the semiconductor element 34 is made of a material having a higher melting point than that of the solder bumps 24 of the wiring board 12.
  • FIG. 3 (b) shows a state in which the protruding portion 38 a of the solder bump 38 of the semiconductor element 34 is fitted in the recess 24 a of the solder bump 24 of the wiring board 14. Since the solder bumps 38 of the semiconductor element 34 are made of a high melting point material, they are generally harder than the solder bumps 24 of the wiring board 14. For this reason, the protrusions 38a of the solder bumps 38 are fitted so as to push open the recesses 24a of the solder bumps 24. In this way, the force applied to the solder bumps 24 of the wiring board 14 is exerted by the resin bumps 20 on the outer periphery of the solder bumps 24, so that the shape of the solder bumps 24 does not collapse.
  • the fitting can be performed more smoothly. By fitting in this way, the connection is made electrically and mechanically.
  • the semiconductor element 34 can be mounted on the wiring board 14 by the mounting method as described above.
  • the connection can be made with a smaller load.
  • the connection by the fitting method has been described, but the present invention is not limited to this.
  • the protrusions 38a of the solder bumps 38 of the semiconductor element 34 may be fitted into the recesses 24a of the solder bumps 24 of the wiring board 14, and then heated to a temperature at which the solder bumps on the low melting point side melt.
  • the bonding may be performed by heating to a temperature at which the solder bump on the high melting point side melts. When heated and joined in this way, the solder of each solder bump melts and integrates, so the mechanical strength is further increased. Let's go out.
  • solder bumps 24 having the depressions of the wiring substrate 40 and the solder bumps 38 having the protrusions of the semiconductor element 34 were formed by the methods of the first and second embodiments.
  • the method of the first or second embodiment may be applied only to the formation of one of the solder bumps.
  • FIG. 4 is a cross-sectional view of a semiconductor element mounting structure showing a modification of the semiconductor element mounting method of the present embodiment.
  • this mounting structure the same solder material is used for the solder bumps of the semiconductor element and the solder bumps of the wiring board.
  • the bumps of the solder bumps of the semiconductor element 34 are fitted into the depressions of the solder bumps of the wiring board 14 and then heated to the melting temperature of the solder to connect them.
  • each solder bump is melted to become an integrated bump 44.
  • a resin 20 is provided on the outer peripheral portion of the solder bump of the wiring board 14, and this resin 20 maintains its shape even at the melting temperature of the solder.
  • the underfill resin 46 may be injected to reinforce the semiconductor element mounting structure.
  • the integrated bump 44 can maintain a vertically long shape that does not become a hemispherical shape. Further, before melting, the solder bumps of the semiconductor element 34 and the solder bumps of the wiring board 14 are fitted with each other, so that misalignment hardly occurs. As a result, a fine pitch connection is possible as compared with the conventional mounting method.
  • FIG. 5 is a cross-sectional view of a semiconductor element mounting structure showing another modification of the semiconductor element mounting method of the present embodiment.
  • this mounting structure different solder materials are used for the solder bumps of the semiconductor element and the solder bumps of the wiring board.
  • Resin 21 is also left on the semiconductor element 34 side.
  • the protrusions 38a of the solder bumps 38 of the semiconductor element 34 are fitted and connected to the recesses 24a of the solder bumps 24 of the wiring board 14.
  • the resin 20 on the wiring board 14 side and the resin 21 on the semiconductor element 34 side are bonded to ensure mechanical strength.
  • either the resin 20 on the wiring board 14 side or the resin 21 on the semiconductor element 34 side should be a thermoplastic resin or a B-stage resin. Since these resins 20 and 21 can be sealed when soldered, the process can be simplified.
  • the force using different solder materials may be fitted using the same solder material, and then melted and integrated. Even when melted in this way, since the resin bumps 20 and 21 surround the solder bumps, the integrated solder bumps do not have a hemispherical shape, and even if they are fine pitched, no short-circuit failure occurs.
  • FIG. 6 is a process cross-sectional view schematically showing a solder bump forming method that works on the fourth embodiment of the present invention.
  • the case where the wiring board 54 is used as an electronic component will be described.
  • the steps common to the first or second embodiment are not limited to the description in the present embodiment, and various conditions, materials, and the like described in the first or second embodiment may be appropriately applied. it can.
  • a protrusion 52 is formed on one surface of the flat plate 50 at a position corresponding to the bump forming terminal portion 56 of the wiring board 54.
  • the height of the protrusion 52 is substantially the same as the thickness of the resin composition 58 applied on the terminal portion 56.
  • such a protrusion 52 can be formed by forming a predetermined pattern by performing a photolithography process on the flat plate 50, and then removing unnecessary portions by etching or sandblasting using this pattern as a mask.
  • the protrusions 52 having a certain height can be formed at a pitch of 5 mm.
  • a resin base material may be used as the flat plate 50, and a pin having the shape of the protruding portion 52 may be embedded in the resin base material and erected.
  • a glass plate, a ceramic plate, or a silicon plate can be used as the flat plate 10.
  • the protrusions 52 may be formed by bonding without using a method of embedding pins. In this case, it is not limited to the resin base material, and glass plates are also used. I can.
  • FIG. 7 is a partial enlarged cross-sectional view showing a state in which a release layer formed on the surface layer of the protrusion and a metal film having good wettability with respect to solder are formed.
  • the release layer 72 may be coated with a heat-resistant resin material such as a fluororesin.
  • the release layer 72 may also be formed on the surface of the flat plate 50 as shown in FIG.
  • the metal film 74 for example, the same solder as the solder powder 62 contained in the resin composition 58 can be formed by vapor deposition or the like.
  • solder powder 62 a single element constituting the solder powder 62 may be used.
  • a metal such as gold (Au) or silver (Ag) that has good wettability to solder may be formed by vapor deposition or plating.
  • the metal film formed on the surface of the flat plate 50 may be removed by photolithography process and etching process after formation on the entire surface. Further, only one of the release layer 72 and the metal film 74 may be formed. Note that the release layer 72 and the metal film 74 are not shown in FIG.
  • the wiring board 54 may have a multilayer structure or a double-sided wiring board.
  • the substrate may be a glass epoxy substrate, a resin substrate such as a polyimide substrate, a ceramic substrate, a glass substrate, or even a silicon substrate, as long as the material can withstand the melting temperature of solder.
  • conductor wiring (not shown) is also formed on the surface of the wiring board 54 on which the terminal portions 56 are formed.
  • a material that cannot be soldered on the surface of the conductor wiring formed on this surface for example, a resin film or an inorganic insulating film such as a contact resist Etc. are preferably formed.
  • a plating resist around the terminal portion 56 in order to accurately define the region of the terminal portion 56 where the solder grows.
  • a predetermined amount of the resin composition 58 is applied to the region of the wiring board 54 where the terminal portions 56 are formed. Specifically, when the flat plate 50 comes into contact, the resin composition 58 spreads and covers all the terminal portions 56 of the wiring board 54, and a certain gap provided between the flat plate 50 and the wiring board 54. The amount to be filled.
  • the resin composition 58 at this time is Use a streak with relatively high viscosity.
  • the resin composition 58 includes solder powder 62, a convection additive (not shown), and a resin 60 as main components.
  • the resin composition 18 is not limited to a paste, but may be a sheet at room temperature. Also, before applying the resin composition 58, it is desirable that the surface of the wiring board 54, particularly the surface of the terminal portion 56, be cleaned with an organic solvent such as acetone or alcohol or a cleaning solution. .
  • the wiring board 54 and the flat plate 50 are aligned so that the terminal portion 56 of the wiring board 54 and the protrusion 52 of the flat plate 50 face each other. Thereafter, the terminal portion 56 is pushed so that the protruding portion 52 of the flat plate 50 contacts the terminal portion 56, and at the same time, the surface of the flat plate 50 is brought into contact with the resin composition 58. Due to this contact, the resin composition 58 spreads uniformly between the wiring board 54 and the flat plate 50, maintains a predetermined thickness, and forms a substantially sealed space. By abutting in this way, the distance between the wiring board 54 and the flat plate 50 can be kept constant by the protrusions 52 of the flat plate 50. At this time, it is desirable that the flat plate 50 and the wiring board 54 are mechanically fixed.
  • the resin composition 58 is heated to a temperature at which the solder powder 62 melts.
  • the resin composition 58 may be heated with a heater from the wiring board 54 side or with a heater from the flat plate 50 side. Alternatively, a method may be used in which the whole is placed in a heating furnace and heated from the entire surface. Alternatively, only the resin composition 58 and its vicinity may be heated by irradiation with microwaves.
  • the boiling or decomposition of the convective additive need not necessarily be performed after the melting temperature of the solder powder 62 has been reached. Gas may be generated by boiling or decomposition at a temperature lower than the temperature at which the solder powder 62 melts.
  • the gas generated in the resin composition 58 reaches the outer periphery while convection in the resin composition 58.
  • the solder powder 62 moves around the resin composition 58 violently in response to the energy of convection by the gas. Due to this effect, the solder powder 62 self-assembles at the terminal portion 56, and a uniform bump shape is formed. Further, since the metal film 74 having good wettability with respect to solder is formed on the surface of the protrusion 52, the solder powder 62 also self-assembles on the protrusion 52. Therefore, in the present embodiment, solder grows simultaneously in the regions of the terminal portion 56 and the protruding portion 52.
  • solder grows on the surfaces of the terminal portion 56 and the protruding portion 52, and finally grows up to the surface of the flat plate 50 so as to surround the protruding portion 52, thereby forming the solder bump 64. .
  • solder bumps 64 are formed, heating is stopped and the solder bumps 64 are cooled and solidified. After the solidification is completed, by removing the flat plate 50, a solder bump 64 having a recessed portion 64a reaching the terminal portion 56 at the center is formed on the terminal portion 56 of the wiring board 54. Since the release layer 72 is formed on the surface of the protrusion 52, the release layer 72 and the metal film 74 can be easily removed when the flat plate 50 is removed.
  • the resin 60 of the resin composition 58 is also solidified by stopping heating and cooling.
  • solder bump forming electronic component in which the solder bump 64 having the recess 64a reaching the terminal portion 56 at the center is formed on the terminal portion 56 of the wiring board 54, that is, a solder bump forming wiring board. it can.
  • the height of the solder bump 64 is defined by the gap between the flat plate 50 and the wiring board 54, the height of the solder bump 64 can be made very uniform. Further, since the growth of the solder grows in a plurality of regions of the terminal portion 56 and the protruding portion 52, the diameter in the lateral direction is not so wide, and a high solder bump 64 can be formed. In addition, it has a recess 64a that reaches the terminal portion 56 at the center, and for example, if a semiconductor element is mounted, it can be mounted with a high yield.
  • FIG. 8 is a cross-sectional view showing a mounting structure in which a semiconductor element 66 is mounted on a wiring board 54 having a solder bump 64 manufactured in the present embodiment.
  • the semiconductor element 66 has a bump 70 on the surface of the terminal 68 that has substantially the same shape as the recess 64a of the solder bump 64. Is provided.
  • the bump 70 may be formed by, for example, gold (Au) plating. Alternatively, it may be formed by a stud bump method.
  • solder bumps are formed on the wiring board.
  • the present invention is not limited to this, and the solder bumps as described above may be formed on the semiconductor element. In this case, since it can be formed in a wafer state, solder bumps can be formed more efficiently.
  • the present invention is not limited to this, and it can be formed even with a complicated shape such as a triangular prism, a quadrangular prism, a caldera shape, or a two-step projection.
  • fitting refers to inserting a bump of a solder bump formed on one of a semiconductor element or a wiring board into a recess formed on the other of the semiconductor element or the wiring board. This means that it is not necessarily fitted with no gaps.
  • convection in this embodiment means convection as a form of motion, and the solder powder dispersed in the resin composition by movement of the released gas in the resin composition. Motion that gives kinetic energy to and promotes the movement of solder powder
  • the solder bump forming method and the semiconductor element mounting method of the present invention can provide a solder bump forming method capable of high-density mounting and a highly reliable semiconductor element mounting method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

明 細 書
ハンダバンプ形成方法および半導体素子の実装方法
技術分野
[0001] 本発明は、半導体素子を配線基板に実装するためのハンダバンプ形成方法、及び その形成方法により作成されたハンダバンプを有する半導体素子を配線基板に実装 する半導体素子の実装方法に関する。 背景技術
[0002] 近年、電子機器の小型化、高機能化に伴い、信号処理のデジタル化、高周波化が 進展している。これらの電子機器において、中核部品となる半導体素子についても、 回路規模の増大に伴い、接続端子の多ピン化、狭ピッチ化が要求されている。さらに 、半導体素子と配線基板間での配線遅延の低減やノイズ防止も重要な課題となって いる。このために、半導体素子と配線基板との接続方式は、従来のワイヤボンディン グを主体とした実装方式にかわりフリップチップ実装方式が採用されてきている。
[0003] そして、このフリップチップ実装方式においては、半導体素子の電極端子上に突起 電極であるハンダバンプを形成し、このハンダバンプを介して配線基板上に形成され た接続端子に一括して接合するハンダバンプ接続法が広く使用されている。しかしな がら、従来のハンダバンプ形成方法では、一旦ハンダを溶融させる必要があるため 半球形状のバンプしか得られない。このために、狭ピッチ化、多ピン化に対応するこ とが困難であった。
[0004] 一方、半導体素子の電極端子上に金 (Au)等の金属からなるバンプを形成し、この バンプと配線基板の接続端子とを導電性接着剤ゃ異方導電性接着剤により接続す る方法も用いられている。し力しながら、これらの方法においても、従来のハンダバン プによる接続と同様に、狭ピッチ化、多ピン化に対しては充分対応することができな かった。
[0005] さらに、近年の電子回路は、半導体素子が主体で構成されている。したがって、こ れらの半導体素子を配線基板上へ高密度で、かつ安価に実装することが、電子機器 の低コスト化や小型化、高機能化を実現する上で要求されてレ、る。 [0006] このような要求に対して、電極端子上に形成するバンプ形状を、底面の一辺が、例 えば 10〜60 x mで、かつその先端を尖らせた四角錐形状にする技術が特許文献 1 に記載されている。バンプの先端を尖らせた形状にすることによって、配線基板と半 導体素子との接続時の導通不良を発生させることなぐ高密度実装を可能としている
[0007] また、特許文献 2には、配線基板の接続端子を突起状に形成する一方、半導体素 子の電極端子に、配線基板側の突起部が嵌合可能な凹部を形成し、この半導体素 子側の凹部に配線基板側の突起部を嵌合させた状態で、半導体素子を配線基板に 実装する技術が記載されている。なお、端子間の接合は、凹部に設けた低融点金属 をリフローさせることによって行われる。これにより、電極端子間の狭小化に対応した
、接続強度の高い高密度実装が可能となる。
[0008] また、似たような技術として、特許文献 3には、配線基板の接続端子に半導体素子 の突起電極形状と合致した形状の凹部を設け、半導体素子の突起電極を配線基板 の凹部に嵌合させることによって、半導体素子を配線基板に実装する技術が記載さ れている。これにより、配線基板と半導体素子との接合強度が強ぐ信頼性に優れた 高密度実装が可能になる。
[0009] さらに、特許文献 4には、配線基板の接続端子に開口部を設けた絶縁樹脂層を配 線基板上に形成し、半導体素子側の突起電極を配線基板側の開口部に嵌合させる ことによって、半導体素子を配線基板に実装する技術が記載されている。なお、端子 間の接合は、開口部に装填されたハンダをリフローさせることによって行われる。これ により、接続不良のない、信頼性に優れた高密度実装が可能になる。
特許文献 1 :特開 2002— 93842号公報
特許文献 2：特開平 5— 13496号公報
特許文献 3：特開平 11 _ 17050号公報
特許文献 4：特開 2000— 100868号公報
発明の開示
発明が解決しょうとする課題
[0010] 特許文献 1に記載された技術は、バンプ形状の加工が、基板に形成された穴内に スズ膜を形成することで先端の尖ったスズ膜を形成し、このスズ膜を半導体素子の接 続端子に転写、接合することによって行われるため、製造工程が複雑となり、バンプ 形成コストを安価にすることが困難である。
[0011] また、特許文献 2〜4に記載された技術は、配線基板または半導体素子の一方の 端子に凹部を形成し、この凹部に、配線基板または半導体素子の他方の端子に形 成された突起部を嵌合させて、半導体素子を配線基板に実装する点を共通にするが 、いずれも、この凹部の形成工程が複雑であり、それ故、バンプ形成コストを安価に すること力 S難しレ、。
[0012] すなわち、特許文献 2においては、半導体素子の接続端子に形成される凹部は、 接続端子上に金突起部をリング状にメツキすることにより形成される。この場合、凹部 の形状を配線基板の突起電極に合わせて形成することも難しくなる。
[0013] また、特許文献 3においては、配線基板の電極端子に形成される凹部は、配線基 板上にスクリーン印刷により供給された導電ペーストに、半導体素子の突起電極を押 圧することによって凹部を形成した後、導電ペーストを焼成することによって形成され る。この場合、導電ペーストを突起電極の高さと同程度に厚く形成する必要があり、 導電ペースト（電極端子）の加工も難しくなる。
[0014] また、特許文献 4においては、配線基板の電極端子に形成される凹部は、配線基 板上に形成された絶縁樹脂層を電極端子上で開口することによって形成される。こ の場合、絶縁樹脂層を半導体素子の突起電極の高さと同程度に厚く形成する必要 があり、絶縁樹脂層のの加工が難しくなるとともに、凹部の形状を半導体素子の突起 電極に合わせて形成することも難しくなる。
[0015] 本発明は力かる点に鑑みなされたもので、その主な目的は、高密度実装が可能な ハンダバンプ形成方法を提供するとともに、信頼性の高い半導体素子の実装方法を 提供することにある。
課題を解決するための手段
[0016] 本発明に係わるハンダバンプ形成方法は、複数の端子部を有する電子部品の該 端子部上にハンダバンプを形成する方法であって、表面に複数の突起部または凹 部が形成された平板を用意する工程と、平板を電子部品に対向させて配置し、平板 と電子部品との隙間にハンダ粉及び対流添加剤が含有された樹脂組成物を供給す る工程と、樹脂組成物を加熱して、樹脂組成物中に含有するハンダ粉を溶融させ、 溶融したハンダ粉を端子部上に自己集合させることで平板の表面まで成長させること によって、端子部上にハンダバンプを形成する工程と、ハンダバンプを冷却して固化 させた後、平板を除去する工程とを含み、ハンダバンプは、突起部に対応する窪み 部、または凹部に対応する突状部を有することを特徴とする。
[0017] この方法によれば、樹脂組成物に含有する溶融したハンダ粉を、電子部品の端子 上に自己集合させることによって、突状部あるいは窪み部を有するハンダバンプを容 易に形成することができる。また、形成されるハンダバンプの高さを平板で規制するこ とができ、均一な高さのハンダバンプを形成することができる。これにより、半導体素 子または/及び配線基板の端子上に、本方法によるハンダバンプを形成することに よって、信頼性の高い半導体素子の高密度実装が可能になる。
[0018] ある好適な実施形態において、上記樹脂組成物を供給する工程は、電子部品上に 樹脂組成物を供給する工程と、電子部品に対向させて、平板を前記樹脂組成物の 表面に当接する工程とからなる。
[0019] 上記平板を樹脂組成物に当接する工程において、突起部を端子部に接触させて、 平板を樹脂組成物の表面に当接することが好ましい。このようにすると、ハンダ粉の 自己集合からハンダバンプの固化にいたるまで、端子部と平板との間隔を突起部に より一定に保持することができ、より均一な高さを有するハンダバンプを形成すること ができる。
[0020] ある好適な実施形態において、上記基板は、配線基板または半導体素子である。
[0021] 上記突起部または凹部の表面には、ハンダに対して濡れ性を有する金属膜が形成 されていることが好ましい。このようにすることによって、溶融したハンダ粉が端子上に 自己集合するとき、突起部または凹部に接触したハンダ粉は濡れ性の良好な金属膜 に固定されて成長するので、均一な形状のハンダバンプを形成することができる。
[0022] また、上記突起部または凹部の表面には、突起部または凹部に対して離型性を有 する離型層が形成されていることが好ましい。このようにすることによって、端子上に 形成されたハンダバンプを固化した後、平板を容易に除去することができる。 [0023] さらに、上記平板を除去する工程の後、樹脂組成物を除去する工程をさらに含むこ とが好ましい。
[0024] ある好適な実施形態において、上記ハンダバンプを形成する工程は、樹脂組成物 を加熱して、樹脂組成物を端子部上に自己集合させ、然る後、樹脂組成物をさらに 加熱して、樹脂組成物中に含有するハンダ粉を溶融させ、溶融したハンダ粉を端子 部上に自己集合させることで平板の表面まで成長させることによって、端子部上にハ ンダバンプを形成する工程からなる。
[0025] 本発明に係わる半導体素子の実装方法は、半導体素子を配線基板上に実装する 方法であって、半導体素子又は配線基板の一方の端子部上に、窪み部を有するハ ンダバンプを形成する工程と、半導体素子又は配線基板の他方の端子部上に、突 状部を有するハンダバンプを形成する工程と、半導体素子の端子部上に形成された ハンダバンプと、配線基板の端子部上に形成されたハンダバンプとを互いに嵌合さ せて接合する工程とを含み、窪み部を有するハンダバンプ及び突状部を有するハン ダバンプの少なくとも一方は、本発明に係わるハンダバンプ形成方法により形成され ることを特徴とする。
[0026] この方法により、突状部及び窪み部を有するハンダバンプを互いに嵌合させて接 合することによって、半導体素子を配線基板上に簡単、かつ確実に実装することがで きる。また、ハンダバンプを溶融させて接合することなぐ嵌合させて接合することがで きるので、半導体実装を低温で行うことができる。
[0027] ある好適な実施形態において、上記ハンダバンプを互いに嵌合させて接合するェ 程は、互いに嵌合されたハンダバンプの少なくとも一方を溶融させる加熱工程を含む 。このようにすることによって、ハンダバンプの接合をより強固にすることができ、信頼 性の高い半導体実装が可能となる。なお、この場合、半導体素子のハンダバンプと 配線基板のハンダバンプとは、異なるハンダ材料からなることが好ましい。
発明の効果
[0028] 本発明によれば、樹脂組成物に含有するハンダ粉を溶融させ、溶融したハンダ粉 を基板の端子上に自己集合させることによって、突状部あるいは窪み部を有するハ ンダバンプを容易に形成することができる。また、形成されるハンダバンプの高さを平 板で規制することができるため、均一な高さのハンダバンプを形成することができる。 これにより、半導体素子または/及び配線基板の端子上に、本発明によるハンダバ ンプを形成することによって、信頼性の高い半導体素子の高密度実装が可能になる
[0029] また、本発明により形成された突状部または/及び窪み部を有するハンダバンプを 互いに嵌合させて接合することによって、半導体素子を配線基板上に容易、かつ確 実に実装することができるので、信頼性の高い半導体実装を行うことが可能となる。 図面の簡単な説明
[0030] [図 1]図 l (a)〜（e)は、本発明の第 1の実施形態に力かるハンダバンプ形成方法を 模式的に示した工程断面図である。
[図 2]図 2 (a)〜（e)は、本発明の第 2の実施形態にかかるハンダバンプ形成方法を 模式的に示した工程断面図である。
[図 3]図 3 (a)、（b)は、本発明の第 3の実施形態にかかる半導体素子の実装方法を 模式的に示した工程断面図である。
[図 4]図 4は、同実施形態の半導体素子の実装方法の変形例にかかわる半導体素子 実装構造体の断面図である。
[図 5]図 5は、同実施形態の半導体素子の実装方法の他の変形例にかかわる半導体 素子実装構造体の断面図である。
[図 6]図 6 (a)〜（e)は、本発明の第 4の実施形態に力かるハンダバンプ形成方法を 模式的に示した工程断面図である。
[図 7]図 7は、同実施形態における表面に離型層及び金属膜が形成された突起部の 部分拡大断面図である。
[図 8]図 8は、同実施形態における半導体素子の実装構造体を示す断面図である。 符号の説明
[0031] 10、 30、 50 平板
12、 52 突起部
14、 54 配線基板
16、 36、 56、 68 端子部 18、 19、 58 樹脂組成物
20、 21、 60 樹脂
22、 23、 62 ノ ンダ粉
24、 38、 64 ノヽン夕"ノ ンプ
24a, 64a 窪み部
30 平板
32 凹部
34、 66 半導体素子
38a 突状部
40 ハンダバンプ形成配線基板
42 ハンダバンプ形成半導体素子
44 一体化バンプ
46 アンダーフィル樹脂
70 バンプ
72 離型層
74 金属膜
発明を実施するための最良の形態
[0032] 以下に、本発明の実施の形態について、図面を参照しながら説明する。以下の図 面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同 一の参照符号で示す。本発明は以下の実施形態に限定されない。
[0033] (第 1の実施形態）
図 1は、本発明の第 1の実施形態に力かるハンダバンプ形成方法を模式的に示し た工程断面図である。なお、本実施形態においては、電子部品として配線基板を用 レ、た場合について説明する。
[0034] 図 1 (a)に示すように、平板 10の一方の面上に、配線基板 14のバンプ形成用の端 子部 16に対応する位置に突起部 12を形成する。このような突起部 12は、例えば平 板 10上にフォトリソプロセスを用いて所定のパターンを形成した後、このパターンをマ スクとして、エッチングあるいはサンドブラスト等により平板 10の不要部分を除去する ことによって、所定のピッチで、一定の高さを有する突起部 12を形成することができる 。または、突起部 12を印刷方式で形成してもよい。なお、平板 10としては、例えばガ ラス板、セラミック板、シリコン板あるいは耐熱性を有するプラスチック板等を用いるこ とがでさる。
[0035] また、配線基板 14は、多層基板であってもよいし、両面配線基板であってもよい。
基材としては、ハンダの溶融温度に耐える材料であれば、特に制約がなぐガラスェ ポキシ基板、ポリイミド基板等の樹脂基板、セラミック基板あるいはガラス基板さらには シリコン基板であってもよい。
[0036] なお、配線基板 14の端子部 16が形成されている面上には、図示しない導体配線 も形成されている。後述する樹脂組成物 18が導体配線上にも形成される場合には、 導体配線の表面に、予め、ハンダが塗れない材料、例えばめつきレジスト等の樹脂 膜あるいは無機絶縁膜等を形成しておくことが好ましい。さらに、後述するハンダが 成長する端子部 16の領域を精度よく規定するために、端子部 16の周囲にもめつきレ ジスト等を形成しておくことが好ましい。
[0037] 次に、図 1 (b)に示すように、配線基板 14の端子部 16が形成された領域に樹脂組 成物 18を所定量塗布する。具体的には、平板 10を樹脂組成物 18に当接したときに 、樹脂組成物 18が塗れ広がり、配線基板 14の端子部 16をすベて覆い、かつ平板 1 0と配線基板 14との間に設ける一定の隙間に充填される量とする。このときの樹脂組 成物 18は、ペースト状で、比較的粘度が大きいものを使用する。この樹脂組成物 18 は、樹脂 20中にハンダ粉 22を含有するものである。また、樹脂組成物 18はペースト 状だけでな 室温でシート状のものであってもよい。
[0038] なお、樹脂組成物 18を塗布する前に、配線基板 14の表面、特に端子部 16の表面 を、例えばアセトンやアルコール等の有機溶剤あるいは洗浄液で清浄化処理を行つ ておくことが望ましい。
[0039] 次に、図 1 (c)に示すように、配線基板 14の端子部 16と平板 10の突起部 12とが対 向するように配線基板 14と平板 10とを位置合わせして、平板 10を樹脂組成物 18上 に当接させる。この当接により、樹脂組成物 18は配線基板 14と平板 10との間に均一 に広がり、かつ所定の厚みを保持し、略密閉空間が形成される。このように当接して も、平板 10の突起部 12は配線基板 14の端子部 16に接触しないように設定してある 。すなわち、突起部 12の高さは、平板 10を樹脂組成物 18に当接したときの樹脂組 成物 18の厚みよりも小さく形成する。
[0040] このとき、平板 10と配線基板 14との一定の隙間を保持するために、配線基板 14と 平板 10とを機械的に固定しておくことが望ましい。さらに、この場合に、平板 10と配 線基板 14との間の平行度を保持すればより望ましい。
[0041] なお、樹脂組成物 18を平板 10と配線基板 14との隙間に供給する方法として、予め 平板 10と配線基板 14とを互いに対向させて配置した後、平板 10と配線基板 14との 隙間に、樹脂組成物 18を、例えばノズノレ等を用いて注入する方法を用いてもよい。
[0042] 次に、図 1 (d)に示すように、少なくとも樹脂組成物 18をハンダ粉 22が溶融する温 度まで加熱する。なお、樹脂組成物 18の加熱は、配線基板 14側からヒータで加熱し てもよいし、平板 10側からヒータで加熱してもよレ、。あるいは、全体を加熱炉中に入 れて全面から加熱する方法でもよい。あるいは、マイクロ波を照射して樹脂組成物 18 と、その近傍のみを加熱してもよい。
[0043] この加熱温度で、樹脂組成物 18を構成する樹脂 20の粘度が小さくなり流動性が増 加する。溶融したハンダ粉 22は、樹脂 20中を移動して、濡れ性の高い端子部 16上 に自己集合する。こうして、端子部 16上でハンダが徐々に成長することによって、最 終的には突起部 12を取り囲むように平板 10の表面まで成長してハンダバンプ 24が 形成される。
[0044] ここで、樹脂組成物 18中に、この加熱温度で、沸騰あるいは分解して気体を放出 する添加剤を含有させておいてもよい。放出された気体を含む樹脂組成物 18は、平 板 10と配線基板 14とで閉じられた空間に充填されているので、気体による樹脂組成 物 18の移動（すなわち、対流）が起こり、ハンダ粉 22が強制的に移動させられる。最 終的に、気体は平板 10と配線基板 14との間の外周部の隙間から外部空間に放出さ れることになる。
[0045] なお、添加剤（以下、対流添加剤という）の沸騰あるいは分解は、必ずしもハンダ粉 22の溶融温度に達してからでなくてもよい。ハンダ粉 22が溶融する温度より低い温 度で沸騰あるいは分解して気体を発生してもよレ、。 [0046] 樹脂組成物 18中で発生した気体は、樹脂組成物 18中を対流しながら外周部に到 達し外部へ放出されるので、この気体による対流のエネルギーを受けてハンダ粉 22 も樹脂組成物 18中を動き回る。この効果により、ハンダ粉 22が端子部 16に自己集 合し、均一なバンプ形状が形成される。このようにして、端子部 16上でハンダが成長 し、最終的には突起部 12を取り囲むように平板 10の表面まで成長してハンダバンプ 24が形成される。
[0047] 次に、図 1 (e)に示すように、ハンダバンプ 24を形成した後（樹脂組成物 18中に対 流添加剤を入れた場合には、対流添加剤による気体放出がなくなった後）で、樹脂 2 0を硬化させる。樹脂 20の硬化を行った後、加熱を止めてハンダバンプ 24を冷却し て固化させる。固化が完了した後に、平板 10を除去することで、中央部に窪み部 24 aを有するハンダバンプ 24が配線基板 14の端子部 16上に形成される。
[0048] これにより、中央部に窪み部 24aを有するハンダバンプ 24が配線基板 14の端子部 16上に形成されたハンダバンプ形成配線基板 40が得られる。
[0049] このハンダバンプ 24は、その高さが平板 10と配線基板 14との隙間で規定されるた め、ハンダバンプ 24の高さを非常に均一にできる。また、横方向の径は端子部 16の 形状によりほぼ規定される。この端子部 16の形状は、フォトリソプロセスにより高精度 に形成できるので、横方向の径についても非常に均一に形成することができる。さら に、窪み部 24aの形状は、突起部 12により規定されるが、突起部 12をフォトリソプロ セスにより加工すれば、同様に均一な形状の窪み部 24aを形成することができる。
[0050] したがって、本実施形態で形成したハンダバンプ 24は、高さ、横方向の径及び窪 み部 24aのすベてを非常に均一に形成することができる。これにより、このハンダバン プ形成配線基板を用いて、半導体素子等を配線基板に歩留まりよく実装することが できる。
[0051] なお、配線基板 14には、ハンダバンプを形成する領域以外の面上に半導体素子 や受動部品等が実装されていてもよい。
[0052] (第 2の実施形態）
図 2は、本発明の第 2の実施形態に力かるハンダバンプ形成方法を模式的に示し た工程断面図である。なお、本実施形態においては、電子部品として半導体素子 34 を用いた場合に説明する。また、第 1の実施形態と共通の工程については、本実施 形態における説明に限らず、第 1の実施形態で説明した種々の条件、材料等を適宜 適用すること力 Sできる。
[0053] 図 2 (a)に示すように、平板 30の一方の面上に、半導体素子 34のバンプ形成用の 端子部 36に対応する位置に凹部 32を形成する。このような凹部 32は、例えば平板 3 0上にフォトリソプロセスを用いて所定のパターンを形成した後、このパターンをマスク として、エッチングあるいはサンドブラスト等を行えば、所定のピッチで、所定の深さを 有する凹部 32を形成することができる。なお、平板 30としては、例えばガラス板、セラ ミック板、シリコン板あるいは耐熱性を有するプラスチック板等を用いることができる。
[0054] 次に、図 2 (b)に示すように、半導体素子 34の端子部 36が形成された領域に樹脂 組成物 19を所定量塗布する。具体的には、平板 30を当接したときに、樹脂組成物 1 9が塗れ広がり、半導体素子 34の端子部 36をすベて覆い、かつ平板 30と半導体素 子 34との間に設ける一定の隙間に充填される量とする。このときの樹脂組成物 19は 、ペースト状で、比較的粘度が大きいものを使用する。この樹脂組成物 19は、ハンダ 粉 23、対流添加剤（図示せず）および樹脂 21を主成分として含み構成されている。 なお、樹脂組成物 19はペースト状だけでなぐ室温でシート状のものであってもよい
[0055] なお、樹脂組成物 19を塗布する前に、半導体素子 34の表面、特に端子部 36の表 面は、例えばアセトンやアルコール等の有機溶剤あるいは洗浄液で清浄化処理を行 つておくことが望ましい。
[0056] 次に、図 2 (c)に示すように、半導体素子 34の端子部 36と平板 30の凹部 32とが対 向するように半導体素子 34と平板 30とを位置あわせして、平板 30を樹脂組成物 19 上に当接させる。この当接により、樹脂組成物 19は半導体素子 34と平板 30との間に 均一に広がり、かつ所定の厚みを保持し、略密閉領域が形成される。
[0057] このとき、平板 30と半導体素子 34との一定の隙間を保持するために、半導体素子 34と平板 30とを機械的に固定しておくことが望ましい。さらに、この場合に、平板 30 と半導体素子 34との間の平行度を保持すればより望ましい。
[0058] 次に、図 2 (d)に示すように、少なくとも樹脂組成物 19をハンダ粉 23が溶融する温 度まで加熱する。なお、樹脂組成物 19の加熱は、半導体素子 34側からヒータで加熱 してもょレ、し、平板 30側からヒータで加熱してもよレ、。あるいは、全体を加熱炉中に入 れて全面から加熱する方法でもよレ、。あるいは、マイクロ波を照射して樹脂組成物 19 と、その近傍のみを加熱してもよい。
[0059] この加熱温度では、樹脂組成物 19を構成する樹脂 21の粘度が小さくなり流動性が 増加する。同時に、この温度で対流添加剤が沸騰あるいは分解して気体を放出する 。このとき、放出された気体を含む樹脂組成物 19は、平板 30と半導体素子 34とで閉 じられた領域に充填されているので、気体による樹脂組成物 19の移動（すなわち、対 流）が起こり、ハンダ粉 23が強制的に移動させられる。最終的に、気体は平板 30と半 導体素子 34との間の外周部の隙間から外部空間に放出されることになる。
[0060] なお、対流添加剤の沸騰あるいは分解は、必ずしもハンダ粉 23の溶融温度に達し てからでなくてもよい。ハンダ粉 23が溶融する温度より低い温度で沸騰あるいは分解 して気体を発生してもよい。
[0061] 樹脂組成物 19中で発生した気体は、樹脂組成物 19中を対流しながら外周部に到 達し外部へ放出されるので、この気体による対流のエネルギーを受けてハンダ粉 23 も樹脂組成物 19中を動き回る。この効果により、ハンダ粉 23が端子部 36に自己集 合し、均一なバンプ形状が形成される。このようにして、端子部 36上でハンダが成長 し、最終的には平板 30の凹部 32まで成長し、二段形状のハンダバンプ 38が形成さ れる。
[0062] 次に、図 2 (e)に示すように、ハンダバンプ 38が形成された後に、加熱を止めてハン ダバンプ 38を冷却して固化させる。固化が完了した後に、平板 30を除去することで、 中央部に突状部 38aを有するハンダバンプ 38が半導体素子 34の端子部 36上に形 成される。その後、樹脂 21をエッチング等により除去すれば、図 2 (e)に示すような二 段形状のハンダバンプ 38が形成されたハンダバンプ形成半導体素子 42が得られる
[0063] このハンダバンプ 38は、その高さが平板 30と半導体素子 34との隙間で規定される ため、非常に均一な高さとすることができる。また、横方向の径は端子部 36の形状に よりほぼ規定される。この端子部 36の形状は、フォトリソプロセスにより高精度に形成 できるので、横方向の径についても非常に均一に形成することができる。さらに、突 状部 38aの形状は、凹部 32により規定される。凹部 32をフォトリソプロセスにより加工 すれば、同様に均一な形状の突状部 38aを形成することができる。したがって、本実 施の形態で作製したハンダバンプ 38は、高さ、横方向の径及び突状部 38aのすベ てを非常に均一に形成することができる。
[0064] 上記第 1及び第 2の実施形態において、配線基板 14または半導体素子 34の加熱 温度としては、樹脂組成物 18、 19を構成する成分によって最適な温度プロファイル を設定するのが好ましい。たとえば、ハンダ粉 22、 23として錫 銀 銅（Sn— Ag— Cu)合金ハンダを用レ、、対流添加剤としてイソプロピルアルコ一ルを用レ、た場合には 、最終到達温度として 230°C〜240°Cの温度範囲に設定することが好ましい。
[0065] また、接続が完了した後に、樹脂 21を熱硬化させる場合、例えばエポキシ樹脂を 用いるときには、 100°C〜250°Cの範囲に加熱することが好ましい。
[0066] なお、ハンダ粉 22、 23としては、上記の Sn—Ag— Cu合金に限定されることはない 。例えば、錫 亜鉛（Sn— Zn)系合金ハンダ、錫 ビスマス（Sn— Bi)系合金ハンダ 、銅—銀（Cu—Ag)系合金ハンダ、錫（Sn)ハンダ、インジウム（In)ハンダ、あるいは 鉛（Pb)系ハンダ等を用いてもょレ、。
[0067] また、対流添加剤としては、アルコールやエステル等の脂肪族および芳香族系の 溶剤等、作業温度に加熱した際に沸騰あるいは分解により気体を発生するものであ ればよい。電子部品である配線基板 14や半導体素子 34を加熱して、ハンダ粉 22、 2 3を溶融させる温度において沸騰あるいは分解して気体を放出する材料であればよ レ、。なお、樹脂組成物 18、 19はノヽンダ粉 22、 23の表面や端子部 16、 36の面上に 形成された酸化膜を除去する目的として、ロジン等の酸化膜除去剤を含んでいても よい。
[0068] さらに、第 1及び第 2の実施形態では、ハンダ粉 22、 23が自己集合して成長する端 子部 16、 36は円形状である。この円形部に選択的にハンダが自己集合して成長し ていく。この端子部 16、 36の少なくとも表面は、ハンダに対して濡れ性のよい金属材 料、例えば金 (Au)を形成しておくことが望ましい。さらに、銀 (Ag)、銅（Cu)、パラジ ゥム（Pd)、ロジウム（Rh)、白金（Pt)、イリジウム（Ir)等の金属材料だけでなぐハン ダを構成する錫（Sn)やインジウム（In)等を用いてもよい。なお、端子部 16、 36の形 状は円形状以外にも楕円形状、四角形状、線状など、特に限定されない。
[0069] さらに、導体配線等を含めて、ハンダが自己集合して成長することを抑制したい領 域には、例えば酸化膜ゃ窒化膜、酸化窒化膜等の無機材料からなる表面保護膜あ るいはポリイミド、エポキシ等の樹脂からなる表面保護膜を形成しておくことが望まし レ、。
[0070] さらに、第 1及び第 2の実施形態では、樹脂組成物 18、 19に平板 10、 30を当接し 、押圧力をカ卩えた状態で配線基板 14や半導体素子 34を加熱したが、必ずしも押圧 力をカ卩える必要はない。対流添加剤からの気体により配線基板 14や半導体素子 34 が動かない程度の形状と重量を有しておれば、特に押圧力をカ卩えなくてもよい。
[0071] また、第 1及び第 2の実施形態では、樹脂組成物 18、 19を加熱して樹脂組成物中 に含有するハンダ粉 22、 23を溶融させたが、ハンダ粉が溶融しない温度に加熱して 、樹脂組成物 18、 19中に含有する添加剤を沸騰または分解させて気体を放出させ 、この放出された気体でもって、樹脂組成物 18、 19を移動させて、端子部 16、 36上 に表面張力で樹脂組成物 18、 19を自己集合させてもよい。この場合、自己集合した 樹脂組成物 18、 19をさらに加熱し、樹脂組成物中に含有するハンダ粉 22、 23を溶 融させて、端子部 16、 36上にハンダを自己集合させることによって、ハンダバンプ 24 、 38を形成することができる。
[0072] このように、ハンダ粉を含有した樹脂組成物自身を端子部上に自己集合させてハ ンダバンプを形成する場合、例えば、凹部 32が形成された平板 30を用いて第 2の実 施形態を実施したとき、流動した樹脂組成物 19が凹部 32のところに滞りやすくなるた め、容易に端子部 36上に樹脂組成物 19を自己集合させることができ、その後、ハン ダ粉 23を溶融させることによって、端子部 36上にハンダバンプ 38を形成することが できる。この場合、ハンダバンプ 38は、平板 30と半導体素子 34 (又は配線基板 14) との隙間を大きくすることなぐ高さの高いハンダバンプ 38を形成することができる。 なお、ハンダバンプ 38を固化する前に平板 30を除去すれば、高さをほぼ維持したま ま突状部 38aのなレ、（二段形状でなレ、）ハンダバンプ 38を形成することもできる。
[0073] (第 3の実施形態） 図 3は、本発明の第 3の実施形態に力かる半導体素子の実装方法を模式的に示し た工程断面図である。本実施形態の半導体素子の実装方法は、第 1の実施形態の 方法により形成したハンダバンプ形成配線基板 40と、第 2の実施形態の方法により 形成したハンダバンプ形成半導体素子 42とを用いて実装することが特徴である。
[0074] 図 3 (a)は、中央に突状部 38aを有するハンダバンプ 38が形成された半導体素子 3 4と、中央に窪み部 24aを有するハンダバンプ 24が形成された配線基板 14とを、位 置合せした状態である。このとき、突状部 38aの外径に対して窪み部 24aの内径の方 をやや小さく形成している。また、半導体素子 34のハンダバンプ 38の方力 配線基 板 12のハンダバンプ 24よりも高融点材料を用いている。
[0075] 図 3 (b)は、半導体素子 34のハンダバンプ 38の突状部 38aを配線基板 14のハン ダバンプ 24の窪み部 24aに嵌合した状態を示す。半導体素子 34のハンダバンプ 38 の方が高融点材料であるので、配線基板 14のハンダバンプ 24よりも一般に硬い。こ のため、ハンダバンプ 38の突状部 38aがハンダバンプ 24の窪み部 24aを押し開くよ うにして嵌合する。このように、配線基板 14のハンダバンプ 24には押し広げる力が加 わる力 ハンダバンプ 24の外周部には樹脂 20があるのでハンダバンプ 24の形状が 崩れることがない。
[0076] さらに、配線基板 14のハンダバンプ 24が溶融しない程度の温度に加熱しておくと、 よりスムーズに嵌合させることができる。このように嵌合させることで、電気的、機械的 に接続を行う。
[0077] 以上のような実装方法により、半導体素子 34を配線基板 14に実装することがきる。
この方法によれば、常温でも接続が可能である力 配線基板 14のハンダバンプ 24が 溶融しない程度の温度に加熱すれば、より小さな荷重で接続が可能となる。
[0078] なお、本実施の形態では、嵌合方式による接続について説明したが、本発明はこ れに限定されない。例えば、半導体素子 34のハンダバンプ 38の突状部 38aを配線 基板 14のハンダバンプ 24の窪み部 24aに嵌合させた後、低融点側のハンダバンプ が溶融する温度まで加熱して接合してもよい。あるいは、高融点側のハンダバンプが 溶融する温度まで加熱して接合してもよい。このように加熱して接合すれば、それぞ れのハンダバンプのハンダが溶融して一体化するので機械的強度をさらに大きくす ることあでさる。
[0079] また、このような接続を行った後、さらにアンダーフィル樹脂を充填することで、半導 体素子 34と配線基板 14との機械的接続強度をさらに大きくすることができる。
[0080] また、本実施の形態では、半導体素子 34のハンダバンプ 38と配線基板 14のハン ダバンプ 24との材料が異なる場合について説明したが、本発明はこれに限定されな レ、。
[0081] また、配線基板 40の窪み部を有するハンダバンプ 24及び半導体素子 34の突状部 を有するハンダバンプ 38は、第 1及び第 2の実施形態の方法により形成したものを使 用したが、どちらか一方のハンダバンプの形成だけに、第 1又は第 2の実施形態の方 法を適用してもよレ、。また、窪み部と突状部とを反対に形成してもよい。
[0082] 図 4は、本実施形態の半導体素子の実装方法の変形例を示した半導体素子実装 構造体の断面図である。この実装構造体においては、半導体素子のハンダバンプと 配線基板のハンダバンプとは、同じハンダ材料を用いている。
[0083] この実装方法においては、半導体素子 34のハンダバンプの突状部を配線基板 14 のハンダバンプの窪み部に嵌合させた後、ハンダの溶融温度まで加熱して両者を接 続している。溶融により、それぞれのハンダバンプは溶融して一体化バンプ 44となる 。この場合、配線基板 14のハンダバンプの外周部には樹脂 20が設けられており、こ の樹脂 20はハンダの溶融温度でも、その形状を保持する。また、一体化バンプ 44を 形成後、アンダーフィル樹脂 46を注入して半導体素子実装構造体を補強してもよい
[0084] このようにすることによって、一体化バンプ 44は半球形状になることはなぐ縦長形 状を維持することができる。また、溶融前においては、半導体素子 34のハンダバンプ と配線基板 14のハンダバンプとが嵌合しているので位置ずれが生じ難い。この結果 、従来の実装方法よりもファインピッチの接続が可能となる。
[0085] 図 5は、本実施形態の半導体素子の実装方法の他の変形例を示した半導体素子 実装構造体の断面図である。この実装構造体においては、半導体素子のハンダバン プと配線基板のハンダバンプとは、異なるハンダ材料を用いている。また、半導体素 子 34側にも樹脂 21を残している。 [0086] この実装方法においては、半導体素子 34のハンダバンプ 38の突状部 38aを配線 基板 14のハンダバンプ 24の窪み部 24aに嵌合させて接続している。さらに、全体を 加熱することにより、配線基板 14側の樹脂 20と半導体素子 34側の樹脂 21とを接着 させて機械的強度を確保している。このためには、配線基板 14側の樹脂 20または半 導体素子 34側の樹脂 21のどちらかを熱可塑性樹脂あるいは Bステージ状態の樹脂 としておけばよレ、。これらの樹脂 20、 21によりハンダ実装時に封止ができるため、ェ 程を簡略化できる。
[0087] なお、本変形例の実装方法においては、異なるハンダ材料を用いた力 同じハンダ 材料を用いて嵌合した後、溶融させて一体化させてもよい。このように溶融させても、 ハンダバンプの周囲を樹脂 20、 21が取り囲んでいるので、一体化したハンダバンプ は半球形状にはならず、ファインピッチにしてもショート不良が生じない。
[0088] (第 4の実施形態）
図 6は、本発明の第 4の実施形態に力かるハンダバンプ形成方法を模式的に示し た工程断面図である。なお、本実施形態においては、電子部品として配線基板 54を 用いた場合について説明する。また、第 1又は第 2の実施形態と共通の工程につい ては、本実施形態における説明に限らず、第 1又は第 2の実施形態で説明した種々 の条件、材料等を適宜適用することができる。
[0089] 図 6 (a)に示すように、平板 50の一方の面上に、配線基板 54のバンプ形成用の端 子部 56に対応する位置に突起部 52を形成する。この突起部 52の高さは端子部 56 上に塗布された樹脂組成物 58の厚みとほぼ同じである。
[0090] このような突起部 52は、例えば、平板 50上にフォトリソプロセスを行い所定のパター ンを形成した後、このパターンをマスクとして、エッチングあるいはサンドブラスト等に より不要部分を除去すれば、所定のピッチで、一定の高さを有する突起部 52を形成 することができる。または、平板 50として樹脂基材を用いて、突起部 52の形状を有す るピンを樹脂基材に埋め込んで立設させて形成してもよい。なお、エッチングやサン ドプラストで形成する場合には、平板 10として、例えばガラス板、セラミック板、あるい はシリコン板等を用いることができる。また、ピンを埋め込む方式ではな 接着して 突起部 52を形成してもよい。この場合には、樹脂基材に限定されず、ガラス板等も用 レ、ることができる。
[0091] さらに、図 7に示すように、突起部 52には離型層 72と、この離型層 72の面上にハン ダに対して濡れ性のよい金属膜 74が形成されている。図 7は、突起部の表面層に形 成する離型層とハンダに対して濡れ性の良好な金属膜を形成した状態を示す部分 拡大断面図である。離型層 72としては、例えばフッ素樹脂等の耐熱性を有する樹脂 材料をコーティングすればよレ、。この離型層 72は、図 7に示すように平板 50の表面 にも形成してもよい。また、金属膜 74としては、例えば樹脂組成物 58に含まれるハン ダ粉 62と同じハンダを蒸着等により形成して用いることができる。あるいは、ハンダ粉 62を構成する単体元素を用いてもよい。あるいはハンダに対して濡れ性のよい金 (A u)、銀 (Ag)等の金属を蒸着あるいはめっき等により形成してもよい。蒸着で形成す る場合には、全面に形成後フォトリソプロセスとエッチングプロセスにより平板 50の表 面に形成された金属膜を除去すればよい。また、離型層 72または金属膜 74のいず れか一方だけを形成しておいてもよい。なお、離型層 72と金属膜 74とは、図 6では示 していない。
[0092] また、配線基板 54は、多層構成であってもよいし、両面配線基板であってもよい。
基材としては、ハンダの溶融温度に耐える材料であれば、特に制約がなぐガラスェ ポキシ基板、ポリイミド基板等の樹脂基板、セラミック基板あるいはガラス基板さらには シリコン基板であってもよい。
[0093] なお、配線基板 54の端子部 56が形成されている面上には、図示しない導体配線 も形成されている。樹脂組成物 58がこれらの導体配線上にも形成される場合には、 この面上に形成されている導体配線の表面にハンダが塗れない材料、例えばめつき レジスト等の樹脂膜あるいは無機絶縁膜等を形成しておくことが好ましい。さらに、ハ ンダが成長する端子部 56の領域を精度よく規定するために、端子部 56の周囲にも めっきレジスト等を形成しておくことが好ましレ、。
[0094] 次に、図 6 (b)に示すように、配線基板 54の端子部 56が形成された領域に樹脂組 成物 58を所定量塗布する。具体的には、平板 50を当接したときに、樹脂組成物 58 が塗れ広がり、配線基板 54の端子部 56をすベて覆い、かつ平板 50と配線基板 54と の間に設ける一定の隙間に充填される量とする。このときの樹脂組成物 58は、ぺー スト状で、比較的粘度が大きいものを使用する。この樹脂組成物 58は、ハンダ粉 62、 対流添加剤（図示せず）および樹脂 60を主成分として含み構成されている。なお、樹 脂組成物 18はペースト状だけでな 室温でシート状のものであってもよレ、。また、樹 脂組成物 58を塗布する前に、配線基板 54の表面、特に端子部 56の表面は、例え ばアセトンやアルコール等の有機溶剤あるいは洗浄液で清浄化処理を行っておくこ とが望ましい。
[0095] 次に図 6 (c)に示すように、配線基板 54の端子部 56と平板 50の突起部 52とが対向 するように配線基板 54と平板 50とを位置あわせする。その後、平板 50の突起部 52 が端子部 56に接触するように端子部 56を押し込み、同時に平板 50の表面を樹脂組 成物 58上に当接させる。この当接により、樹脂組成物 58は配線基板 54と平板 50と の間に均一に広がり、かつ所定の厚みを保持し、略密閉空間が形成される。このよう に当接することで、平板 50の突起部 52により、配線基板 54と平板 50との間隔を一 定に保持することができる。このとき、平板 50と配線基板 54とは機械的に固定してお くことが望ましい。
[0096] 次に、図 6 (d)に示すように、少なくとも樹脂組成物 58をハンダ粉 62が溶融する温 度まで加熱する。なお、樹脂組成物 58の加熱は、配線基板 54側からヒータで加熱し てもよいし、平板 50側からヒータで加熱してもよレ、。あるいは、全体を加熱炉中に入 れて全面から加熱する方法でもよい。あるいは、マイクロ波を照射して樹脂組成物 58 と、その近傍のみを加熱してもよい。
[0097] この加熱温度では、樹脂組成物 58を構成する樹脂 60の粘度が小さくなり流動性が 増加する。同時に、この温度で対流添加剤が沸騰あるいは分解して気体を放出する 。このとき、放出された気体を含む樹脂組成物 58は、平板 50と配線基板 54とで閉じ られた空間に充填されているので、気体は平板 50と配線基板 54との間の外周部の 隙間から外部空間に放出されることになる。
[0098] なお、対流添加剤の沸騰あるいは分解は、必ずしもハンダ粉 62の溶融温度に達し てからでなくてもよい。ハンダ粉 62が溶融する温度より低い温度で沸騰あるいは分解 して気体を発生してもよい。
[0099] 樹脂組成物 58中で発生した気体は、樹脂組成物 58中を対流しながら外周部に到 達し外部へ放出されるので、この気体による対流のエネルギーを受けてハンダ粉 62 も樹脂組成物 58中を激しく動き回る。この効果により、ハンダ粉 62が端子部 56に自 己集合し、均一なバンプ形状が形成される。さらに、突起部 52の表面にはハンダに 対して濡れ性の良好な金属膜 74が形成されているので、突起部 52にもハンダ粉 62 が自己集合する。したがって、本実施の形態では、端子部 56と突起部 52との領域で 同時にハンダの成長が生じる。
[0100] このようにして、端子部 56と突起部 52の表面上でハンダが成長し、最終的には突 起部 52を取り囲むように平板 50の表面まで成長してハンダバンプ 64が形成される。
[0101] 次に、図 6 (e)に示すように、ハンダバンプ 64が形成された後で、加熱を止めてハン ダバンプ 64を冷却して固化させる。固化が完了した後に、平板 50を除去することで、 中央部に端子部 56まで達する窪み部 64aを有するハンダバンプ 64が配線基板 54 の端子部 56上に形成される。なお、突起部 52の表面には離型層 72が形成されてい るので、平板 50を除去するときに離型層 72と金属膜 74との間で容易にはずすことが できる。
[0102] なお、樹脂組成物 58の樹脂 60として熱可塑性樹脂を用いた場合には、加熱を止 めて冷却することで、樹脂 60も固化する。
[0103] これにより、中央部に端子部 56まで到達する窪み部 64aを有するハンダバンプ 64 が配線基板 54の端子部 56上に形成されたハンダバンプ形成電子部品、すなわちハ ンダバンプ形成配線基板を得ることができる。
[0104] このハンダバンプ 64は、その高さが平板 50と配線基板 54との隙間で規定されるた め、ハンダバンプ 64の高さを非常に均一にできる。また、ハンダの成長が端子部 56 と突起部 52との複数の領域で成長するため、横方向の径はあまり広がらず、高いハ ンダバンプ 64を形成することができる。また、中央部に端子部 56まで到達する窪み 部 64aを有しており、例えば半導体素子を実装すれば歩留まりよく実装することがで きる。
[0105] 図 8は、本実施の形態において作製されたハンダバンプ 64を有する配線基板 54に 半導体素子 66を実装した実装構造体を示す断面図である。半導体素子 66には、端 子部 68の表面にハンダバンプ 64の窪み部 64aの形状とほぼ同じ形状のバンプ 70が 設けられている。このバンプ 70は、例えば金 (Au)をめつきにより形成してもよレ、。あ るいは、スタッドバンプ方式で形成してもよい。
[0106] 半導体素子 66のバンプ 70を配線基板 54のハンダバンプ 64の窪み部 64aに嵌合 させると電気的、機械的に接続が行われる。さらに、この後、熱可塑性または Bステー ジ状態の樹脂 60を加熱して押圧すると、樹脂 60が軟化して半導体素子 66の表面に も接着する。これにより、実装領域を封止することもできる。
[0107] なお、本実施の形態では、配線基板にハンダバンプを形成したが、本発明はこれ に限定されず、半導体素子に上記のようなハンダバンプを形成してもよい。この場合 には、ウェハ状態で形成できるのでハンダバンプの形成をさらに効率よくできる。
[0108] また、本実施の形態では、凸型ゃ凹型のハンダバンプの形成について説明したが
、本発明はこれに限定されず、三角柱、四角柱、カルデラ形状、二段突起など複雑 な形状であっても形成可能である。
[0109] 以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項で はなぐ勿論、種々の改変が可能である。
[0110] なお、本実施形態における「嵌合」とは、半導体素子または配線基板の一方に形成 されたハンダバンプの突状部を、半導体素子または配線基板の他方に形成された窪 み部に挿入された状態をいい、必ずしも、隙間なく嵌め合わさった状態でなくてもよ レ、。
[0111] また、本実施形態における「対流」とは、運動の形態としての対流を意味し、樹脂組 成物中を放出された気体が運動することによって、樹脂組成物中に分散するはんだ 粉に運動エネルギーを与え、はんだ粉の移動を促進する作用を与える運動であれば
、どのような運動形態であっても構わない。
産業上の利用可能性
[0112] 本発明のハンダバンプ形成方法および半導体素子の実装方法は、高密度実装が 可能なハンダバンプ形成方法を提供するとともに、信頼性の高い半導体素子の実装 方法を提供することができる。

Claims

請求の範囲
[1] 複数の端子部を有する電子部品の該端子部上にハンダバンプを形成する方法で あって、
表面に複数の突起部または凹部が形成された平板を用意する工程と、 前記平板を前記電子部品に対向させて配置し、前記平板と前記電子部品との隙間 にハンダ粉が含有された樹脂組成物を供給する工程と、
前記樹脂組成物を加熱して、該樹脂組成物中に含有する前記ハンダ粉を溶融させ 、該溶融したハンダ粉を前記端子部上に自己集合させることで前記平板の表面まで 成長させることによって、前記端子部上にハンダバンプを形成する工程と、
前記ハンダバンプを冷却して固化させた後、前記平板を除去する工程と を含み、
前記ハンダバンプは、前記突起部に対応する窪み部、または前記凹部に対応する 突状部を有することを特徴とするハンダバンプ形成方法。
[2] 前記樹脂組成物は、前記ハンダバンプを形成する工程において、前記樹脂組成物 を加熱したとき、沸騰または分解して気体を放出する対流添加剤をさらに含有してい ることを特徴とする、請求項 1に記載のハンダバンプ形成方法。
[3] 前記樹脂組成物を供給する工程は、
前記電子部品上に前記樹脂組成物を供給する工程と、
前記電子部品に対向させて、前記平板を前記樹脂組成物の表面に当接するェ 程と
力もなることを特徴とする、請求項 1に記載のハンダバンプ形成方法。
[4] 前記平板を前記樹脂組成物に当接する工程において、
前記突起部を前記端子部に接触させて、前記平板を前記樹脂組成物の表面に 当接することを特徴とする、請求項 3に記載のハンダバンプ形成方法。
[5] 前記電子部品は、配線基板または半導体素子であることを特徴とする、請求項 1に 記載のハンダバンプ形成方法。
[6] 前記突起部または前記凹部の表面には、ハンダに対して濡れ性を有する金属膜が 形成されてレ、ることを特徴とする、請求項 1に記載のハンダバンプ形成方法。
[7] 前記突起部または前記凹部の表面には、該突起部または該凹部に対して離型性 を有する離型層が形成されていることを特徴とする、請求項 1に記載のハンダバンプ 形成方法。
[8] 前記平板を除去する工程の後、前記樹脂組成物を除去する工程をさらに含むこと を特徴とする、請求項 1に記載のハンダバンプ形成方法。
[9] 前記ハンダバンプを形成する工程は、
前記樹脂組成物を加熱して、前記樹脂組成物を前記端子部上に自己集合させ、 然る後、前記樹脂組成物をさらに加熱して、該樹脂組成物中に含有する前記ハンダ 粉を溶融させ、該溶融したハンダ粉を前記端子部上に自己集合させることで前記平 板の表面まで成長させることによって、前記端子部上にハンダバンプを形成するェ 程からなることを特徴とする、請求項 1に記載のハンダバンプ形成方法。
[10] 半導体素子を配線基板上に実装する方法であって、
前記半導体素子又は前記配線基板の一方の端子部上に、窪み部を有するハンダ バンプを形成する工程と、
前記半導体素子又は前記配線基板の他方の端子部上に、突状部を有するハンダ バンプを形成する工程と、
前記半導体素子の端子部上に形成されたハンダバンプと、前記配線基板の端子 部上に形成されたハンダバンプとを互いに嵌合させて接合する工程と
を含み、
前記窪み部を有するハンダバンプ及び前記突状部を有するハンダバンプの少なく とも一方は、前記請求項 1に記載のハンダバンプ形成方法により形成されることを特 徴とする、半導体素子の実装方法。
[11] 前記ハンダバンプを互いに嵌合させて接合する工程は、互いに嵌合された前記ハ ンダバンプの少なくとも一方を溶融させる加熱工程を含むことを特徴とする、請求項 1
0に記載の半導体素子の実装方法。
[12] 前記半導体素子のハンダバンプと前記配線基板のハンダバンプとは、異なるハン ダ材料からなることを特徴とする、請求項 11に記載の半導体素子の実装方法。
PCT/JP2006/308616 2005-05-24 2006-04-25 ハンダバンプ形成方法および半導体素子の実装方法 WO2006126361A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006522160A JP4401386B2 (ja) 2005-05-24 2006-04-25 ハンダバンプ形成方法および半導体素子の実装方法
US11/579,505 US7611040B2 (en) 2005-05-24 2006-04-25 Method for forming solder bump and method for mounting semiconductor device using a solder powder resin composition

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005150374 2005-05-24
JP2005-150374 2005-05-24

Publications (1)

Publication Number Publication Date
WO2006126361A1 true WO2006126361A1 (ja) 2006-11-30

Family

ID=37451789

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/308616 WO2006126361A1 (ja) 2005-05-24 2006-04-25 ハンダバンプ形成方法および半導体素子の実装方法

Country Status (4)

Country Link
US (1) US7611040B2 (ja)
JP (1) JP4401386B2 (ja)
CN (1) CN100501957C (ja)
WO (1) WO2006126361A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板
JP2012156161A (ja) * 2011-01-21 2012-08-16 Ngk Spark Plug Co Ltd 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
JP4251458B2 (ja) * 2005-12-21 2009-04-08 Ｔｄｋ株式会社 チップ部品の実装方法及び回路基板
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
US7823762B2 (en) * 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
JP4618260B2 (ja) * 2007-02-21 2011-01-26 日本テキサス・インスツルメンツ株式会社 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
US20090057378A1 (en) * 2007-08-27 2009-03-05 Chi-Won Hwang In-situ chip attachment using self-organizing solder
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
TWI455263B (zh) * 2009-02-16 2014-10-01 Ind Tech Res Inst 晶片封裝結構及晶片封裝方法
KR101234597B1 (ko) * 2009-10-15 2013-02-22 한국전자통신연구원 플립 칩 본딩 방법 및 그의 구조
TWI399974B (zh) * 2010-03-12 2013-06-21 Primax Electronics Ltd 攝像模組之組裝方法
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
CN102457660A (zh) * 2010-10-25 2012-05-16 致伸科技股份有限公司 摄像模块的组装方法
US8912651B2 (en) 2011-11-30 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) structure including stud bulbs and method
US8778738B1 (en) * 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9953907B2 (en) 2013-01-29 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. PoP device
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
US10020275B2 (en) * 2013-12-26 2018-07-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductive packaging device and manufacturing method thereof
US9437566B2 (en) * 2014-05-12 2016-09-06 Invensas Corporation Conductive connections, structures with such connections, and methods of manufacture
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
KR102627991B1 (ko) * 2016-09-02 2024-01-24 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
TWI644408B (zh) * 2016-12-05 2018-12-11 美商美光科技公司 中介層及半導體封裝體
JP6968545B2 (ja) * 2017-02-01 2021-11-17 オムロン株式会社 近接センサ
JP7086702B2 (ja) * 2018-05-08 2022-06-20 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
TWI697078B (zh) * 2018-08-03 2020-06-21 欣興電子股份有限公司 封裝基板結構與其接合方法
CN109148399A (zh) * 2018-08-21 2019-01-04 武汉华星光电半导体显示技术有限公司 电连接组件及显示装置
JP6767665B1 (ja) * 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310565A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd フリップチップボンディング方法
JP2004158701A (ja) * 2002-11-07 2004-06-03 Seiko Epson Corp 素子チップ実装用のバンプ構造及びその形成方法
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130779A (en) * 1990-06-19 1992-07-14 International Business Machines Corporation Solder mass having conductive encapsulating arrangement
JP2880825B2 (ja) 1991-06-28 1999-04-12 株式会社東芝 半導体素子の実装方法
US5286417A (en) * 1991-12-06 1994-02-15 International Business Machines Corporation Method and composition for making mechanical and electrical contact
US5767580A (en) * 1993-04-30 1998-06-16 Lsi Logic Corporation Systems having shaped, self-aligning micro-bump structures
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
US5958590A (en) * 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
TW336371B (en) * 1995-07-13 1998-07-11 Motorola Inc Method for forming bumps on a substrate the invention relates to a method for forming bumps on a substrate
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
US6609652B2 (en) * 1997-05-27 2003-08-26 Spheretek, Llc Ball bumping substrates, particuarly wafers
JPH1117050A (ja) 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
US5961032A (en) * 1997-06-30 1999-10-05 International Business Machines Corporation Method of fabrication of a multi-component solder column by blocking a portion of a through hole in a mold
JPH11243106A (ja) * 1998-02-26 1999-09-07 Nichiden Mach Ltd 半田ボールの製造治具およびそれを用いた半田ボールの製造方法並びにその半田ボールを用いた半田バンプの形成方法
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JP2000100868A (ja) 1998-09-22 2000-04-07 Toshiba Corp 半導体装置およびその製造方法
JP3204319B2 (ja) * 1999-01-22 2001-09-04 日本電気株式会社 ディスプレイパネルの製造方法
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
JP2002093842A (ja) 2000-09-12 2002-03-29 Hitachi Ltd 半導体デバイスおよびその製造方法
SG99877A1 (en) * 2001-01-04 2003-11-27 Inst Materials Research & Eng Forming an electrical contact on an electronic component
US6674647B2 (en) * 2002-01-07 2004-01-06 International Business Machines Corporation Low or no-force bump flattening structure and method
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
WO2005091354A1 (ja) * 2004-03-22 2005-09-29 Tamura Corporation はんだ組成物及びこれを用いたバンプ形成方法
US20060108402A1 (en) * 2004-11-19 2006-05-25 Tessera, Inc. Solder ball formation and transfer method
US7273806B2 (en) * 2004-12-09 2007-09-25 International Business Machines Corporation Forming of high aspect ratio conductive structure using injection molded solder
US7332423B2 (en) * 2005-06-29 2008-02-19 Intel Corporation Soldering a die to a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310565A (ja) * 1993-04-20 1994-11-04 Fujitsu Ltd フリップチップボンディング方法
JP2004158701A (ja) * 2002-11-07 2004-06-03 Seiko Epson Corp 素子チップ実装用のバンプ構造及びその形成方法
JP2004260131A (ja) * 2003-02-05 2004-09-16 Japan Science & Technology Agency 端子間の接続方法及び半導体装置の実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008075537A1 (ja) * 2006-12-18 2008-06-26 Panasonic Corporation 電極構造体およびバンプ形成方法
JPWO2008075537A1 (ja) * 2006-12-18 2010-04-08 パナソニック株式会社 電極構造体およびバンプ形成方法
JP5147723B2 (ja) * 2006-12-18 2013-02-20 パナソニック株式会社 電極構造体
US8887383B2 (en) 2006-12-18 2014-11-18 Panasonic Corporation Electrode structure and method for forming bump
JP2011204941A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体素子実装用回路基板の製造方法および半導体素子実装用回路基板
JP2012156161A (ja) * 2011-01-21 2012-08-16 Ngk Spark Plug Co Ltd 電子部品実装用配線基板の製造方法、電子部品実装用配線基板、及び電子部品付き配線基板の製造方法
US8937256B2 (en) 2011-01-21 2015-01-20 Ngk Spark Plug Co., Ltd. Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component

Also Published As

Publication number Publication date
JP4401386B2 (ja) 2010-01-20
CN101180717A (zh) 2008-05-14
JPWO2006126361A1 (ja) 2008-12-25
US20080197173A1 (en) 2008-08-21
US7611040B2 (en) 2009-11-03
CN100501957C (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
JP4401386B2 (ja) ハンダバンプ形成方法および半導体素子の実装方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
JP4928945B2 (ja) バンプ−オン−リードフリップチップ相互接続
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4405554B2 (ja) 電子部品の実装方法
US8097958B2 (en) Flip chip connection structure having powder-like conductive substance and method of producing the same
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
KR20070052791A (ko) 플립 칩 실장 방법 및 플립 칩 실장체
WO2006103949A1 (ja) フリップチップ実装方法および基板間接続方法
JP2006245189A (ja) 半導体素子のフリップチップ実装方法及び実装構造体
US6657313B1 (en) Dielectric interposer for chip to substrate soldering
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2001044319A (ja) 配線基板およびその実装構造
JP4285140B2 (ja) 半導体装置の製造方法
JP2002016104A (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP3078781B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006310415A (ja) モジュール
KR20090112506A (ko) 잉크젯 방식에 의하여 기판의 전극 패드에 박막 범프를형성하는 방법
JP5576053B2 (ja) 半導体装置の製造方法、及び回路基板シート
JP2003273162A (ja) 実装体の製造方法
JP2011066253A (ja) 半導体装置の製造方法
JP2011103383A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680018009.9

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006522160

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11579505

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06745644

Country of ref document: EP

Kind code of ref document: A1